DE2558489A1 - Speicher - Google Patents

Speicher

Info

Publication number
DE2558489A1
DE2558489A1 DE19752558489 DE2558489A DE2558489A1 DE 2558489 A1 DE2558489 A1 DE 2558489A1 DE 19752558489 DE19752558489 DE 19752558489 DE 2558489 A DE2558489 A DE 2558489A DE 2558489 A1 DE2558489 A1 DE 2558489A1
Authority
DE
Germany
Prior art keywords
transistor
base
memory
semiconductor unit
npn transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752558489
Other languages
English (en)
Other versions
DE2558489C3 (de
DE2558489B2 (de
Inventor
Ichiro Ohhinata
Shinji Okuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2558489A1 publication Critical patent/DE2558489A1/de
Publication of DE2558489B2 publication Critical patent/DE2558489B2/de
Application granted granted Critical
Publication of DE2558489C3 publication Critical patent/DE2558489C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • H03K3/352—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region the devices being thyristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable

Description

Die Erfindung betrifft einen Speicher (Speicherschaltung) , insbesondere mit einer Halbleitereinheit, die so ausgelegt ist, daß sie ersatzschaltbildmäßig einer pnpn-Vierschichtenstruktur entspricht.
Bekanntlich hat ein Halbleiterbauelement mit einer pnpn-Vierschichtenstruktur oder eine Halbleitereinheit aus einem pnp-Transistor und einem npn-Transistor, die so zusammengeschaltet sind, daß sie ersatzschaltbildmäßig eine pnpn-Vierschichtenstruktur bilden, eine Selbsthaltefunktion und wird als Speicher (Speicherschaltung) verwendet. Der Speicher mit einer pnpn-Vierschichtenstruktur hat gegenüber einem Flipflop-Speicher den großen Vorteil, daß die Nichtleitungs- oder Offenstellungs-(oder Aus-)Halteleistung (Ruheleistung) Null gemacht werden kann.
81-(A 1270-03)-Ko-r (7)
609829/0557
Jedoch hat die herkömmliche Speicherschaltung mit einer Halbleitereinheit in pnpn-Struktur die folgenden Nachteile:
(1) Die Betriebs- oder Schaltgeschwindigkeit ist nicht ausreichend hoch,
(2) der Leistungsverbrauch ist groß, und
(3) der EIN-Haltestrom ändert sich mit einer an der Schaltung liegenden Quellenspannung.
Es ist daher Aufgabe der Erfindung, einen Speicher mit einer Halbleitereinheit mit ersatzschaltbildmäßig pnpn-Vierschichtenstruktur anzugeben, die mit hoher Geschwindigkeit arbeiten kann und den Vorteil aufweist, daß die AUS-Halteleistung Null ist; weiterhin soll der Speicher mit niedriger Leistung betreibbar sein und eine Kennlinie haben, die kaum weder durch Änderungen in der Quellenspannung noch durch Ungleichmäßigkeiten der Kennlinien der Widerstände, Transistoren od. dgl. beeinflußbar ist.
Die Erfindung zeichnet sich aus durch eine Gegenkopplungs-Schleife einschließlich mindestens einer Diode und eines npn-Transistors, und eine Stelleinrichtung, die den npn-Transistor in einen gesteuerten Sättigungszustand stellt, um den Speicher im EIN-Zustand zu halten.
Erfindungsgemäß hat also ein Speicher eine Halbleitereinheit mit ersatzschaltbildmäßig einer pnpn-Vierschichtenstruktur wenigstens einen npn-Transistor und eine Diode. Ein η-leitender Emitter der Halbleitereinheit ist mit der Basis des npn-Transistors verbunden, während eine p-leitende Basis der Einheit an den Kollektor des npn-Transistors über die Diode angeschlossen ist. Die Halbleitereinheit bildet
609829/0557
eine Mitkopplungs-Schleife, die zusätzlich mit einer weiteren Rückkopplungs-Schleife ausgestattet ist, die sich
über die p-leitende Basis und den η-leitenden Emitter der Halbleitereinheit erstreckt, wodurch in einem EIN-Haltezustand des Speichers die Halbleitereinheit als stromsta-· bilisierende Einheit betrieben wird und der in der weiter ren Rückkopplungs-Schleife enthaltene Transistor in einem gesteuerten Sättigungszustand stabilisiert ist. Der Speicher kann so bei hoher Geschwindigkeit mit niedrigem Leistungsverbrauch arbeiten.
Nachfolgend wird die Erfindung anhand der Zeichnung
näher erläutert. Es zeigen:
Fig. 1 und 2 den Aufbau herkömmlicher Speicher mit
pnpn-Vierschichtenstruktur;
Fig. 3 ein Schaltbild eines Ausführungsbeispiels des erfindungsgemäßen Speichers;
Fig. 4f 5 und 6 weitere Ausführungsbeispiele des erfindungsgemäßen Speichers; und
Fig. 7 als Beispiel Kennlinien des in der Fig. 6 dargestellten Speichers.
Zum besseren Verständnis der Erfindung werden zunächst herkömmliche Speicher näher erläutert.
Der Grundaufbau eines bereits diskutierten Speichers ist iri der Fig. 1 näher gezeigt, wobei dieser Speicher einen pnp- und einen npn-Transistor Q.. und Q, aufweist, die so zusammengeschaltet sind, daß sie ersatzschaltbildmäßig eine pnpn-Vierschichtenstruktur bilden. Ein Schutzwiderstand R- verhindert eine fehlerhafte Leitung aufgrund eines dem
609829/0557
Speicher mit pnpn-Vierschichtenstruktur anhaftenden dv/dt-Geschwindigkeits- oder Rate-Effekts, und ein Widerstand IU begrenzt den Haltestrom. Wie der allgemein bekannten pnpn-Vierschichtenstruktur haftet diesem Speicher eine innere Mitkopplungs-Schleife an, so daß der zum Transistor Q2 vom Anschluß EIN gespeiste Basisstrom durch den Transistor Q2 verstärkt wird, und der verstärkte Strom, der am Kollektor des Transistors Q2 auftritt, wird dann in die Basis des Transistors Q1 gespeist, wo der Basisstrom weiter verstärkt und vom Kollektor des Transistors Q1 zurück zur Basis des Transistors Q2 gespeist wird, wo der Basisstrom weiter verstärkt wird usw. Sobald einmal ein vorbestimmter Basisstrom zum Transistor Q2 gespeist wird, werden die Transistoren Q1 und Q2 im EIN- oder leitenden Zustand gehalten, selbst wenn der von außen zum Transistor Q2 gespeiste Basisstrom aufhört, d. h. eine pnpn-Vierschichtenstruktur mit dem in der Fig. 1 dargestellten Aufbau hat eine Selbsthalte-Funktion. Bei einem Speicher dieser Art wird das Leiten oder EIN-Halten durch Sättigen der Transistoren Q und Q2 bewirkt. Aus diesem Grund ist eine relativ lange Zeit erforderlich, um den Speicher in den nichtleitenden oder Offen- oder AUS-Zustand zu schalten, da die während der Sättigung gespeicherte elektrische Ladung vollständig entladen werden muß. Ein anderer Nachteil des herkömmlichen, in der Fig. 1 dargestellten Speichers liegt darin, daß der EIN-Haltestrom I sich nach einer Änderung der Quellenspannung V ändert, was ebenfalls zu großen Änderungen in
CC
der Zeitdauer zum AüS-Schalten der Schaltung führt.
Die Fig. 2 zeigt den Aufbau eines anderen bereits diskutierten Speichers, bei dem ein Widerstand R3 verwendet wird. Dieser Widerstand R- beschränkt die Sättigung der Transistoren Q1 und Q2, wenn die Schaltung im leitenden oder EIN-Zustand ist, und legt eine Vorspannung in Rückwärtsrichtung an die Basis des Transistors Q1 im AUS-Zu-
60982 9/0557
stand des Speichers, wodurch ein fehlerhafter Betrieb aufgrund des dv/dt-Geschwindigkeitseffektes vermieden wird. Jedoch können mit einem derartigen Schaltungsaufbau Änderungen der durch die Widerstände R2 und R3 fließenden Ströme Icc1 und I - nicht verhindert werden, wenn sich die Quellenspannungen V-. und V2 ändern, da die Transistoren Q1 und Q2 als Spannungsstabilisiereinheit im EIN-HaItezustand des Speichers arbeiten. Unter diesen Umständen begegnen Versuche, den Leistungsverbrauch zu verringern und eine hohe Betriebsgeschwindigkeit zu erreichen, großen Schwierigkeiten. Tatsächlich müssen die Widerstandswerte der Widerstände= so ausgewählt werden, daß ein ausreichender Strom gewährleistet ist, um die Schaltung im EIN-Zustand unter Berücksichtigung möglicher Änderungen in der Quellenspannung zu halten, um Toleranzwerte oder Ungleichmäßigkeiten in den Kennlinien der Widerstände und Transistoren sowie Änderungen in den Temperaturkennlinien zu erzeugen. Folglich ist es schwierig oder beträchtlich unpraktisch, den Leistungsverbrauch zu verringern und die Betriebsgeschwindigkeit zu erhöhen.
In der Fig. 3, die ein Ersatzschaltbild des Grundaufbaus eines Ausführungsbeispiels des erfindungsgemäßen Speichers zeigt, sind jeweils ein pnp-Transistor Q1 und npn-Transistor Q2 vorgesehen, die zu einer Halbleitereinheit zusammengeschaltet sind, die ersatzschaltbildmäßig einer pnpn-Vierschichtenstruktur entspricht. Eine Diode D1 bildet mit einem npn-Transistor Q3 eine zusätzliche Rückkopplungs-Schleife zusammen mit der eigenen oder inneren Mitkopplungs-Schleife der Halbleitereinheit der ersatzschaltbildmäßigen pnpn-Vierschichtenstruktur. An den Emitter des Transistors Q1 ist ein Widerstand R2 angeschlossen, der das Leiten oder den EIN-Haltestrom begrenzt, während ein Lastwiderstand R5 mit dem Kollektor des npn-Transistors Q3 verbunden ist.
609829/0557
- Λ 6
Im Betrieb der in der Fig. 3 dargestellten Schaltung wird das EIN-Halten des Speichers durch die Wechselwirkungen der drei Transistoren Q1, Q2 und Q3 erzeugt. Genauer ausgedrückt, der Kollektorstrom des Transistors Q1 erzeugt einen Kollektorstrom des Transistors Q3 durch die Shunt- oder Nebenschluß-Diode D1 zusätzlich zum Basisstrom für den Transistor Q2. Dies bedeutet eine Verringerung der Rückkopplungsgröße des Stromes für die Transistoren Q1 und Q2, die so weniger im Sättigungsbereich arbeiten. Andererseits bewirkt der Emitterstrom des Transistors Q0 ei-
f nen Basisstrom für den Transistor Q3. Wenn der Transistor Q3 eingeschaltet ist, nimmt er den Strom von der Diode D1 und entweder vom Ausgang AUS 1 oder vom Ausgang AUS 2 auf. Der Strom vom Ausgang AUS 1 oder vom Ausgang AUS 2 erfordert seinerseits zwingend den Basisstrom des Transistors Q3 oder den Emitterstrom des Transistors Q0, der den verringerten Rückkopplungsstrom·zu den Transistoren Q1 und Q2 aufgrund des Nebenschlußstromes durch die Diode D1 kompensiert oder erhöht und so zum EIN-Haltebetrieb beiträgt. Mit anderen Worten, der Ausgangsstrom wächst an, der Emitterstrom des Transistors Q2 wächst entsprechend an, so daß die Transistoren Q1 und Q2 dazu neigen, im Sättigungsbereich zu arbeiten. Wenn dagegen der Ausgangsstrom abnimmt, nimmt der Emitterstrom des Transistors Q2 ebenfalls ab, so daß die Transistoren Q1 und Q2 dazu neigen, im aktiven Bereich zu arbeiten. Auf diese Weise arbeiten die Transistoren Q1, Q2 und Q3 in drei weiter unten beschriebenen Bereichen abhängig von der Größe des Ausgangsstromes.
Im ersten Bereich können die Transistoren Q1, Q2 und Q3 nicht im EIN- oder leitenden Zustand gehalten werden. Dies entspricht einer sehr niedrigen Speisekapazität des Ausgangsstromes. Mit anderen Worten, wenn der Ausgangsstrom sehr klein ist, nimmt der Emitterstrom des Transistors Q2 entsprechend dem Basisstrom des Transistors Q3 ab,
609829/0557
was zu einer Verringerung der Mitkopplungsgröße führt. Folglich wird der Gegenkopplungsstrom durch die Diode D-relativ größer als der Mitkopplungsstrom, so daß die Schaltung nicht im EIN-Zustand gehalten werden kann.
Der zweite Bereich entspricht dem Fall, in dem eine große Speise- oder Versorgungskapazität des Ausgangsstromes verfügbar ist. Wenn die Transistoren Q- und Q2 im gesättigten Bereich betrieben werden, kann der Transistor Q3 mit einem maximalen Basisstrom versorgt werden. Wenn ein Ausgangsstrom verfügbar ist, der größer als der durch den Transistor Q- abhängig vom Basisstrom hierzu aufgenommene Strom ist, kann der Transistor Q3 im aktiven Bereich betrieben werden, kurz ausgedrückt: Der zweite Bereich entspricht dem Zustand der Schaltung, mit dem die Transistoren Q- und Q- im Sättigungsbereich betrieben werden, während der Transistor Q3 im aktiven Bereich arbeitet. Die Diode D- ist dann im Offenste1lungs- oder AüS-Zustand. Tatsächlich wird die Schaltung im EIN-Zustand gehalten.
Der dritte Bereich wird durch den ersten und den zweiten Bereich festgelegt, d. h. er liegt zwischen dem unteren Grenzwert des Ausgangsstromes, bei dem die Schaltung im EIN-Zustand gehalten werden kann, und dem oberen Grenzwert des Ausgangsstromes, bei dem die Transistoren Q- und Q, im aktiven Bereich betrieben werden, während der Transistor Q3 im gesteuerten Sättigungsbereich arbeitet. Da in diesem dritten Bereich die Transistoren Q- und Q2 im aktiven Bereich arbeiten, während der Transistor Q3 in einem gesteuerten und gesättigten Zustand arbeitet, indem der Strom von der Diode D- und der Ausgangsstrom aufgenommen wird, wird der Speicher im stabilisierten EIN-Zustand gehalten. In diesem Zusammenhang bedeutet der Ausdruck "gesteuerter Sättigungszustand " des Transistors Q- den Zustand, in dem das Potential am Kollektor des Transistors Q3 durch die Schleife
60 9829/0557
aus der Diode D. und den Transistoren Q2 und Q3 festgelegt wird, so daß der Transistor Q3 in einer geringen Sättigung oder einem leicht gesättigten Zustand gehalten wird.
Wie aus den obigen Erläuterungen hervorgeht, wird der EIN-Haltezustand des in der Fig. 3 dargestellten erfindungsgemäßen Speichers erzeugt, wenn entweder die Transistoren Q1 und Q- oder der Transistor Q3 gesättigt sind. Wenn insbesondere der dritte Bereich ausgewählt wird, d. h. wenn der Ausgangsstrom so eingestellt wird, daß die Transistoren Q1 und Q2 im aktiven Bereich betrieben werden, während der Transistor Q3 bei gesteuerter Sättigung arbeitet, kann der Ausschalt-Betrieb der Schaltung mit sehr hoher Geschwindigkeit durchgeführt werden, indem der ^trom vom Eingang EIN abgenommen wird. Wenn die Transistoren Q1 und Q2 im aktiven Bereich betrieben werden, führt eine Änderung in der Quellenspannung V in vorteilhafter Weise zu einer vernachlässigbaren Änderung des Stromwertes I ohne nachteiligen Einfluß auf den Betrieb mit hoher Geschwindigkeit. Der Strom I c/ der durch die Transistoren Q1 und Q2 fließt, wird durch den Ausgangsstrom unabhängig vom Widerstand R2 bestimmt, bis die Sättigung erreicht ist. Demgemäß kann ein relativ größerer Toleranzbereich für den Widerstandswert des Widerstandes R- erlaubt werden, was wiederum die Herstellung des Speichers als integrierte Schaltung erleichtert.
Es soll daran erinnert werden, daß das EIN-Halten der in den Fig. 1 und 2 dargestellten Speicher durch die gesättigten Transistoren Q1 und Q2 erfolgt. Im Gegensatz hierzu wird das EIN- oder Leitungs-Halten des in der Fig. 3 dargestellten erfindungsgemäßen Speichers durch die in den aktiven Bereich angesteuerten Transistoren Q1 und Q2 bewirkt. Daraus geht hervor, daß der zum Halten des in Fig. 3 dargestellten Speichers im EIN-Zustaivd ■?■'„"forderliche Strom
609829/0557
kleiner als der EIN-Haltestrom für die in den Fig. 1 und 2 dargestellten Schaltungen ist. Auf diese Weise kann erfindungsgemäß ein kleiner Leistungsverbrauch erzielt werden. Der Transistor Q3 kann durch zwei Transistoren in Darlington-Schaltung ersetzt werden. Die Schaltung aus dem pnp-Transistor Q1 und dem npn-Transistor Q2 kann durch eine einzige pnpn-VierSchichtenstruktur, wie z. B. einen Thyristor mit p-Steuerelektrode oder n-Steuerelektrode, ersetzt werden. Das gleiche gilt auch für die weiter μη-ten beschriebenen Ausführungsbeispiele.
Die Fig. 4 zeigt ein zweites Ausführungsbeispiel des erfindungsgemäßen Speichers, das sich von der Schaltung der Fig. 3 dadurch unterscheidet, daß drei zusätzliche Widerstände R-j, R3 und R, vorgesehen sind. Der Widerstand R1 dient zum Schutz der Schaltung vor einem fehlerhaften Leiten, das möglicherweise aufgrund des dv/dt-Geschwindigkeitseffektes hervorgerufen werden kann, der während der Anstiegszeit der Quellenspannung V auftritt. Der Widerstand
cc
dieser Art wird oft für das bisher beschriebene Bauelement der pnpn-Vierschichtenstruktur verwendet. Der Widerstand R3 trägt dazu bei, daß die Transistoren Q1 und Q2 im aktiven Bereich betrieben werden. Wie in einem weiter unten beschriebenen Versuch gezeigt wird, können die Transistoren Q1 und Q2 dank des Widerstandes R, im aktiven Bereich selbst bei einem kleineren Ausmaß der Quellenspannung V betrieben werden, was zu einem verringerten Leistungsverbrauch führt. Schließlich dient der Widerstand R. zur Entladung der im Transistor Q3 gespeicherten elektrischen Ladung und ermöglicht einen schnelleren AUS-Betrieb. Bei der in der Fig. 4 dargestellten Schaltung wird der EIN-Haltezustand durch die Wechselwirkung der Transistoren Q1, Q2 und Q3 erzeugt. Mit anderen Worten, drei Betriebszustand-Bereiche können abhängig von der Größe des Ausgangsstromes wie bei dem Speicher
609829/0557
us -1Q
der Fig. 3 durch wahlweises Einstellen des Widerstandswertes erhalten werden, so daß die Basis des Transistors Q3 durch den Emitterstrom des Transistors Q2 angesteuert werden kann. Mit der in der Fig. 4 gezeigten Schaltung kann ein ausgezeichneter Speicher erzielt werden, indem der Ausgangsstrora so eingestellt wird, daß die Transistoren Q1 und Q2 im aktiven Bereich arbeiten, während der Transistor Q3 im gesteuerten Sättigungsbereich betrieben wird.
Die Fig. 5 zeigt ein drittes Ausführungsbeispiel des erfindungsgemäßen Speichers. Seine Schaltung unterscheidet sich von der in der Fig. 4 dargestellten Schaltung dadurch, daß die Widerstände R2 und R3 mit Strom von getrennten Spannungsquellen V-. und V- anstelle der einzigen Spannungsquelle V der Schaltung der Fig. 4 versorgt werden.
CC
Zusätzlich ist ein Widerstand Rfi zur Einstellung des Betriebszustandes zwischen der Basis des pnp-Transistors Q.. und dem Kollektor des npn-Transistors Q2 vorgesehen, wobei die Transistoren Q1 und Q2 die Halbleitereinheit bilden, die ersatzschaltbildmäßig die pnpn-Vierschichtenstruktur hat. Weiterhin ist ein Widerstand R~ zwischen der Diode D1 und dem Kollektor des Ausgangstransistors Q3 vorgesehen, um den Ausgangspegel und die Sättigungssteuerung des Transistors Q3 einzustellen.
Die Fig. 6 zeigt ein viertes Ausführungsbeispiel des erfindungsgemäßen Speichers. Bei seiner Schaltung ist darauf hinzuweisen, daß Dioden D3 und D2 jeweils zwischen der Diode D1 und dem Kollektor des Ausgangstransistors Q3 und zwischen dem Emitter des npn-Transistors Q2 und der Basis des Ausgangstransistors Q3 der in der Fig. 4 gezeigten Schaltung vorgesehen sind. Durch einen derartigen Schaltungsaufbau kann ein Speicher mit einer hohen Ausgangsdurchbruchsspannung und einem hohen Schwellenwert erhalten werden.
809829/0557
Die Fig. 7 zeigt experimentell gemessene Kennlinien der in der Fig. 6 dargestellten Schaltung. In dieser Figur ist das Verhalten des Quellenstromes I , der für den
cc
EIN-Haltezustand erforderlich ist, bezüglich Änderungen in der Quellenspannung V dargestellt, wobei der Widerstands-
CC
wert des Widerstandes R3 zum Steuern der Sättigung der Transistoren Q- und Q2 als Parameter dient.
Es ist dargestellt, daß bei den bisher diskutierten Speichern der Fig. 1 und 2 ohne Gegenkopplungs-Schleife oder Dioden D1 und D, der Quellenstrom I linear mit dem
I -j CC
Anwachsen der Quellenspannung V zunimmt. Dagegen neigt
CC
beim erfindungsgemäßen Speicher der Quellenstrom zur Sättigung, indem lediglich die Rückkopplungs-Schleife einschließlich der Dioden D1 und D3 angeschlossen wird. Wenn der Widerstand R3 zur Erniedrigung des Widerstandswertes angeschlossen ist, um die Transistoren Q1 und Q~ im aktiven Bereich zu betreiben, kann ein vollständig stabilisierter Strom erhalten werden, um die Schaltung im EIN-Zustand zu halten.
Wie aus der obigen Beschreibung hervorgeht, wird bei der Erfindung eine Halbleitereinheit mit ersatzschaltbildmäßig einer pnpn-VierSchichtenstruktur, wie z. B. eine Transistorschaltung aus einem pnp-Transistor und einem npn-Transistor oder einem Thyristor, zusammen mit einer Rückkopplungs-Schleife mit einem stabilisierten Punkt im Zustand gesteuerter Sättigung verwendet. Der Speicher mit einem derartigen Aufbau hat nicht nur die Haltefunktion wie der bereits diskutierte Speicher mit pnpn-Vierschichtenstruktur, sondern kann auch im wesentlichen die Nachteile der herkömmlichen Speicher ausschließen, wie z. B. einen besonderen Leistungsverbrauch aufgrund der Sättigung der die Bauelemente bildenden Transistoren, eine Änderung des Stromes aufgrund einer Änderung der Quellenspannung und einer langsamen Ausschaltgeschwindigkeit.
609829/0557

Claims (8)

  1. Patentansprüche
    M J Speicher mit einer Halbleitereinheit, die ersatzschaltbildmäßig eine pnpn-Vierschichtenstruktur und eine innere Mitkopplungs-Schleife aufweist,
    gekennzeichnet durch
    eine Gegenkopplungs-Schleife (D-, D3; D.., R~, Q3; D.., D3, Q3, D-) einschließlich mindestens einer Diode (D-) und eines npn-Transistors (Q3), und
    eine Stelleinrichtung, die den npn-Transistor (Q3) in einen gesteuerten Sättigungszustand stellt, um den Speicher im EIN-Zustand zu halten (Fig. 3, 4, 5, 6).
  2. 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß ein η-leitender Emitter der pnpn-Vierschichtenstruktur (Q1/ Q2) mit der Basis des npn-Transistors (Q3) und eine p-leitende Basis der pnpn-Vierschichtenstruktur (Q1, Q2) mit dem Kollektor des npn-Transistors (Q3) über die Diode (D1) verbunden sind, wodurch der npn-Transistor (Q3) in den gesteuerten Sättigungszustand stellbar ist, indem Strom von außen in den Kollektor des npn-Transistors (Q3) gespeist wird, um den EIN-Zustand im Speicher zu halten.
  3. 3. Speicher nach Anspruch 2, gekennzeichnet durch einen ersten Widerstand (R3) zwischen dem p-leitenden Emitter und der η-leitenden Basis der Halbleitereinheit (Fig. 4, 6).
  4. 4. Speicher nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen zweiten Widerstand CR-) zwischen der
    6 0 9 8 2 9/0551
    2-53489 4%
    p-leitenden Basis und dem η-leitenden Emitter der Halbleitereinheit (Q1, Q2) und einen dritten Widerstand (R-) zwischen Basis und Emitter des Transistors (Q.,) (Fig. 4, 5, 6) ,
  5. 5. Speicher nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine Reihenschaltung aus der Diode (D1) und einem vierten Widerstand (R7) zwischen der p-leitenen Basis der Halbleitereinheit (Q-, Q2) und dem Kollektor des npn-Transistors (Q3), wobei der erste Widerstand (R3) an die n-leitende Basis der Halbleitereinheit (Q-, Q3) angeschlossen ist (Fig. 5).
  6. 6. Speicher nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine weitere Diode (D3) zwischen dem n-leitenden Emitter der Halbleitereinheit (Q1, Q2) und der Basis des npn-Transistors (Q3) und eine Reihenschaltung aus der Diode (D1) und einer dritten Diode (D3) zwischen der p-leitenden Basis der Halbleitereinheit (Q1, Q2) und dem Kollektor des npn-Transistors (Q3) (Fig. 6).
  7. 7. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleitereinheit einen Thyristor enthält.
  8. 8. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Diode (D1) mit ihrer Anode mit der p-leitenden Basis der Halbleitereinhext (Q1, Q2) und mit ihrer Kathode mit dem Kollektor des npn-Transistors (Q3) verbunden ist, dessen Basis an den η-leitenden Emitter der Halbleitereinheit (Q-, Q) angeschlossen ist und dessen Kollektor und Emitter mit jeweiligen Vorspannungen beaufschlagbar sind (VEE>·
    609829/0557
    Leerseite
DE19752558489 1974-12-27 1975-12-24 Speicher Granted DE2558489A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14863774A JPS5710511B2 (de) 1974-12-27 1974-12-27

Publications (3)

Publication Number Publication Date
DE2558489A1 true DE2558489A1 (de) 1976-07-15
DE2558489B2 DE2558489B2 (de) 1979-03-01
DE2558489C3 DE2558489C3 (de) 1979-10-25

Family

ID=15457235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752558489 Granted DE2558489A1 (de) 1974-12-27 1975-12-24 Speicher

Country Status (4)

Country Link
US (1) US4031412A (de)
JP (1) JPS5710511B2 (de)
CA (1) CA1052908A (de)
DE (1) DE2558489A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455361A (en) * 1977-10-13 1979-05-02 Hitachi Ltd Semiconductor switch circuit
GB8621357D0 (en) * 1986-09-04 1986-10-15 Mcallister R I Hinged barrier semiconductor integrated circuits
US4742249A (en) * 1986-11-25 1988-05-03 Rca Licensing Corporation RF switch with diode network and control latch sharing common element
US5173619A (en) * 1988-05-26 1992-12-22 International Business Machines Corporation Bidirectional buffer with latch and parity capability
US5107507A (en) * 1988-05-26 1992-04-21 International Business Machines Bidirectional buffer with latch and parity capability
US6229161B1 (en) * 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US6690038B1 (en) 1999-06-05 2004-02-10 T-Ram, Inc. Thyristor-based device over substrate surface
US6727528B1 (en) 2001-03-22 2004-04-27 T-Ram, Inc. Thyristor-based device including trench dielectric isolation for thyristor-body regions
US7456439B1 (en) 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
US6885581B2 (en) * 2001-04-05 2005-04-26 T-Ram, Inc. Dynamic data restore in thyristor-based memory device
US6965129B1 (en) 2002-11-06 2005-11-15 T-Ram, Inc. Thyristor-based device having dual control ports
US6944051B1 (en) 2003-10-29 2005-09-13 T-Ram, Inc. Data restore in thryistor based memory devices
US9269422B2 (en) * 2013-09-30 2016-02-23 Simon Peter Tsaoussis Two transistor ternary random access memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3105158A (en) * 1960-06-29 1963-09-24 Daystrom Inc Step counter having storage capacitor discharge through tranistor driven to saturation with diode regenerative feedback
US3343104A (en) * 1964-07-30 1967-09-19 Westinghouse Electric Corp Gate turn-off device driving a power switching semiconductor device
US3569945A (en) * 1969-01-06 1971-03-09 Ibm Low power semiconductor diode signal storage device

Also Published As

Publication number Publication date
DE2558489C3 (de) 1979-10-25
JPS5710511B2 (de) 1982-02-26
CA1052908A (en) 1979-04-17
JPS5176937A (de) 1976-07-03
US4031412A (en) 1977-06-21
DE2558489B2 (de) 1979-03-01
AU8794075A (en) 1977-07-07

Similar Documents

Publication Publication Date Title
DE3046266A1 (de) Hochspannungs-hochstrom-festkoerper-schaltanordnung und verfahren zum beschraenken einer ersten schaltvorrichtung
DE2558489A1 (de) Speicher
DE1295647B (de) Logische Schaltung mit einem mehrere Eingaenge aufweisenden Dioden-Eingangsgatter
DE2240181C2 (de) Steuer- oder Regeleinrichtung mit einem Schalttransistor
DE1589707B2 (de) Temperaturkompensierte Z Diodenanord nung
DE1952576A1 (de) Schaltvorrichtung fuer einen Lastkreis
DE2636198C3 (de) Schaltungsanordnung zum Konstanthalten einer Spannung zwischen einer Eingangsund einer Ausgangsklemme
DE2364103A1 (de) Als negator ausgebildeter logischer schaltkreis
DE1054117B (de) Elektrische Schaltanordnung mit mehr als zwei stabilen Betriebszustaenden
DE1021965B (de) Bistabiler Transistor-Roehre-Kippkreis
DE2640621C3 (de) Halbleiter-Schalteinrichtung
DE2814022B2 (de) Schalteinrichtung für einen über seine Steuerelektrode abschaltbaren Gleichrichter
DE2643935C2 (de) Halbleiter-Schalteinrichtung
DE2506196C2 (de) Gleichstrom-Schaltvorrichtung zur Erhöhung des Spitzenstromes
DE1035776B (de) Transistor mit einem flachen Halbleiterkoerper und mehreren sperrfreien und sperrenden Elektroden
DD141595A5 (de) Mit gesaettigten transistoren arbeitende schaltung
AT332915B (de) Schaltungsanordnung fur die umsteuerung einer last
DE1513375C3 (de) Schaltungsanordnung zum Verhindern zu weitgehender Entladungen einer als Energiequelle verwendeten Batterie
DE3437371C2 (de)
DE2143591C3 (de) Betätigungskreis zum verzögerten Ansprechen eines elektromagnetischen Relais
DE1131269B (de) Bistabile Kippschaltung
DE2653431A1 (de) Halbleiterschalter
DE2237764A1 (de) Schaltung zum bevorrechtigten inbetriebsetzen einer stufe einer elektronischen folgeschaltung mit halteschaltung
DE2914767C2 (de) Halbleiter-Schalteinrichtung
DE2928452C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8381 Inventor (new situation)

Free format text: OHHINATA, ICHIRO, YOKOHAMA, JP OKUHARA, SHINJI, FUJISAWA, JP

8339 Ceased/non-payment of the annual fee