DE2532945C3 - Arbeitsspeicheranordnung - Google Patents
ArbeitsspeicheranordnungInfo
- Publication number
- DE2532945C3 DE2532945C3 DE2532945A DE2532945A DE2532945C3 DE 2532945 C3 DE2532945 C3 DE 2532945C3 DE 2532945 A DE2532945 A DE 2532945A DE 2532945 A DE2532945 A DE 2532945A DE 2532945 C3 DE2532945 C3 DE 2532945C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- address
- buffer memory
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
Die Erfindung bezieht sich auf eine Arbeitsspeicheranordnung gemäß Oberbegriff des Anspruchs 1.
Es sind bereits Arbeitsspeicheranordnungen für Datenverarbeitungsa.ilagen bekannt, die einen Hauptspeicher
mit einer großen Speicherkapazität und mit einer verhältnismäßig großen Zugriffszeit und einen
Pufferspeicher mit einer kleinen Speicherkapazität und einer kleinen Zugriffszeil enthalten. Die in dieser
Arbeitsspeieheranordnung gespeicherten Daten sind alle grundsätzlich im Hauptspeicher gespeichert und
werden zum Pufferspeicher übertragen und dort zusätzlich eingespeichert, wenn sie vom Zenlralprozessor
der Datenverarbeitungsanlage benötigt werden.
Eine derartige Arbeitsspeicheranordnung hat jedoch den Nachteil, daß die Speicherkapazität des Pufferspeichers
nicht für die Speicherung von Zusätzlichen Daten
zur Verfügung steht, da in ihm nur Daten gespeichert werden, die auch im Hauptspeicher gespeichert sind.
Dieser Nachteil wirkt sich insbesondere dann stark aus. wenn die Speicherkapazität des Pufferspeichers einen
nennenswerten Anteil der Speicherkapazität des gesamten Arbeitsspeichers ausmacht. Dies ist beispielsweise
der Fall, wenn als Hauptspeicher ein aus CCD (Charge Coupled Device)-Bausteinen aufgebauter Halbleiterspeicher
mit einer Speicherkapazität von 3.5 MB und als Pufferspeicher ein aus MOS-Bausteinen
aufgebauter Halbleiterspeicher mit wahlfreiem Zugriff und mit einer Speicherkapazität von 512 KB verwendet
werden.
Der Erfindung liegt die Aufgabe zugrunde, eine
Arbeitsspeieheranordnung für eine Datenverarbeitungsanlage
anzugeben, bei der die Speicherkapazität des Hauptspeichers und des Pufferspeichers zur
Speicherung von zu verarbeitenden Daten zur Veriü gung sieht, ohne daß gleiche Daten im Hauptspeicher
und im Pufferspeicher gespeichert sind Erfindungsgemäß wird die Aufgabe bei der Arbeitsspeieheranordnung
der eingangs genannten Art durch die im Anspruch 1 angegebenen Merkmale gelöst.
Die Arbeilsspeicheranordnung gemäß der Erfindung hat den Vorteil, daß die für die Speicherung von zu
verarbeitenden Daten zur Verfügung stehende Speicherkapazität der gesamten Arbeitsspeieheranordnung
um die Speicherkapazität des Pufferspeichers erhöhl wird. Bei gleichbleibender Gesamlkapazitäl
kann auch die Speicherkapazität des Hauptspeichers um die Speicherkapazität des Pufferspeichers vermindert
werden. Es wird damit eine Senkung der Gesamtkosten der Arbeitsspeicheranordnung erreicht Weiterbildungen
der Erfindung sind in den Unteransprüchen gekennzeichnet.
Im folgenden wird ein Ausführungsbeispiel der
Arbeitsspeicheranordnung anhand von Zeichnungen beschrieben. Es zeigt
Fig. 1 ein Blockschaltbild der Arbeitsspeicheranordnung,
Fig. 2 ein Blockschaltbild einer ersten Adressensteuerstufe
zum Adressieren der Daten in der Arbeitsspeicheranordnung,
Fig. 3 ein Blockschaltbild einer zweiten Adressen- is
steuerstufe zum Adressieren der Daten in der Arbeitsspeicheranordnung.
Die in rig. I dargestellte Arbeitsspeicheranordnung
enthält einen Hauptspeicher HS großer Speicherkapazität und verhältnismäßig großer Zugriffszeit und einen
Pufferspeicher PSkleiner Speicherkapazität und kleiner
Zugriffszeit. Der Hauptspeicher ist beispielsweise aus CCD (Charge Coupled DeviceJ-Speicherbausteinen
aufgebaut und hat eine Speicherkapazität von 3,5 MB.
Der Pufferspeicher besteht beispielsweise aus einem Speicher mit wahlfreiem Zugriff, der aus MOS-Speicherbausteinen
aufgebaut ist und eine Speicherkapazität von 512KB hat. Als Breite der Datenwege
werden jeweils 8 Byte angenommen und eine zwischen dem Hauptspeicher und dem Pufferspeicher übertragene
Dateneinheit von 1 KB wird im folgenden als Seite bezeichnet.
Beim Schreiben von Daten in den Arbeitsspeicher werden die als Schreibdaten SD vorliegenden Daten
zunächst in einem Register R 1 zwischengespeichert. Anschließend werden sie gegebenenfalls in einer ersten
Korrekturstufe K 1 mit Korrekturzeichen versehen, um die Fehlersicherheit in der Arbeitsspeicheranordnung
zu erhöhen. Über einen Multiplexer MX werden die Daten danai'i an eine dafür vorgesehene Stelle im
Pufferspeicher eingeschrieben. Beim Lesen der Daten aus dem Pufferspeicher werden die Daten, falls sie sich
im Pufferspeicher befinden, zunächst in einem zweiten Datenregister R 2 zwischengespeichert und anschließend,
gegebenenfalls nach dem Durchlauf durch eine zweite Ko. rektursiufe K 2 zum .Corrigieren von
fehlerhaften Daten mittels der Korrekturzeichen, als Lesedaten LD abgegeben.
Falls die Daten jedoch nicht im Pufferspeicher gespeichert sind, müssen : ie zunächst vom Hauptspeieher
/um Pufferspeicher übertragen werden. Es wird dabei jewels eine Seite, die aus einer Mehrzahl von
Datenworten besteht, vom Hauptspeicher über den Multiplexer an eine vorgegebene Stelle im Pufferspeicher
übertragen [>ic an dieser vorgegebenen Stelle
bisher gespeicherten Daten werden dabei gleichzeitig über das Datenregister R 2 zum Hauptspeicher
übertragen und dort eingespeichert. Zweckmaßigerweise
werden die Daten an diejenige Stelle im Hauptspei eher eingespeichert, an der die Seite mit den
angeforderten Daten bisher gespeichert war. Auf diese Weise wird erreicht, daß die Daten jeweils nur an einer
Stelle in der gesamten Arbeitsspeicheranordnung gespeichert werden. Außerdem wird erreicht, daß der
Datenaustausch mit der zeitlich günstigen Operationsart »Lesen-Verändcrn-Schreiben in einem Speicherzyklus«
ausgeführt werden'ir<nn.
Die Adresse der angeforderten Daten wird einer Steuereinheit Si" zugeführt. Diese Steuereinheit enthält
eine Datensteuerstufe, die die Übertragung der Dptpn vom Hauptspeicher zum Pufferspeicher und vom
Pufferspeicher zum Hauptspeicher steuert. Weiterhin enthält sie eine Adressensteuerstufe, die die Adressen
der Stellen, an der die zwischen dem Pufferspeicher und dem Hauptspeicher übertragenen Seiten jeweils eingespeichert
werden.
Bei der in Fig.2 dargestellten ersten Ausführungsform der Adressensteuerstufe in der Steuereinheit SE
wird die Adresse Λ D der angeforderten Daten zunächst in einem Adressenregister ARi gespeichert. Die
Adresse AD besteht aus einer beispielsweise 12 Bit enthaltenden Seitenadresse AS, die die Adresse einer
Seite in der Arbeitsspeicheranordnung angibt und aus einer beispielsweise 7 Bit enthaltenden Wortadresse
A W, die die Adresse eines Datenwortes innerhalb einer Seite angibt Das Datenwort besteht beispielsweise aus
ach Byte.
Die Seitenadresse AS wird einer1 Speicher SPi
zugeführt, der als vollassoziativer s>eitenverweisspeicher
ausgebildet ist und 4096 Einträge enthält. Der durch die Seitenadresse AS adressierte Eintrag wird
ausgelesen und in ein zweites Adressenregister AR 2 und ein drittes Adressenregister AR3 eingespeichert.
Jeder Eintrag enthält neben einigen Kennzeichen eine aus 12 Bits bestehende Platznummer PN, die die
Adresse derjenigen Stelle angibt, an der sich die gewünschte Seite in der Arbeitsspeicheranordnung
befindet. Die Arbeitsspeicheranordnung ist so eingeteilt, daß die Seiten mit den Platznummern 0 bis 511 im
Pufferspeicher und diejenigen mit Jen Plat/nummern
512 bis 4095 im Hauptspeicher untergebracht sind.
Wenn die Platznummer kleiner als 512 ist, befindet sich die gewünschte Seite im Pufferspeicher und die
Anforderung an die Arbeitsspeicheranordnung kann unmittelbar ausgeführt werden. Zu diesem Zweck
werden die Wortadressen A IVund die Piatznummer PN in das Adressenregister ARl eingespeichert, das mit
dem Pufferspeicher verbunden ist.
Venn die Platznummer P/V größer oder gleich 512 ist,
so befindet sich die gewünschte Seite im Hauptspeicher und sie muß vor Ausführung der Speicheranforderung
an den Pufferspeicher übertragen werden. Dazu wird zuerst der Inhalt des gesamten voliassoziativen
Speichers .SPl nach einer Platznummer, die kleiner ist
als 512 mit geringster Priorität abgesucht. Die Priorität wird durch die Kennzeichenbits ermittelt. Ist eine solche
Platznummer gefunden, wird zwischen der durch sie bezeichneten Stelle im Pufferspeicher und der Stelle der
neu angeforderten Seite im Hauptspeicher ein Austausch durchgeführt. Nach Ausführung dieses Aus
tauschs steht die angeforderte Seite im Pufferspeicher Und die Anforderung kann wie oben angegeben
ausgeführt werden. Außerdem wird der Speicher 5Pl durch eine Steuerstufe .STl auf den neuen Stand
gebracht. Dazu werden die Plat/nummern PN der beiden beteiligten Seiten ausgetauscht und die Kennzeichenbits
neu geset.··.
Bei der in F i g. 3 dargestellten /weiten Ausführungsform der Adreßsteuerstufe zum Adressieren der Daten
in der Arbeitsspeicheranordnung werden ansteile des vollassoziativen Seitenverweisspeichers SPl ein nichtassoziativer Speicher SP2 und ein Hilfsspeicher Hl
verwendet. Die Ari/jitsspe'cheranordnung ist in bekannter
Weise in eine Mehrzahl von Bänken und Klassen eingeteilt. Beispielsweise enthält die Arbeitsspeicheranordnung
128 Klassen und 32 Bänke, wovon 4
Bänke im Pufferspeieher und 28 Bänke im Hauptspeicher
liegen.
Der nichtassoziative Speicher SP2 hat ebenso wie der Speicher 5PI 4096 Einträge und der HilfsSpeicher
Hl enthält 4 mal 128 Einträge, die den 4 mal 128 Stellen
des Pufferspeichers fest zugeordnet sind.
Die Adresse AD der angeforderten Daten wird wieder in einem Adressenregister AR 1 zwischengespeichert.
Sie besteht ebenfalls aus der Wortadresse A W von beispielsweise 7 Bit und der Seitenadresse AS
vOn beispielsweise 12 Bit. Die Seitehadresse AS wird
außerdem eingeteilt in eine Klassenadresse AK von beispielsweise 7 Bit und in eine Bankadresse BA von
5 Bit. Die Klassenadresse AK wird unmittelbar an die Adreßregister AR2 und AR3 des Hauptspeichers und
des Pufferspeichers weitergeleitet. Außerdem wird an das Adreßregister AR3 auf die Wortadresse AW
übertragen. Mit der gesamten Seitenadresse AS wird der Speicher SP2 adressiert. Der adressierte Eintrag,
der neben einigen Kennzeichenbits die Banknummer BN enthält, unter der die angeforderte Seite in der
Arbeitsspeicheranordnung zu finden ist, wird ausgelesen und ausgewertet. Ist die Banknummer BN kleiner als 4,
so befindet sich die angeforderte Seite im Pufferspeicher und die Anforderung kann unmittelbar ausgeführt
werden. Dazu wird die ausgelesene Banknummer BNm das Adressenregister AR 3 übernommen.
Ist die Banknummer iWaber größer oder gleich 4, so muß die gewünschte Seite vor der Ausführung der Anforderung vom Hauptspeicher in den Pufferspeicher übertragen werden. Dazu muß zuerst eine Stelle im Pufferspeicher ermittelt werden. Dies geschieht mit Hilfe des HilfsSpeichers Hl. Er besteht aus vier unabhängig adressierbaren Modulen mit je 128 Einträgen. Jeder Modul ist einer der vier Bänke des Pufferspeichers fest zugeordnet. Die über die Klassenadresse AK ausgewählten vier Einträge im Hilfsspeieher Hl werden ausgelesen. Sie enthalten neben einigen Kennzeichenbits die Bankadressen AB der vier Seiten, die in den vier Bänken des Pufferspeichers der gegebenen Klasse augenblicklich gespeichert sind. Unter ihnen wird gemäß eines Ersetzungsalgorilhmus
Ist die Banknummer iWaber größer oder gleich 4, so muß die gewünschte Seite vor der Ausführung der Anforderung vom Hauptspeicher in den Pufferspeicher übertragen werden. Dazu muß zuerst eine Stelle im Pufferspeicher ermittelt werden. Dies geschieht mit Hilfe des HilfsSpeichers Hl. Er besteht aus vier unabhängig adressierbaren Modulen mit je 128 Einträgen. Jeder Modul ist einer der vier Bänke des Pufferspeichers fest zugeordnet. Die über die Klassenadresse AK ausgewählten vier Einträge im Hilfsspeieher Hl werden ausgelesen. Sie enthalten neben einigen Kennzeichenbits die Bankadressen AB der vier Seiten, die in den vier Bänken des Pufferspeichers der gegebenen Klasse augenblicklich gespeichert sind. Unter ihnen wird gemäß eines Ersetzungsalgorilhmus
Ϊ5 die am wenigstens wichtige alte Seite ausgewählt und
durch Transfer zwischen dem Pufferspeicher und dem Hauptspeicher gegen die angeforderte neue Seile
ausgetauscht. Anschließend können die Speicheranforderung ausgeführt und der Speicher SP2 und der
Hilfsspeicher Hl auf den neuesten Stand gebracht werden. Dazu werden mit Hilfe" einer zweiten
Steuerstufe ST2 im Speicher SP2 die Banknummern BN der alten und der neuen Seite gegeneinander
ausgetauscht. Zusätzlich wird die Bankadresse AB der neuen Seite in die ausgewählte Zelle des Hüfsspeichers
Hl eingetragen und es werden die Kennzeichenbits in allen beteiligten Einträgen neu erzeugt.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Arbeitsspeicheranordnung für eine Datenverarbeitungsanlage,
die einen Hauptspeicher großer Speicherkapazität und großer Zugs iffszeit und einen
mit diesem verbundenen Pufferspeicher kleiner Speicherkapazität und kleiner Zugriffszeit ennhält,
bei der der Pufferspeicher mit einem Zentralprozessor der Datenverarbeitungsanlage verbunden ist und
bei der vom Zentralprozessor angeforderte, im Hauptspeicher gespeicherte Daten zunächst vom
Hauptspeicher zum Pufferspeicher übertragen und anschließend zum Zenlralprozessor abgegeben
werden, mit einer mit dem Hauptspeicher und dem Pufferspeicher verbundenen Steuereinheit, der die
Adresse der angeforderten Daten zugeführt wird und die die Übertragung der Daten zwischen dem
Hauptspeicher, dem Pufferspeicher und dem Zentralprozessor steuert, dadurch gekei.nzeichne:,
daß die Steuereinheit (SE) so ausgebildel ist, daß sie gleichzeitig mit der Übertragung der
angeforderten Daten vom Hauptspeicher (HS) an eine vorgegebene Stelle im Pufferspeicher (PS) die
Übertragung der an dieser vorgegebenen Stelle im Pufferspeicher (PS) bisher gespeicherten Daten an
diejenige Stelle im Hauptspeicher (HS) veranlaßt, an der die angeforderten Daten gespeichert waren.
2. Arbeitsspeieheranordnung nach Anspruch !,bei der die Daten jeweils in Form einer aus einer
Mehrzahl von Datenworten bestehenden .Seite zwischen der1 Hauptspeicher und dem Pufferspeicher
übertragen werden, dadurch gekennzeichnet, daß die Steuereinheit (SF.) einen vollasso/ialiven
Speicher (SP 1) enshält. aem eine einen ersten Teil
der Adresse (4D,lder angefordci en Daten bildfnde
Seitenadresse (AS) zugeführt wird und der die Adresse (PN) derjenigen Stelle, an der die Daten
gespeichert sind, an den Hauptspeicher (HS)und den
Pufferspeicher (PS) abgibt, daß dem Pufferspeicher (PS) außerdem eine einen zweiten Teil der Adresse
(AD)der angeforderten Daten bildende Wortadresse (A W) zugeführt wird, die die Adresse des
Datenworics innerhalb der Seite angibt und daß die
Steuereinheit (SE) eine erste Steuerstufe (.97M) enthält, die nach einer Übertragung der beteiligten
Seiten zwischen dem Hauptspeicher (HS) und (lern Pufferspeicher (PS) im Speicher (PS 1) die Adressen
(PN) der Stellen, an denen diese Seiten gespeichert waren, austauscht.
3. Arbeitsspeicheranordnung nach Anspruch I. bei tier die Daten jeweils in Form einer aus einer
Mehr/al von Datenworten bestehenden Seite zwischen dem Hauptspeicher und dem Pufferspeicher
übertragen werden, bei der der Hauptspeicher und der Pufferspeicher jeweils in eine Mehrzahl von
Banken und Klassen eingeteilt ist und bei der die Übertragung einer Seite jeweils nur innerhalb emer
Klasse erfolgt, dadurch gekennzeichnet, daß die Steuereinheit (SE) einen nichtassozialiven Speicher
(SP2) enthält, ilem eine einen ersten Teil der
Adresse (AD) di-r angeforderten Daten bildende
Seitenadresse (AS) zugeführt wird und der die Banknummer (BN), unter der die angeforderte Seite
gespeichert ist, an den Hauptspeicher (HS) und den Pufferspeicher (PS) abgibt, daß die Steuereinheit
(SE) weiterhin einen Hilfsspeicher (HI) enthält, dem
die Klassenadresse (AK) zugeführt wird, der die Bankadresse (AB) der im Pufferspeicher (PS)
gespeicherten Seiten sowie weitere Kennzeichen enthält, mit deren Hilfe die Banknummer (BN)
derjenigen Bank des Pufferspeichers (PS) bestimmt wird, in der die zu ersetzende Seite gespeichert ist
und daß eine mit dem Speicher (SP2) und dem Hilfsspeicher (Hl) verbundene zweite Steuereinheit
(ST2) vorgesehen ist, die nach einer Übertragung der beteiligten Seiten zwischen dem Hauptspeicher
und dem Pufferspeicher einen Austausch der Banknummern (BN) der beteiligten Seiten im
Speicher (SP 2) und einen Eintrag der Bankadresse (AB) der neuen Seite in den Hilfsspeicher (HI)
steuert.
4. Arbeitsspeicher anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
daß der Hauptspeicher (HS) aus CCD (Charge Coupled DeviceJ-Speicherbausteinen und der Pufferspeicher
aus MOS-Speicherbausteinen mit wahlfreiem Zugriff besteht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2532945A DE2532945C3 (de) | 1975-07-23 | 1975-07-23 | Arbeitsspeicheranordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2532945A DE2532945C3 (de) | 1975-07-23 | 1975-07-23 | Arbeitsspeicheranordnung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2532945A1 DE2532945A1 (de) | 1977-06-16 |
DE2532945B2 DE2532945B2 (de) | 1979-03-15 |
DE2532945C3 true DE2532945C3 (de) | 1979-11-22 |
Family
ID=5952265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2532945A Expired DE2532945C3 (de) | 1975-07-23 | 1975-07-23 | Arbeitsspeicheranordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2532945C3 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3310678C2 (de) * | 1983-03-24 | 1986-09-25 | Braun Ag, 6000 Frankfurt | Schaltung zur Regelung der Ausgangsspannung eines elektronischen Schaltnetzteiles |
GB9304831D0 (en) * | 1993-03-09 | 1993-04-28 | Int Computers Ltd | Hierachic storage management mechanism |
-
1975
- 1975-07-23 DE DE2532945A patent/DE2532945C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2532945B2 (de) | 1979-03-15 |
DE2532945A1 (de) | 1977-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2227882C2 (de) | Virtuelle Speicheranordnung | |
DE2241257C3 (de) | Datenverarbeitende Anlage | |
DE3011552C2 (de) | ||
DE2260353C2 (de) | Schaltungsanordnung für die Adressenumsetzung in einer Datenverarbeitungsanlage | |
DE3151745C2 (de) | ||
DE3131341C2 (de) | ||
EP0013737A1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE10002120B4 (de) | Adressumsetzpufferanordnung und Verfahren für den Betrieb einer Adressumsetzpufferanordnung | |
DE1956604B2 (de) | Datenverarbeitungsanlage | |
DE2835989A1 (de) | Anordnung zum umwandeln einer virtuellen adresse in eine physikalische adresse eines datenwortes | |
DE2817431A1 (de) | Speicherhierarchie | |
DE2939411C2 (de) | Datenverarbeitungsanlage mit virtueller Speicheradressierung | |
DE2758829C2 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren | |
DE3046912C2 (de) | Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage | |
DE4117672A1 (de) | Verfahren und vorrichtung zur steuerung eines zwischen einer zentraleinheit und einem arbeitsspeicher angeordneten cache-speichers | |
DE2532945C3 (de) | Arbeitsspeicheranordnung | |
DE2355814C2 (de) | Kanalzugriffseinrichtung für eine hierarchische Speicheranordnung | |
DE10062404A1 (de) | Vorrichtung und Verfahren zum Reduzieren der Anzahl von Adressen fehlerhafter Speicherzellen | |
DE3216238C1 (de) | Datenverarbeitungsanlage mit virtueller Teiladressierung des Pufferspeichers | |
DE3105503A1 (de) | Assoziativer zugriffsspeicher | |
DE4439809C2 (de) | Virtuell indizierbarer Cache-Speicher | |
DE2837709C2 (de) | Schaltungsanordnung zur Behandlung von Teilwörtern in Rechnersystemen | |
DE3212076C2 (de) | Schaltungsanordnung zur Ausführung inhaltsorientierter Zugriffsfunktionen | |
DE2002369C3 (de) | Datenverarbeitungsanlage mit Pufferspeicher | |
DE3215062A1 (de) | Schaltungsanordnung zur pruefung der verarbeitbarkeit von speicheroperanden fuer logische und dezimale befehle vor befehlsausfuehrung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BI | Miscellaneous see part 2 | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |