DE2513922C3 - Anordnung zur Verminderung von Informationsverlusten infolge Aufzeichnungsträger-Fehlem in einem PCM-Speichergerät - Google Patents

Description

Die Erfindung betrifft eine Anordnung nach dem Oberbegriff des Patentanspruchs t.

Als Aufzeichnungsträger für Analogsignale, beispielsweise Tonsignale, kommt insbesondere ein Magnetband ip. Frage.

PCM-Speichergeräte lassen sich insbesondere in folgende zwei Arten einteilen: Bei der ersten Art wird wie beim sogenannten Video-Magnetbandgerät (VTR) ein rotierender Magnetkopf verwendet, bei der zweiten

Art ein ortsfester Magnetkopf.

Beim Viedeo-Magnetbandgerät ist die Relativgeschwindigkeit zwischen dem laufenden Band und dem rotierenden Magnetkopf sehr hoch, z.B. zwischen 10 und 40 m/s. Somit eignet sich dieses Gerät für eine Aufzeichnung hoher (Frequenz-) Bandbreite, z. B. als PCM-Speichergerät; ein Vorteil dieses Gerätes ist seine Unempfindlichkeit gegenüber Rauschstörungen. Allerdings ist sein Aufbau kompliziert und die Herstellungskosten sind hoch, da es einige Teile enthalten muß, die

v> schnell und sehr genau rotieren.

Im Gerät mit ortsfestem Magnetkopf und mehreren Spuren kann die breitbandige Informationsaufzeichnung auf das Band ohne Verringerung der Aufzeichnungs-Wellenlänge erfolgen. Der Grund dafür ist, daß

is die Zunahme der Impuls-Übertragungsgeschwindigkeit infolge Codierung oder Quantisierung des Informationssignals durch dessen Aufteilung auf die entsprechenden Bandspuren aufgehoben wird. Dieses Gerät gestattet darüber hinaus einen wirtschaftlichen und >4<) einfacheren Aufbau, da der Magnetkopf im Gegensatz zum VTR-Gerät stillsteht.

PCM-Speichergeräte mit bewegtem bandförmigem Aufzeichnungsträger sind bereits seit längerer Zeit grundsätzlich bekannt (vgl. »Electronics«, Bd. 35, H. 13,

4S 30. 3. 1962, S. 45—49), wobei ein aufzuzeichnendes Tonsignal zuerst amplitudenabgetastet und die so gewonnene Amplitudenprobe entsprechend binär quantisiert wird.

Es gibt ferner ein fCM-Speichergerät mit ortsfestem

Magnetkopf und mehrspurigem Aufzeichnungsträger, bei dem die Aufzeichnung nach einem sogenannten Bitverteilungs-System erfolgt, d. h., die PCM-Impulse werden sequentiell vom höchstwertigen Bit (MSB)zum niedrigstwertigen Bit (LSB) auf die entsprechenden Aufzeichnungsträger-Spuren verteilt, und zwar parallel zueinander, aber senkrecht zur Laufrichtung des bandförmigen Aufzeichnungsträgers.

)eder Abstand zwischen benachbarten Bits auf einer Bandspur entspricht der Periodendauer der Abtastfre-

(>(> quenz. Wenn z. B. die Bandgeschwindigkeit 38 cm/s und die AbtästffeqUenz 40 kHz ist, beträgt der Bitäbstähd auf der Spur 9,5 μπι.

Bei der Herstellung derartiger Bänder sind sogenannte »Drop outs«, d. h. sehr kleine Leerstellen oder Fehler

(■■s in der Speicherfläche des Bands bei dessen Herstellung unvermeidlich. Derartige Fehler in der Band-Speicherfläche sind im allgemeinen sehr gestreckt. Wenn ein solcher Fehler in einer Spur z.B. ca. 100um lang ist,

3 4

fallen beim genannten Beispiel ca, 10 PCM-Abtastwerte Wiedergabe- und Bttndelungsscbaltung 2 dient zur

hintereinander aus. Wiedergabe der auf den Spuren des Magnetbandes

Es ist daher Aufgabe der Erfindung, bei einem aufgezeichneten Information und zur Bündelung oder PCM-Speichergerät auftretende Informationsverluste Umordnung dieser Information in eine andere Darstel-

durch Fehler in der Speicherfläche des Aufzeichnungs- s lungsform, wie nachstehend näher erläutert wird. Ein

trägers, insbesondere sogenannte »Drop outs«, zu Fehlerprüfer 3 dient zum Erfassen von Fehlem, die in

verringern und möglichst weitgehend zu kompensieren, der Wiedergabe-Digitalinformation am Ausgang der

Die Lösung dieser Aufgabe erfolgt durch die im Bündelungsschaltung 2 enthalten sein können. Nach der

kennzeichnenden Teil des Patentanspruchs 1 angegebe- Erfassung eines Fehlers durch den Fehlerprüfer 3

nen Maßnahmen. κ> bewirkt ein Fehlerkompensierer 4, daß die den Fehler

Erfindungsgemäß wird also der von einem für sich enthaltende Digitalinformation unterdrückt und die bekannten Analog-Digital-Umsetzer codierte oder vorhergehende Digitalinformation,d.h.dieDignalinforquantisierte Impulszug in eine Folge' von Rahmen mation, die der fehlerbehafteten Digitalinformation unterteilt, deren jeder einer vorbestimmten Anzahl von vorhergeht, beibehalten wird. Es folgt ein Digital-Ana-Abtastwerten entspricht, und diese Rahmen werden 15 log-Umsetzer (nachstehend als D/A-Umsetzer bezeichanschließend sequentiell auf die entsprechenden Auf- net) mit Ausgang 6, er dient zum Umsetzen der zeichnungsträger-Spuren verteilt. PCM-modulierten Digitalinformatiou in eine Analog-

Erfindungsgemäß erfolgt also die Aufzeichnung nach form,

einem sogenannten Rahmenverteilungs-System. F i g. 2 zeigt eine Anordnung oder ein Verteilungsmu-

Für z. B. Bandgeschwindigkeit: 38 cm/s, Abtastfre- <o ster der auf dem Aufzeichnungsträr.-sr, z. B. auf dem

quenz: 40 kHz, Anzahl der Bits pro Wort: 12 und Anzahl Magnetband, in der Art der Rahmersverteilungs-Auf-

der Spuren 12 ist der Bitabstand benachbarter Bits in zeichnung aufgezeichneten Information. Die Informa-

der Größenordnung von 9,5 μίτι wie beim genannten tionsrahmen sind jeweils durch Blöcke 1001 bis 1010

Bitverteilungs-System. In diesem Fall ist aber die dargestellt. Die Blöcke 1001 bis 1007 sind über die Spur Aufzeichnungsbreite eines Abtastwertes 93 μπι mal 12, 25 1 bis 7 des Magnetbandes verteilt

so daß der etwa 100μπι große Fehler nur ein bis zwei Fig.3 zeigt die auf den Parallelspuren nach Fig.3

Abtastwerte stört. gruppenweise aufgezeichnete Digitalinformation nach

Somit wird bereits durch die Rahmenverteilungs-Auf- Umsetzung mit Hilfe der Wiedergabe- und Bündelungszeichnung die von einem Fehler des Aufzeichnungsträ- schaltung 2. Danach sind die entsprechsnden Informagers verursachte Störung gegenüber der Bitverteilungs- ?o tionsrahmen 1001 und 1008, die auf derselben ersten Aufzeichnung stark verringert, indem die einzelnen Spur nach Fig.2 benachbart sind, nun nach dem Rahmen mit mehreren Abtastwerten, die ihrerseits Durchlaufen der Wiedergabe- und Bündelungsschaltung jeweils aus einigen Bits bestehen, in Laufrichtung des 2 voneinander durch die Anzahl der Spuren getrennt. Aufzeichnungsträgers aufgezeichnet werden, so daß Mit anderen Worten: Die benachbarten Rahmen 1001 wegen des im wesentlichen Längsverlaufs der Aufzeich- is und 1002 im Ausgangssignal der Wiedergabe- und nungsträger-Fehler jetzt nur noch ein oder zwei Bündelungsschaltung 2 sind auf unterschiedlichen Rahmen gestört werden. Spuren untergebracht, nämlich auf der ersten und der

Soweit aber noch fehlerhafte Aufzeichnungen vor- zweiten Spur des Magnetbandes. Wenn also der handen sind, werden diese durch den Fehlerprüfer und Rahmen 1001 infolge eines Aufzeichnungsträger-Fehden Fehlerkompensierer nach der Erfindung weitge- 40 lers auf der ersten Spur verfälscht ist bleibt die hend beseitigt. Information des Rahmens 1002 unabhängig vom

Vorteilhafte Ausgestaltungen der Erfindung sind Vorhandensein des Fehlers im Rahmen 1001 weiterhin

durch die Unteransprüche angegeben. richtig, da diese beiden Spuren voneinander getrennt

Die Erfindung wird nun anhand der Zeichnung sind,

beispielsweise näher erläutert. Es zeigt 45 Der einem Abtastwert in diesem Beispiel entspre-

Fig. 1 das Blockschaltbild eines PCM-Speichergeräts chende Aufbau eines Wortes ist in Fig.4 dargestellt,

mit der erfindungsgemäßen Anordnung zur Verminde- Die Bits 2001 bis 2012 bezeichnen die zu verarbeitenden

rung von Informationsverlusten, Informationsbits. Bit 2013 ist ein Prüfbit. Es sei darauf

Fig. 2 einen Ausschnitt aus der auf dem Magnetband hingewiesen, daß das gesonderte Prüfbit in diesem

mit Hilfe der Rahmenverieilungs-Aufzeichnung aufge- 50 Beispiel zwecks einfacherer Erklärung eine »1« ist, d. h.,

zeichneten Information, es wird ein Festmuster verwendet; selbstverständlich

F i g. 3 eine Anordnung der Rahmen im Signal, das am lassen sich in der Erfindung auch viele andere Ausgang einer Bündelungsschaltung bzw. eines Umord- redundante Codierungen anwenden,

ners nach F i g. 1 auftritt, Wenn ein Wort aus 13 Bits besteht und das

Fig.4 den Aufbau des Wortes, das einen Rahmen 55 Magnetband 7 Spuren aufweist, werden 6 Worter zum

bildet. Aufbau eines Rahmens entsprechend dem Rahmenver-

Fig.5 die Schaltung eines Fehlerprüfers und teilungsgesetz bevorzugt Somit bilden 78 Bits einen Fehlerkompensierers als Ausführungsbeispiel der Erfin- Rahmen. Die Bitdichte auf jeder Spur ist 200 Bits/mm,

dung und wenn die Abtastfre .juenz des Originalaufnahmesignals

F i g. 6 und 7 Signale zur Erläuterung der Arbeitswei- r,o 40 kHz beträgt, und die Bandgeschwindigkeit ist

se der erfindungsgemäßen Schaltung nach F i g. 5. 38 cm/s.

Fig. I zeigt das Blockschaltbild des Wiedergabeteils Fig.5 zeigt die vereinfachte Schaltung eines eines PCM-Speichergeräts mit der erfindungsgemäßen erfindungsgemäßen Ausführungsbeispiels des WiederAnordnung zur Verminderung von Informationsverlu- gabeteils eines PCM-Speichergeräts. Die Schaltung sten, einschließlich Rahmenverteilungs-Aufzcichnung. r.s umfaßt, wie bereits erwähnt, den Fehlerprüfer 3, den

Nach Fig. 1 ist entsprechend der Anzahl der Spuren Fehlerkompensierer 4 und einen D/A-Umsetzer

des Aufzeichnungsträger, z.B. eines Magnetbandes, (Fig. 1). Die Information in Fig.5 am Eingang 7

eine Gruppe von Magnetköpfen 1 vorhanden. Eine stammt aus der Wiedereabe- und Bündelunesschaltune

2 (Fig. 1). Weitere Bestandteile der Kig.5 sind: Bin Inverter 8 und ein UND-Gatter 9, Flipflops 10 und 12 mit je einem Setz- und einem Löscheingang sowie ein Monoflop tt. Ein Schieberegister 13 gestattet die Speicherung von 78 Bits, entsprechend der Anzahl der Bits in einem Rahmen. Ein Schieberegister 14 hat eine Speicherkapazität von 12 Bits. F i g. 5 enthält außerdem einen Subtrahierer 15, einen Vergleicher 16, einen Festmustergenerator 17, ein UND-Gatter 18, ein OPER-Gatter 19, einen Inverter 20 und ein UND-Gatter 21. Ein Schieberegister 22 hat eine Speicherkapazität von 13 Bits. Ein Paralleleingang-Parallelausgang-Schieberegister 23 kann den Inhalt vom Schieberegister 22 zwischenspeichern. Weitere Einheiten sind ein Monoflop 24, ein NICHT-Gatter 23 und ein UND-Gatter 26. Ein Taktgenerator 27 erzeugt in üblicher Weise Taktimpulse und speist diese in die genannten Schaltglieder ein. An den Taktgenerator 27 sind mehrere Speiäeieitungen zum Einspeisen von Takti~ipulsen in die zugehörigen Schaltglieder angeschlossen: Eine Ausgangsleitung 28 liefert Fehlerprüf-Taktimpulse; Eine Ausgangsleitung 29 überträgt Rahmensynchronisierimpulse; eine Ausgangsleitung 30 liefert Taktimpulse zum Erkennen eines Vergleichsergebnisses; und eine Ausgangsleitung 31 dient zum Übertragen von Taktimpulsen für die Setzeingänge des Registers 23.

F i g. 6 zeigt Signale zur Erläuterung der Arbeitsweise der Schaltungsanordnung nach Fig. 5, wobei Wortsynchronisierimpulse (a) und für Fehlerprüfungen verwendete Taktimpulse (b) auf der Ausgangsleitung 28 übertragen werden. Auf der Ausgangsleitung 29 treten die Rahmensynchronisierimpulse (c)auf. In den Eingang 7 werden die Prüfbits (d) der Digitalinformation eingespeist, wobei die Informationsbits zwischen diesen benachbarten Prüfbits angeordnet sind. Das Prüfbit im vorliegenden Beispiel ist ein Festmuster derart, daß das Prüfbit eine »0« annimmt, wenn ein Aufzeichnungsträger-Fehler oder eine andere Störung auftritt (ein derartiger Fall tritt in Fig. 6 zum strichliniert markierten Zeitpunkt auf). Die Informationsbits sind aus Gründen der besseren Übersichtlichkeit in F i g. 6 nicht dargestellt.

Nach Fig. 5 wird ein im Inverter 8 invertiertes Eingangssignal, das am Eingang 7 aufgenommen wird sowie der Fehlerprüf-Taktimpuls (b) auf der Ausgangsleitung 28 des Taktgenerators 27 in das UND-Gatter 9 eingespeist, das den Fehlerprüf-Taktimpuls (h) nur durchschaltet, wenn das Prüfbit »0« ist. Das Ausgangssignal des UND-Gatters 9 ist an den Löscheingang des Flipflops 10 angeschlossen, dessen Setzeingang über die Leitung 29, die die Rahmensynchronisierimpulse (c) überträgt, vom Taktgenerator 27 gespeist wird. Das Ausgangssignal des Flipflops 10 ist in Fig.6 mit (e) bezeichnet Das Monoflop 11 erzeugt einen Impuls (f) beim positiven Anstieg des Ausgangssignais des Flipflops 10.

Daraus ist ersichtlich, daß das Monoflop 11 den Impuls (f) immer dann erzeugt, wenn wenigstens ein Prüfbit in einem Rahmen »0« wird, da das Flipflop 10 durch den Rahmensynchronisierimpuls (c) für jeden Rahmen gesetzt wird. Die Impulsbreite des Impulses am Ausgang des Monoflops 11 ist etwas größer als jene des Rahmensynchronisierimpulses (c).

Das Flipflop 12 enthält an seinem Setzeingang das Ausgangssignal (f) des Monoflops 11, während an seinem Löscheingang der Rahmensynchronisierimpuls (c) auftritt Wegen des Ausgangsimpulses am Ausgang des Monoflops 11 erzeugt das Flipflop 12 ein Gattersignal nach F i g. 6 (g), dessen Impulsbreite einer Rahmen lang ist. Das Schieberegister 13 hat 78 Bi Speicherkapazität und wird zum Verzögern de. Informationssignals um einen Rahmen verwendet damit das Gattersignal (g) mit dem Informationssigna synchronisiert ist.

Wenn kein Fehler vorhanden ist, der durch Änderung des Prüfbits dargestellt wird, bleibt das Prüfbitsignal in »Aus«-Zustand, so daß das Ausgangssignal des Verglei chers 16 durch das UND-Gatter 18 gesperrt wird. Durcl Zusammenwirken des Inverters 20 und des UND-Gat ters 21, ähnlich wie im Falle des Inverters 8 und de UND-Gatters 9, ist das Prüfbit in der Zwischenzei erneut gültig. Wenn kein Fehler erfaßt wurde, tritt aucl kein Fehlerprüf-Taktimpuls am Ausgang des UN D-Gat ters 21 auf. Wenn also kein Fehler aufgetreten ist werden in beide Eingänge des ODER-Gatters 19 keim Impulse eingespeist, so daß das Monoflop 24 in

imu3ii-£.u3taiiu gttiaiitH trnu.

Die Digitalinformation am Ausgang des Schieberegi sters 13 wird ferner in das Schieberegister 2. eingespeist, wo eine Umsetzung der Übertragung de Informationssignals von der Serienform in die Parallel form erfolgt. Das Parallel-Ausgangssignal des Schiebe registers 22 wird in das Schieberegister 23 geladen unc gelangt von dort in den D/A-Umsetzer 5, wo di( eingespeiste Digitalinformation in die entsprechend' Analoginfc.-mation umgesetzt wird, die am Ausgang f zur Verfügung steht.

F i g. 7 zeigt Signale zur Erläuterung der Arbeitsweist der Schaltungsanordnung nach F i g. C, wenn wenigsten: ein Prüfbit in einem Rahmen enthalten ist. Wie in F i g. f zeigen die Signale (a) und (b)d\c Wortsynchronisierim pulse und die Fehlerprüf-Taktimpulse.

Wie bereits gesagt, wirken der Inverter 20 und da: UND-Gatter 21 zur Auswertung des Prüfbits zusam men, ob die Digitalinformation einen Fehler enthäl oder nicht. Wenn ein Fehler erfaßt ist, treten an Ausgang des UND-Gatters 21 die Fehlerprüf-Taktim pulse (h) auf. Die Digitalinformation des Schieberegi sters 13 wird in das Schieberegister 14 und danach it den Subtrahierer 15 eingespeist, wo der Unterschiec zwischen der fehlerbehafteten Information und de unmittelbar darauffolgenden Information berechne wird. Das Ergebnis der Subtraktion wird mit Hilfe de; Vergleichers 16 und des Festmustergenerators 17 mi einem Bezugspegel verglichen.

Die Taktimpulse zum Erfassen des Vergleichsergeb nisses werden mit dem 12. Bit der Informationsbit: synchronisiert, da der Vergleich oder die Entscheidung darüber, ob die Differenz größer als der Festwert .--j oder nicht, durchführbar ist, wenn die Digitalinforma tion eines Rahmens vollständig im Schieberegister 1' geladen ist. Wenn eine Differenz berechnet wird, di< den festen Pegel bzw. Festwert überschreitet erzeug der Vergleicher 16 am Ausgang die Impulse (j), di< wiederum in einen Eingang des UND-Gatters H eingespeist werden. Das UND-Gatter 18 mit dei Impulsen (j) an einem Eingang gestattet beim Anleger des Ausgangssignals (g) des Flipflops 12 an seiner anderen Eingang die Durchschaltung der Impulse (J₁ Mit anderen Worten: Das UND-Gatter 18 schalte durch, wenn wenigstens ein Prüfbit im Rahmen einer Fehler anzeigt Die entsprechenden Ausgangsimpulsf der UND-Gatter 18 und 20 sind über das ODER-Gattei 19 zusammengefaßt und gelangen somit in da: Monoflop 24. Der Ausgang (k) des Monoflops 24 wire zum Sperren des UND-Gatters 26 derart verwendet

daß die Taktimpulse zum Auslesen der Inhalte des Schieberegisters 22 nicht an das Schieberegister 23 gelangen. Diese Taktimpulse (1) befinden sich jeweils zwischen dem 13. Bit des Wortbits und dem ersten Bit des folgenden Wortes, d. h., sie entsprechen den Wortsynchronisierimpulsen. Somit werden Impulse (I)

Tai-dle

zum Setzen des Schieberegisters 23 während des Betriebs des Monoflops 24 derart unterbrochen, daß das vorhergehende Wortsignal ungeändert gehalten wird. Die bisherige Beschreibung läßt sich durch folgende Tabelle zusammenfassen.

Knlschcidungsverlahren	In einem Rahmen	In einem Ahtastwert	Durch Pcgclünderung	lintscheidungs-
	Durch PrüChit	Durch Prüfbit	Vergleicher 16	ergebnis für die Ablaslwcrtc
Ausgangsschiillglicder	I lipllop 12	UND-Gatter 21
Tür das linlscheidungs-
ergebnis
linlschcidungcn	Wenn ein Fehler im	Prüfbit des Abtast		Fehler
	Prüfbit eines Abtast	wertes zeigt	Wenn die Pegel-	Fehler
	wertes in einem	Fehler an	iinderung des Ver	Fehler
	Rühmen festgestellt	Prüfbit des Abtast-	gleichers 16 groß ist
	wird	wcrtes zeigt keinen	Wenn die Pegel
		Fehler an	änderung des Ver	kein Fehler
			gleichers 16 klein ist
			kein Fehler

(Die durchgestrichenen Felder bedeuten, daß die entsprechenden Ausgangsschaltglieder für das Entscheidungsergebnis irrelevant sind.)

L>ie Tabelle zeigt, daß jedesmal, wenn ein Bit in einem Rahmen einen Fehler anzeigt, die Information deren Pegeländerung einen vorbestimmten Pegel überschreitet, und ebenso die fehlerbehaftete Information im Rahmen nicht zum D/A-Umsetzer übertragen wird, so daß die vorhergehende Wortinformation gehalten wird.

Im übrigen ist es unerläßlich, daß die Frequenzcharakteristik der information im fehlerbehafteten Rahmen beschränkt ist, da diejenige Information, deren Pegeländerung einen vorbestimmten Wert übersteigt, selektiv von der Übertragung ausgenommen wird. Es sei jedoch darauf hingewiesen, daß die Wahrscheinlichkeit für das Auftreten des fehlerbehafteten Rahmens von der Signalfehlerrate und der Wahrscheinlichkeit für das Auftreten eines Aufzeichnungsträger-Fehlers abhängt und somit nicht zu groß ist.

Als nächstes sei die Wahrscheinlichkeit diskutiert, daß ein Aufzeichnungsträger-Fehler in einem Rahmen nicht erfaßt werden kann, weil das Prüfbit fälschlicherweise »1« ist obwohl ein Aufzeichnungsträger-Fehler vorhanden ist Es sei angenommen, daß ein Aufzeichnungsträger-Fehler bewirkt, daß das Prüfbit nicht mehr regelmäßig auftritt und daß der Aufzeichnungsträger-Fehler an einer beliebigen Bitposition im Rahmen erfolgt Bei sechs Wörtern in einem Rahmen ist die Wahrscheinlichkeit gegeben durch

die Wahrscheinlichkeit ist also sehr klein. In dieser Rechnung sind weitere Annahmen gemacht, daß die Anordnung der Informationsbits absolut zufällig ist und daß das Vorhandensein des Aufzeichnungsträger-Fehlers durch kein anderes Verfahren erfaßt wird. Im übrigen gestattet die Erweiterung des Prüfbits von nunmehr einem Bit auf zwei Bits natürlich eine weitere Verringerung der genannten Wahrscheinlichkeit.

Das beschriebene Ausführungsbeispiel betrifft eine Anordnung zur Unterdrückung der Wortinformation aus dem fehlerbehafteten Rahmen, wenn diese eine.i vorbestimmten Pegel übersteigt. Die Erfindung umfaßt z. B. auch eine Anordnung, die die vorhergehende Wortinformation während der gesamten Rahmenlänge hält solange ein fehlerbehafteter Rahmen erkannt ist.

Aus der Beschreibung geht hervor, daß die Erfindung viele Vorteile in sich vereinigt: Durch Verwendung der Rah men verteilungs-Auf zeichnung fallen nur wenige Abtastwerte aus, wenn ein Aufzeichnungsträger-Fehler auftritt Da der Aufzeichnungsträger-Fehler bei jedem Rahmen erfaßt wird, wird der Erfassungsgrad des Aufzeichnungsträger-Fehlers verbessert Darüber hinaus wird durch Beschränkung des Frequenzbandes der Informationssignale im Rahmen mit dem Aufzeichnungsträger-Fehler vorzugsweise erreicht, daß die zu den Aufzeichnungsträger-Fehlern gehörenden Klickoder Impulsgeräusche unterdrückt werden. Selbst wenn also die Signalfehlerrate in einer Übertragungsanordnung ansteigt nimmt auch die Anzahl der Rahmen zu, deren Frequenzband begrenzt ist so daß die Auswirkungen in der Praxis vernachlässigbar sind.

Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche;

1. Anordnung zur Verminderung von Informationsverlusten bei Aufzeichnung bzw. Wiedergabe von Analogsignalen auf einem mehrspurigen PCM-Speichergerät mit bewegtem Aufzeichnungsträger infolge Fehlern in der Speicherfläche, dadurch gekennzeichnet, daß

a) Ober einen Rahmen-Verteiler die jeweils eine Folge von PCM-codierten Abtastwerten (F ig, 4) aufweisenden, einzelnen Rahmen (1001 — 1007; Fig.2) in getrennten Spuren (1—7), F i g. 2) aufgezeichnet werden;

b) die bei der Wiedergabe von den parallelen Magnetköpfen (1) gelesenen Rahmen (1001 — 1007) durch einen Umsetzer (2) in eine Seriendarstellung (F i g. 3) gebracht werden, die einem Fehlerprüfer (3), der einen Rahmen mit wenigEi^ns einem fehlerbehafteten Abtastwert in derSeriendarstellung erfaßt, und gleichzeitig einem Fehlerkompensierer (4), der durch den Fehlerprüfer (3) gesteuert die Seriendarstellung kompensiert, zugeführt wird (F i g. 1).

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Fehlerkompensierer (4) einen Rahmen mit wenigstens einem durch ein Prüfbit als fehlerhaft ausgewiesenen Abtastwert durch einen vorhergehenden Rahmen ersetzt.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Fehlerkompensierer (4) einerseits einen Abtastwert mit einem einen Fehler ausweisenden Prüfbit in einem Rahmen durch einen vorhergehenden fehlerfreien Abt^stwert des gleichen Rahmens und andererseits einen At astwert mit einem eine Korrektur ausweisenden Prüfbit in einem Rahmen, der auch einen Abtastwert mit einem einen Fehler ausweisenden Prüfbit aufweist, durch einen vorhergehenden Abtastwert ersetzt, wenn der Unterschied zwischen dem fehlerfreien und dem fehlerbehafteten Abtastwert eine vorbestimmte Größe überschreitet.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Fehlerkompensierer (4) aufweist:

ein Flipflop (12) zum Erzeugen eines Ausgangssignals während eines auf einen fehlerbehafteten Rahmen folgenden Rahmens;
ein Verzögerungsglied (13) zum Verzögern des Ausgangssignals des Umsetzers (2) um einen Rahmen;

ein erstes und ein zweites Register (14,22) zum Speichern des Ausgangssignals des Verzögerungsgliedes (13);

ein drittes Register (23) zum Umsetzen des seriellen Ausgangssignals des zweiten Registers (22) in eine Parallelform;
einen Subtrahierer (15) zur Differenzbildung zwischen den im ersten und zweiten Register (14,22) gespeicherten Signalen;
einen Vergleicher (16) zum Erfassen, ob das Ausgängssignal des Subtrahierens (15) eine vorbestimmte Größe überschreitet;
ein UND-Gatter (18) zum Verknüpfen des Ausgangssignals des Flipflops (12) mit dem Ausgangssignaides Vergleichers(16);
eine Fehlerprüfeinheit (20) zum Erfassen einer Fehleranzeige des Fehlerprüfbits im Ausgangssignal des Verzögerungsgliedes (13); ein OPER-Gatter (19) zum Verknüpfen des Ausgangssignals des UNP-Gatters (18) mit dem Ausgangssignal der Fehlerprüfeinheit (20), und eine Steuerschaltung (26) zum Ansteuern des dritten Registers (23) mit Hilfe des Ausgangssignals des ODER-Gatters (19) (F ί g, 5),