DE2452694A1

DE2452694A1 - CIRCUIT ARRANGEMENT FOR ADDRESSING A FONT LINE MEMORY

Info

Publication number: DE2452694A1
Application number: DE19742452694
Authority: DE
Inventors: George Carl Zobel
Original assignee: Teletype Corp
Current assignee: AT&T Teletype Corp
Priority date: 1973-11-09
Filing date: 1974-11-06
Publication date: 1975-05-28
Also published as: GB1491691A; DE2452694C2; IT1030772B; US3903510A; JPS5084141A; CA1015863A; JPS5544955B2

Description

München, den T.370 - Dr.Hk/rieMunich, T.370 - Dr.Hk/rie

Teletype Corporation
Skokie, Illinois/V.St.A.Teletype Corporation
Skokie, Illinois / V.St.A.

Schaltungsanordnung zum Adressieren eines SchriftzeilenspeichersCircuit arrangement for addressing a Line memory

Die Erfindung betrifft eine·Schaltungsanordnung zum Adressieren eines Schriftzeilenspeichers, der mit einem Datenendgerät zur selektiven Ausgabe einer Untermenge der gespeicherten Schriftzeilen in Verbindung steht.The invention relates to a circuit arrangement for addressing a font line memory, which is connected to a data terminal for the selective output of a subset of the stored Lines of text is connected.

Es sind verschiedene Datensichtgeräte bekannt, die einen Speicher für die zeilenweise darzustellenden Schriftzeichen enthalten. Im allgemeinen ist der Speicherinhalt größer als die Anzahl der Zeilen, die auf dem Bildschirm (normalerweise dem Schirm einer Kathodenstrahlröhre) des Datensichtgerätes Platz haben. Um eine bestimmte Adresse im Speicher ■ anzusteuern und die aus diesem abzulesenden Zeichen auszuwählen, werden Zähler verwendet. Die Zähler liefern die Adresse einer bestimmten Schriftzeile in dem Sp.eicher und der einzelnen Schriftzeichen innerhalb -dieser Zeile. DieVarious data display devices are known which have a memory for the characters to be displayed line by line contain. In general, the memory content is larger than the number of lines displayed on the screen (usually the screen of a cathode ray tube) of the data display device. To get a specific address in memory ■ to control and select the characters to be read from this, counters are used. The counters deliver the Address of a specific font line in the memory and the individual characters within this line. the

509822/0866509822/0866

kodierte Information wird aus dem Speicher abgelesen, dekodiert und zur Hellsteuerung des Kathodenstrahls verwendet, während dieser den Bildschirm abtastet, so daß das gewünschte Schriftzeichen auf dem Bildschirm erscheint. Da der Speicherinhalt im allgemeinen größer als die zwangsläufig begrenzte Darstellungskapazität des Bildschirmes ist, müssen Vorkehrungen getroffen werden, um den jeweils darzustellenden Ausschnitt des Speicherinhalts auszuwählen.Coded information is read from the memory, decoded and used to control the brightness of the cathode ray, while this scans the screen so that the desired character appears on the screen. Since the memory contents is generally greater than the inevitably limited display capacity of the screen, precautions must be taken be taken to select the particular section of the memory content to be displayed.

Die Bildschirmfläche kann als Fenster angesehen werden, durch das der im Speicher stehende Text betrachtet wird, als ob er sich auf einem aufgerollten Papierstreifen oder Band befinde . Um die an die letzte noch durch das Fenster erkennbare Zeile anschließende Zeile sichtbar zu machen, wird der Streifen nach oben verschoben; umgekehrt wird zur Sichtbarmachung der Zeile unmittelbar oberhalb der ersten noch erkennbaren Zeile der Streifen nach unten verschoben. Besonders lästig wird es häufig empfunden, daß die erste und die letzte Zeile des gespeicherten Textes nicht gleichzeitig oder unmittelbar nacheinander sichtbar sind, sondern daß zu diesem Zweck erst der ganze Streifen durchgeschoben werden muß. Dies kann vermieden werden, wenn der Streifen sozusagen zu einem geschlossenen Ring zusammengeklebt wird, so daß im Anschluß an die letzte Zeile des Textes wieder die erste Zeile erscheint.The screen area can be viewed as a window through which the text in memory is viewed as if it is on a rolled-up strip of paper or tape. To the last one still recognizable through the window To make the following line visible, the strip is moved upwards; the other way round becomes visualization of the line immediately above the first still recognizable line of the stripes shifted downwards. Particularly It is often found annoying that the first and the last line of the stored text are not simultaneously or immediately are visible one after the other, but that for this purpose the whole strip must first be pushed through. this can be avoided if the strip is glued together to form a closed ring, so to speak, so that afterwards the first line reappears at the last line of the text.

509822/0866509822/0866

Um die Darstellung zu erleichtern, kann der Speicherinhalt bereits in Seiten oder Abschnitte unterteilt sein, von denen jeder eine ausreichende Zahl von Textzeilen enthält, um den Bildschirm auszufüllen. Der Benutzer kann je nach Wunsch bestimmte Abschnitte d.es Speicherinhalts zurückrufen, wie ,man bestimmte Seiten eines Buches nachschlägt, ohne daß der ganze Speicher Zeile für Zeile durchgegangen werden muß, um den gewünschten Speicherabschnitt'aufzusuchen.In order to make the display easier, the memory contents already divided into pages or sections, each containing a sufficient number of lines of text to display the Fill in the screen. The user can call back certain sections of the memory contents as desired, such as , you look up certain pages of a book without the entire memory has to be traversed line by line to search for the desired memory section.

TJm ein bestimmtes Schriftzeichen an einer bestimmten Stelle hervorzuheben oder die Stelle .des nächsten einzugebenden Schriftzeichens anzuzeigen, ist im allgemeinen ein sogenannter Läufer bei solchen Geräten vorhanden. Der Benutzer kann mit Hilfe von Tasten die Zeile des Läufers wählen, indem er jenachdem eine Taste zum Hochschieben oder zum Herunterschieben des Läufers betätigt. Durch Druck auf die entsprechende Taste verschiebt sich der Ort des Läufers hinsichtlich des Speicherinhalts, jedoch bleibt der dargestellte Ausschnitt des Speichers unverändert. Der Benutzer muß hierbei aufpassen, daß der Läufer nicht ganz aus dem Bild verschwindet, da leicht eine Verwirrung entsteht, wenn der Läufer nach oben oder unten aus dem Bild auswandert. Der Benutzer könnte dann annehmen, daß die Laufersteuerung nicht funktioniert hat, oder er wird zu einem Irrtum angeregt.TJm a certain character at a certain point or the position of the next character to be entered indicate, there is generally a so-called runner in such devices. The user can use Use the buttons to select the runner's row by pressing a button to move the runner up or down, depending on the case actuated. Moves by pressing the corresponding key The location of the runner changes with regard to the memory content, but the displayed section of the memory remains unchanged. The user must be careful here that the runner does not completely disappear from the picture, since it is easy to get confused occurs when the runner moves up or down from the picture. The user could then assume that the walker controls did not work, or it is going to suggested an error.

509822/0866509822/0866

Der im Kennzeichen des Anspruchs 1 angegebenen Erfindung liegt die Aufgabe zugrunde, ein solches A_uswandern des Läufers aus dem Sichtfeld des Datenendgerätes zu verhindern.The invention specified in the characterizing part of claim 1 is based on the _{object of} preventing such a change of the runner from the field of view of the data terminal.

Zu diesem Zweck sind erfindungsgemäß ein erster Adressenzähler zum Bereitstellen der ersten Zeile der gewählten Untermenge des Speicherinhalts, ein zweiter, vom ersten abhängiger Adressenzähler und Fortschaltmittel für den zweiten Adressenzähler vorgesehen, um die Zeilen der betreffenden Untermenge nacheinander anzusteuern.For this purpose, according to the invention, there is a first address counter for providing the first line of the selected subset of the memory content, a second, dependent on the first address counter and incremental means for the second address counter provided in order to control the lines of the relevant subset one after the other.

Die vom ersten Adressenzähler bereit—gestellte Adresse kann nun mittels eines Steuersignals gewählt werden, das seinerseits von der Zeilenadresse eines Läufers abhängig ist. Vorzugsweise wird die gewählte Läuferadresse mit der Adresse der ersten bzw. letzten Zeile der auf dem Bildschirm dargestellten Zeilenuntermenge verglichen und wenn die Läuferadresse nicht mehr in diese Untermenge fällt, erhält der erste Adreasenzähler ein entsprechendes Steuersignal, das den auf dem Bildschirm dargestellten Abschnitt des Speicherinhalts entsprechend verschiebt. Der dargestellte Textabschnitt läuft also dem Läufer sozusagen immer nach, d.h. der Läufer bleibt stets im Blickfeld des Benutzers.The address provided by the first address counter can now be selected by means of a control signal, which in turn depends on the line address of a runner. The selected runner address is preferably matched with the address the first or last line of the line shown on the screen Line subset compared and if the runner address no longer falls into this subset, the first address counter a corresponding control signal that moves the portion of the memory content shown on the screen accordingly. The section of text shown So it always follows the runner, so to speak, i.e. the runner always remains in the user's field of vision.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung beschrieben. Hierin sind:An embodiment of the invention is described below with reference to the drawing. Here are:

509822/0866509822/0866

Fig. 1.mit den Teilfiguren Fig.IA und 1B ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung, undFig. 1 with the sub-figures Fig.IA and 1B is a block diagram the circuit arrangement according to the invention, and

Fign. 2 "bis 7 logische Flußdiagramme zur Erläuterung der Arbeitsweise der Schaltungsanordnung nach Fig. 1.Figs. 2 "to 7 logic flow diagrams to explain the Operation of the circuit arrangement according to FIG. 1.

In Fig. 1B ist ein Speicher 1o angedeutet, der den kodierten Text enthält. Zum Ablesen des Speichers werden die Adresse einer bestimmten Schriftzeile und eines ausgewählten Sc.hriftzeichens innerhalb der Zeile aufgerufen. Die Adressiervorrichtung für ein Zeichen innerhalb einer Schriftzeile und für Verschiebung des Läuferzeichens längs einer solchen Zeile ist nicht dargestellt. Der Ausgang des Speichers dient zur Steuerung eines Bildschirmgerätes 12 bekannter Art.In Fig. 1B, a memory 1o is indicated, the coded Contains text. The address a specific font line and a selected script character called within the line. The addressing device for a character within a font line and for shifting the cursor along such a line is not shown. The output of the memory is used to control a display device 12 of known type.

Die Kapazität des Speichers 1o übertrifft diejenige des Sichtfeldes des Bildschirmgerätes 12. Beispielsweise sei angenommen, daß der Speicher 1o 27 Textzeilen aufnehmen kann, während das Bildschirmgerät 12 höchstens Zk Zeilen, also ein Drittel des Speicherinhaltes darstellen kann. Der Speicher 1o kann also in drei Abschnitte aufgeteilt sein,-die je 21+ Textzeilen enthalten. Der erste Abschnitt beginnt mit der Zeile 1, der zweite mit der Zeile 25 und der letzte mit der Zeile i+9. .The capacity of the memory 1o exceeds that of the field of view of the display device 12. For example, it is assumed that the memory 1o can hold 27 lines of text, while the display device 12 can display a maximum of Zk lines, that is, a third of the memory content. The memory 1o can thus be divided into three sections, each containing 21+ lines of text. The first section begins with line 1, the second with line 25 and the last with line i + 9. .

5.09822/08665.09822 / 0866

Die Schaltungsanordnung enthält einen Steuerkreis W+ (Fig. 1A), der auf vom Benutzer aisgelöste und über ein Kabel 16 ankommende Befehle reagiert. Diese Befehlssignale dienen zum Aufruf eines Fest Speichers" 18, der Inäruktions- und Prüf signale für die Steuerung des Gerätes liefert. Die Auswahl der entsprechenden Instruktions- und Prüfsignale und die Reihenfolge ihres Abrufs aus dem Festspeicher 18 werden durch einen Befehlszeitgeber 2o bestimmt. Der Zeitgeber spricht auf den Zustand einer Speicherzeilen-Adressenschaltung 22 (Fig. 1B) an und steuert demgemäß die Abruffolge des Festspeichers 18, wie weiter unten erläutert-wird. Die Adressenschaltung'22 dient zur Wahl der Zeilenadresse des Speichers 1o und enthält einen Darstellungsadressenzähler ZL·,, der unter Steuerung von Instruktionssignalen des Befehlsgebers die Adresse der ersten Zeile des dargestellten Textabschnitts angibt. Der mehrgliedrige Ausgang des Darstelladressenzählers 2k wird über ein Kabel 28 in einen Speicheradressen-Zeilenzähler 26 eingegeben. Der Zeilenzähler 26 beaufschlagt den Speicher 1o und wird nach dem Ablesen jeder Schriftzeile um eine Zeile weitergeschaltet, bis sämtliche 21+ Zeilen des betreffenden Speicherabschnitts dargestellt sind. Nach der Ausgabe eines vollständigen, aus 21+ Speicherzeilen bestehenden Bildrasters wird der Zeilenzähler 26 erneut mit dem Ausgang des DarstelladressenzählersThe circuit arrangement contains a control circuit W + (FIG. 1A) which reacts to commands released by the user and arriving via a cable 16. These command signals are used to call up a permanent memory "18, which supplies instruction and test signals for controlling the device. The selection of the corresponding instruction and test signals and the sequence in which they are called up from the permanent memory 18 are determined by a command timer 2o. The timer responsive to the state of a memory line address circuit 22 (Fig. 1B), and accordingly controls the retrieval result of the ROM 18, illustrated-as will be shown below. the Adressenschaltung'22 used to select the row address of the memory 1o and includes a display address counter ZL ·, , which, under the control of instruction signals from the command generator, specifies the address of the first line of the displayed text section. The multi-element output of the display address counter 2k is input via a cable 28 into a memory address line counter 26. The line counter 26 acts on the memory 1o and after reading each Advance the text line by one line switches until all 21+ lines of the relevant memory section are displayed. After a complete image grid consisting of 21+ memory lines has been output, the line counter 26 is again connected to the output of the display address counter

509322/0866509322/0866

24 gefüllt und abermals um 24 aufeinanderfolgende Zeilen fortgeschaltet;. - .24 filled and again by 24 consecutive lines advanced ;. -.

Die Adresse der letzten Zeile der Bildschirmdarstellung 12 wird durch einen Endadressengenerator 3o bestimmt. Die Endadre.sse wird einer Läuferzeilen-Adressenschaltung.32 zugeführt. Die Adresse der ersten oder der letzten Zeile des dargestellten Textabschnitts wird mit der Adresse eines Läuferadressen-Zeilenzählers 34 in einem Komparator 36 verglichen. Wenn Koinzidenz eintritt, wird der Darstelladressenzähler 24 je nach den-Erfordernissen vor- oder zurückgeschaltet, um die Läuferzeilenadresse innerhalb der dargestellten Speicherzeilen zu halten und so zu verhindern, daß der Läufer aus dem Gesichtsfeld des Benutzers auswandert. Der Steuerkreis 14 prüft in Beantwortung eines ankommenden Befehlssignals 16 den Zustand des Darstelladressenzählers und des Läuferadressenzeilenzählers 34 und steuert entsprechend dem Ergebnis dieser Prüfung die Schaltungsanordnung so, daß die gewünschten Instruktionen ausgeführt werden. Im Falle eines Instruktionsbefehls wird der Darstelladressenzähler 24 weitergeschaltet, zurückgeschaltet oder auf die Adresse der ersten Speicherzeile voreingestellt. Ebenso wird die Adresse des Zählers 34 so abgeändert, daß die Adresse der gewählten Läuferzeile erscheint; ist die gewählte Airesse so ungünstig gelegen, daß der Läufer aus dem Gesichtsfeld des Betrachters auszuwandern sucht, so wird der Speicher-The address of the last line of the screen display 12 is determined by an end address generator 3o. The end address is fed to a rotor line address circuit 32. The address of the first or the last line of the displayed text section is matched with the address of a Runner address line counter 34 in a comparator 36 compared. When coincidence occurs, the display address counter is 24 is switched forwards or backwards, depending on the requirements, to the cursor line address within the shown To keep memory lines and so to prevent the runner from wandering out of the field of view of the user. In response to an incoming command signal 16, the control circuit 14 checks the status of the display address counter and the rotor address line counter 34 and controls the circuit arrangement in accordance with the result of this test so that the desired instructions are carried out. in the In the case of an instruction command, the display address counter 24 is incremented, switched back or to the Preset address of the first memory line. Likewise, the address of the counter 34 is changed so that the address the selected runner line appears; the chosen Airesse is so unfavorably situated that the runner is out of sight of the viewer seeks to emigrate, the memory

5 09 82 2/08665 09 82 2/0866

-ψ --S- -ψ - -S-

adressen-Zeilenzähler 26 entsprechend weiter- oder zurückgeschaltet, um den Läufer auf dem Bildschirm zu halten.address line counter 26 switched on or down accordingly, to keep the runner on the screen.

Die verschiedenen Instruktions- und Prüfsignale werden vom Festspeicher 18 geliefert. Zum Aufruf desselben dient ein Adressenzähler 38, dessen Ausgänge über parallele Leitungen 39 πιϊΛ den Adresseneingängen des Festspeichers verbunden sind. Der Adressenzähler 38 wird mit dem Ausgang eines zweiwerkigen Multiplexers 4o beaufschlagt und weitergeschaltet, wie es Taktsignale vom Zeitgeber 2o über den Takt eingang 1+2 und den Steuereingang ZfZ₊ vorschreiben. Zur Verbindung des Multiplexers i+o mit dem Adressenzähler 38 dienen die Leitungen 1+6. Der Multiplexer ZfO wird seinerseits von einem Empfangsbefehl gesteuert, der einem Steuereingang Zf8 von einem Instruktionsdekoder 5o zugeführt wird. Der Multiplexer Zfo hat zwei mehrstellige Eingänge. Der erste Eingang entspricht dem Kabel 16 und wird entweder vom Benutzer durch Betätigung einer entsprechenden Taste oder von'einem ankommenden Modem beaufschlagt. Der andere Eingang kommt über ein Kabel 52 von den Ausgängen des Festspeichers 18. Der Festspeicher 18 besitzt zwei vierstellige Ausgänge 54 und 56, die beide mit dem Eingang des Multiplexers ZfO verbunden sind. Somit wird entsprechend einem Empfangsbefehl am Eingang Zf8 der Ausgang des Multiplexers abwechselnd zwischen den über das Kabel 16 ankommenden Befehlen und dem Ausgang des Speichers 18 über das Kabel 52 hin- und herge-The various instruction and test signals are supplied by the read-only memory 18. To call the same, an address counter 38 is used, the outputs of which are connected to the address inputs of the read-only memory via parallel lines 39 πιϊΛ. The address counter 38 is acted upon by the output of a two-unit multiplexer 4o and switched on, as prescribed by clock signals from the timer 2o via the clock input 1 + 2 and the control input ZfZ ₊ . Lines 1 + 6 are used to connect the multiplexer i + o to the address counter 38. The multiplexer ZfO is in turn controlled by a receive command which is fed to a control input Zf8 from an instruction decoder 5o. The multiplexer Zfo has two multi-digit inputs. The first input corresponds to the cable 16 and is acted upon either by the user by pressing a corresponding key or by an incoming modem. The other input comes via a cable 52 from the outputs of the read-only memory 18. The read-only memory 18 has two four-digit outputs 54 and 56, both of which are connected to the input of the multiplexer ZfO. Thus, in accordance with a receive command at input Zf8, the output of the multiplexer is alternately back and forth between the commands arriving via cable 16 and the output of memory 18 via cable 52.

509822/0866509822/0866

schaltet, um den Adressenzähler 38 mit einer ausgewählten Adresse zu beaufschlagen. Die vom Festspeicher bei 54 aufgegebenen Befehle werden den Eingängen 58 des Instruktionsdekoders 5° zugeführt. Die Öffnungsausgänge 56 sind mit den Öffnungseingängen 59 des Instruktionsdekoders 5o verbunden. Nachdem dieser eine Befehlsgruppe verarbeitet hat, wird ein neues Befehlssignal für Empfang erzeugt und dem Eingang 54 des Multiplexers 4° zugeführt, wodurch dieser zum Kabel 16 umgeschaltet wird, um den nächsten Instruktionsbefehl zu empfangen. switches to the address counter 38 with a selected To charge address. Those abandoned from permanent storage at 54 Commands are fed to the inputs 58 of the instruction decoder 5 °. The opening outputs 56 are with the Opening inputs 59 of the instruction decoder 5o connected. After this has processed a group of commands, a new command signal for reception is generated and sent to input 54 of the multiplexer 4 °, whereby this is switched to the cable 16 to receive the next instruction command.

Ferner sind die Ausgänge 54 und 56 des Festspeichers mit den Eingängen 62 und 64 eines'Prüfdekoders 60 verbunden. Dieser wird von den entsprechenden Öffnungsausgängen des Festspeichers 18 selektiv geöffnet. Nach dem Auftreten eines Öffnungssignals wird die Befehlsinformation am Ausgang 54 des Festspeichers dekodiert. Ferner besitzt der Prüfdekoder 60 vier zusätzliche Eingänge 66, 68, 7o und 72, von denen drei, welche die Bezeichnungen TS-1, TS-25 und TS-49 tragen, vom Darstelladressenzähler 24 herkommen. Der letzte Eingang YZ trägt die Bezeichnung ''Koinz"und kommt vom Ausgang des. Komparators 36. Die an den vier Eingängen 66 bis 72 ankommenden Signale werden je nach den Befehlssignalen wahlweise zwei Ausgängen 74 und 76· zugeführt, welche die Bezeichnungen Nein und Ja tragen und zur Steuerung des Zeitgebers 2o dienen. Dieser gibt dementsprechend, wie erwähnt, Steuersignale für den Adressenzähler 38 des Festspeiehers ab.Furthermore, the outputs 54 and 56 of the read-only memory are connected to the inputs 62 and 64 of a test decoder 60. This is selectively opened by the corresponding opening outputs of the read-only memory 18. After the occurrence of an opening signal, the command information is decoded at the output 54 of the read-only memory. The test decoder 60 also has four additional inputs 66, 68, 70 and 72, three of which, which have the designations TS-1, TS-25 and TS-49, come from the display address counter 24. The last input YZ has the designation "Koinz" and comes from the output of the comparator 36. The signals arriving at the four inputs 66 to 72 are optionally fed to two outputs 74 and 76, depending on the command signals, which have the designations No and Yes and serve to control the timer 2o, which, as mentioned, accordingly emits control signals for the address counter 38 of the read-only memory.

509822/0866509822/0866

- φ »ft» - φ »ft»

Der Befehlszeitgeber 2o enthält einen Taktgeber 78 und einen Frequenzteiler 80 modulo· 1o. Der. Ausgang des Frequenzteilers 80 ist mit dem Kippeingang eines Sprung-Flipflops 82 vom T-Typ verbunden. Zum Setzen desselben ist sein Direkt-eingang mit dem Ausgang 76 des Prüfdekoders 60 verbunden. Beim Auftreten des Signals Ja wird das Flipflop 78 gesetzt und kippt zurück, wenn der nächste Ausgangsimpuls des Frequenzteilers 80 negativ wird. Der Ausgang dieses Flipflops ist mit einem Eingang eines UND-Gliedes 8^· verbunden, dessen Ausgang zum Ladeeingang 2fif des Adressenzählers 38 führt. Wenn der Zähler 38 ein Lade- und ein Taktsignal erhält, übernimmt er die im Multiplexer ifo stehende Adresse, während ein Tat signal allein das Fortschreiten des Zählers 38 bewirkt. Zum Öffnen des UND-Gliedes 8^f ist dessen anderer Eingang über eine Leitung 86 mit einem Ausgang des Frequenzteilers 80 verbunden, der jeweils dem neunten'Taktimpuls entspricht. Wenn also der Frequenzteiler 80 neun von zehn Impulsen gezählt hat, öffnet sich das UND-Glied 8if und der Zähler 38 erhält ein Ladesignal, falls das Flipflop 82 gekippt hat. Dieser Neunerimpuls wird auch über ein ODER-Glied 88 auf den Takteingang des Zählers gegeben und das gleichzeitige Auftreten des Taktsignale und des Ladesignals bewirkt wie gesagt die Eingabe der Ausgangsadresse des Multiplexers 4° i^{n den} Zähler 38.The command timer 2o includes a clock 78 and a frequency divider 80 modulo · 1o. Of the. The output of the frequency divider 80 is connected to the toggle input of a T-type jump flip-flop 82. To set it, its direct input is connected to the output 76 of the test decoder 60. When the signal Yes occurs, the flip-flop 78 is set and flips back when the next output pulse of the frequency divider 80 becomes negative. The output of this flip-flop is connected to an input of an AND element 8 ^ ·, the output of which leads to the load input 2fif of the address counter 38. When the counter 38 receives a load and a clock signal, it takes over the address in the multiplexer ifo, while an action signal alone causes the counter 38 to advance. To open the AND element 8 ^ f, its other input is connected via a line 86 to an output of the frequency divider 80, which corresponds to the ninth clock pulse. So when the frequency divider 80 has counted nine out of ten pulses, the AND gate 8if opens and the counter 38 receives a load signal if the flip-flop 82 has flipped. This nine-pulse is also applied to the clock input of the counter via an OR element 88, and the simultaneous occurrence of the clock signal and the load signal causes the input of the output address of the multiplexer 4 ° in ^the counter 38, as said.

Der Ausgang 7k des Prüfdekoders 60 (Nein) ist mit dem Setzeingang eines Uberspringflipflops 9o vom RS-Typ verbunden.The output 7k of the test decoder 60 (no) is connected to the set input of a skip flip-flop 9o of the RS type.

509 822/0 886509 822/0 886

Der Rückstelleingang desselben ist über die Leitung 92 mit dem Ausgang für die Zahl Null des Frequenzteilers 80 verbunden. Der Ausgang des Flipflops 9o ist an einen Eingang eines UND-Gliedes 9A- gelegt, dessen anderer Eingang über die Leitung 96 mit der Zahl sieben vom Frequenzteiler 80 beaufschlagt wird. Der Ausgang des UND-Gliedes 94 führt zu einem Eingang des ODER-Gliedes 88, dessen anderer Eingang, wie erwähnt, vom der Zahl neun entsprechenden Impuls des Frequenzteilers beaufschlagt wird. Wenn also der Prüfdekoder 60 das Signal Nein abgibt, wird der Zähler 38 für jeden Zyklus des Frequenzteilers 80 zweimal weitergeschaltet. Unter Normalbedingungen wird dagegen der Zähler durch den Impuls Nummer 9 vom Frequenzteiler nur einmal für jeden Frequenzteilerzyklus weitergeschaltet. Beispielsweise sei anpnommen, daß der Prüfdekoder 60 kein Öffnungssignal empfangen* hat und demgemäß keiner der beiden Ausgänge Ja und Nein ein Signal führt. In diesem Falle wird der Ausgang Nr. 9 des Frequenzteilers 80 über die Leitung 86 und das ODER-Glied 88 zum Adressenzähler 38 geführt, wodurch dieser .um einen Schritt vorrückt. Tritt dagegen ein Signal Nein am entsprechenden Ausgang des Prüfdekoders 60 auf, so wird dadurch das Überspringflipflop 9o gesetzt; es bleibt gesetzt,, bis es durch den Ausgangsimpuls Nr. 0 des Frequenzteilers über die Leitung 92 zurückgestellt wird. In diesem Zustand des Flipflops 9o werden zwei Taktimpulse auf den Eingang 1+2. des Zählers 38 gegeben, so daß dieser in einem Zyklus des Frequenzteilers 80 zweimal vorrückt.The reset input of the same is connected via the line 92 to the output for the number zero of the frequency divider 80. The output of the flip-flop 9o is applied to an input of an AND element 9A, the other input of which is acted upon by the frequency divider 80 via the line 96 with the number seven. The output of the AND element 94 leads to an input of the OR element 88, the other input of which, as mentioned, is acted upon by the pulse of the frequency divider corresponding to the number nine. If the test decoder 60 emits the signal No, the counter 38 is incremented twice for each cycle of the frequency divider 80. Under normal conditions, on the other hand, the counter is only incremented once for each frequency divider cycle by pulse number 9 from the frequency divider. For example, it is assumed that the test decoder 60 has not received an opening signal * and accordingly neither of the two outputs Yes and No carries a signal. In this case, the output no. 9 of the frequency divider 80 is fed via the line 86 and the OR gate 88 to the address counter 38, whereby it advances by one step. If, on the other hand, a No signal occurs at the corresponding output of the test decoder 60, the skip flip-flop 9o is set; it remains set until it is reset by the output pulse no. 0 of the frequency divider via line 92. In this state of the flip-flop 9o, two clock pulses are applied to the input 1 + 2. of the counter 38 so that it advances twice in one cycle of the frequency divider 80.

509822/0866509822/0866

- te -ft. - te -ft.

Tritt ein Signal Ja am Ausgang 76 auf, so wird das Sprungflipflop 82 gesetzt und bleibt gesetzt, bis es am Schluß eines Zyklus des Frequenzteilers 80 durch einen negativen Impuls zuruckgekippt wird. Das Ausgangssignal des Fliflops 82 öffnet den Eingang des UND-Gliedes 84, so daß der Impuls Nr. 9, vom Frequenzteiler 80 über die Leitung 86 zum Eingang /jif des Adressenzählers gelangen kann und diesen veranlaßt, den Ausgangswert des Festspeichers über den Multiplexer ifO zu übernehmen. Die Befehlsfolge des Festspeichers im einzelnen wird weiter unten behandelt.If a signal Yes occurs at output 76, the jump flip-flop becomes 82 is set and remains set until it is negative at the end of a cycle of frequency divider 80 Impulse is tilted back. The output signal of the flip-flop 82 opens the input of the AND gate 84, so that the pulse No. 9, from the frequency divider 80 via line 86 to the input / jif of the address counter and causes it to the output value of the permanent memory via the multiplexer ifO to take over. The instruction sequence of the read-only memory is dealt with in detail below.

Wie erwähnt, ist angenommen, daß der Speicher 1o 27 Textzeilen aufnehmen kann, während das Bildschirmgerät 12 nur Zi\ Zeilen gleichzeitig darstellen kann. Zur Angabe der Jeweiligen Schriftzeile, die aus dem Speicher Io ausgegeben werden soll, dient der Speicheradresse-Zeilenzähler 26, dessen mehrstelliger Ausgang über ein Kabel 98 auf den Zeilenadresseneingang des Speichers 1o gegeben wird. Der Zeilenzähler 26 wird nach dem Schreiben jeder Schriftzeile über eine Leitung I00 vom Sichtgerät 12 durch das Horizontal-Rücklaufsignal weitergeschaltet. Dieses Rücklaufsignal dient als Quittungssignal für die Schriftzeile und wird auf den Takteingang des Adressenzählers 26 gegeben. Wenn also eine Schriftzeile auf dem Bildschirm 12 fertiggeschrieben ist, schreitet der Zähler 26 um einen Schritt weiter und der Speicher 1o gibt die nächste Zeile aus. Nachdem 24 Zeilen aufgeschrieben sind, gibt das BildschirmgerätAs mentioned, it is assumed that the memory can hold 1o 27 text lines, while the display device 12 can display only Zi \ lines simultaneously. The memory address line counter 26, the multi-digit output of which is given via a cable 98 to the line address input of the memory 1o, is used to specify the respective line of text that is to be output from the memory Io. The line counter 26 is incremented via a line I00 from the display device 12 by the horizontal return signal after each line of text has been written. This return signal serves as an acknowledgment signal for the text line and is applied to the clock input of the address counter 26. So when a line of writing on the screen 12 has been completed, the counter 26 advances by one step and the memory 1o outputs the next line. After 24 lines have been written down, the screen device gives

S09822/Q866S09822 / Q866

ein Vertikal-Rücklauf signal ab, das über eine Leitung lol+ auf einen Ladeeingang 1o2 des Zählers 26 gegeben wird, wodurch dieser die vom Darstelladressenzähler 21+ angebotene Adresse einspeichert. Der Adressenzähler 21+ gibt also immer die Adresse der ersten vom Speicher 1o auszugebenden Zeile an. Der Speicheradressen-Zeilenzähler 26 schreitet Zeile für Zeile fort, bis die letzte Zeile, die der Bildschirm aufnehmen kann, im Bildschirmgerät 12 beschrieben ist; dann wird ein Vertikal-Rücklaufsignal erzeugt, das erneut die Abfrage der Adresse der ersten darzustellenden Zeile aus dem Darstelladressenzähler 21+ veranlaßt.a vertical retrace signal from which lol + via a line of the counter is given to 26 to a load input 1o2, whereby this einspeichert the address offered by the Darstelladressenzähler 21+. The address counter 21+ therefore always indicates the address of the first line to be output from the memory 1o. The memory address line counter 26 advances line by line until the last line that the screen can accommodate is described in the screen device 12; then a vertical return signal is generated, which again causes the address of the first line to be displayed to be interrogated from the display address counter 21+.

Zum Rückstellen des Darstelladressenzählers 21+ auf die erste Zeile des Speichers Io dient ein Rücksteilsignal, das über eine Leitung 1o6 vom Instruktionsdekoder 5o kommt. Das- Rückstellsignal kommt über einen Eingang eines ODER-Gliedes 1o8 auf einen Rückstelleingang 11o des Zählers 21+* Nach dem Eintreffen des Rückstellsignals ist also die Zähleradresse diejenige der Reihe 1 des Speichers. Ferner liefert der Instruktionsdekoder 5o abhängig von einem entsprechenden· Befehlssignal ein Hochschiebesignal SCUP über die Leitung 112, das an den Eingang 111+ des Adressenzählers 12i+ angelegt wird und bewirkt, daß dessen Adresse um 1 vermindert wird. Ein ebenfalls vom Dekoder 5o beim Auftreten eines entsprechenden Befehls geliefertes Herunterschiebesignal SCDN wird über die LeitungTo reset the display address counter 21+ to the first line of the memory Io, a reset signal is used, which comes from the instruction decoder 5o via a line 1o6. The reset signal comes via an input of an OR element 1o8 to a reset input 11o of the counter 21 + *. After the reset signal arrives, the counter address is that of row 1 of the memory. In addition, the instruction decoder 5o supplies, as a function of a corresponding command signal, a shift-up signal SCUP via the line 112, which is applied to the input 11 1+ of the address counter 12i + and causes its address to be decreased by 1. A shift-down signal SCDN, which is also supplied by the decoder 5o when a corresponding command occurs, is transmitted via the line

5Q9822/Q-866'5Q9822 / Q-866 '

auf den Eingang 118 des Adressenzählers Zk gegeben und bewirkt, daß die im Zähler' stehende Adresse um eins vermehrt wird. So läßt sich vom Instruktionsdekoder 50 aus der Darstelladressenzähler Zk entweder auf die Zeile 1 zurückstellen oder je nach Wunsch um eine Zeile vor- oder zurückschieben.given to the input 118 of the address counter Zk and causes the address in the counter to be increased by one. Thus, the instruction decoder 50 can either set the display address counter Zk back to line 1 or, as desired, move it forward or backward by one line.

Beispielsweise sei angenommen, daß der Darstelladressenzähler Zk- nacheinander vorgeschoben wurde, bis die in ihm stehende Adresse diejenige der 72. Zeile des Speichers, d.h. der letzten Zeile desselben, ist. Zum Dekodieren dieser Adresse dient ein Dekoder 12o für die Zeile 72, dessen Ausgang auf einen Eingang eines UND-Gliedes 122 gegeben wird. Der andere ·%η-gang desselben wird vom Signal SCUP über die Leitung 112 vom Instruktionsdekoder 5o geöffnet. Bei Koinzidenz zwischen dem Signal SCUP und der Adresse der Zeile 72 geht ein Signal vom UND-Glied 122 zum noch freien Eingang des ODER-Gliedes I08 und damit zum Rückstelleingang 110 des Zählers. Wenn also ein Hochschiebesignal vom Instruktionsdekoder ^o geliefert wird, vermindert sich der .Zählerinhalt Zk fortlaufend, bis im Ausgang des Zählers Zk die Adresse der Zeile 72 auftritt. Wenn dies der Fall ist, wird der Adressenzähler Zk auf null zurückgestellt. Dadurch ergibt sich das gewünschte überwechseln, durch'das der Benutzer im StandeJLst, den gesamten Speicherinhalt durch Weiterschieben in einer einzigen Richtung (hier nach oben) zu betrachten.For example, it is assumed that the display address counter Zk- was advanced one after the other until the address contained in it is that of the 72nd line of the memory, ie the last line of the same. A decoder 12o for line 72 is used to decode this address, the output of which is given to an input of an AND element 122. The other ·% η-passage of the same is opened by the signal SCUP via the line 112 from the instruction decoder 5o. If there is a coincidence between the signal SCUP and the address of line 72, a signal goes from AND element 122 to the still free input of OR element I08 and thus to reset input 110 of the counter. If a shift-up signal is supplied by the instruction decoder ^ o , the counter content Zk is continuously reduced until the address of line 72 appears in the output of the counter Zk. If this is the case, the address counter Zk is reset to zero. This results in the desired changeover, through which the user is able to view the entire memory content by pushing it further in a single direction (here upwards).

S09822/0866S09822 / 0866

- te -- te -

Das Überwechseln beim Verschieben nach unten wird folgendermaßen bewirkt: Solange der Benutzer die Taste für Abwärtsverschiebung drückt, liefert der Instruktionsdekoder 5o fortlaufend Befehlssignale SCDN, bis die Stelle überschritten wird, bei welcher das Ausgangssignal des Darstelladressenzählers die Adresse der ersten Textzeile des Speichers enthält. Um diese Zeile zu dekodieren, ist ein Dekoder 12^- für Zeile 1 vorgesehen, dessen Ausgangssignal auf einen Eingang eines UND-Gliedes 1^-6 gegeben wird. Der andere Eingang des letzteren ist mit dem Ausgang SCDN des Instruktionsdekoder^ über die Leitung 1.16 verbunden. Bei Koinzidenz zwischen dem Signal SCDN und der Adresse der Reihe 1 geht ein Signal vom UND-Glied 126 zu einem Eingang 128 des Zählers 2Zf, an dem die Adresse 72 voreingestellt wird. Wenn also ein Abwärtsverschiebungssignal vom Instruktionsdekoder 5o kommt, schreitet der/Zähler Zk fort, bis an seinem Ausgang die Adresse der Zeile 1 auftritt. In diesem Zeitpunkt wird er auf die Adresse der Zeile 72 voreingestellt und ergibt so das gewünschte Überwechseln der Anzeige. So kann der Benutzer die Verschiebung des dargestellten Abschnitts in beiden Richtungen beliebig fortsetzen.The changeover when shifting down is effected as follows: As long as the user presses the key for downward shifting, the instruction decoder 5o continuously supplies command signals SCDN until the point at which the output signal of the display address counter contains the address of the first text line of the memory is exceeded. To decode this line, a decoder 12 ^ - is provided for line 1, the output signal of which is given to an input of an AND element 1 ^ -6. The other input of the latter is connected to the output SCDN of the instruction decoder ^ via the line 1.16. If there is a coincidence between the signal SCDN and the address of row 1, a signal goes from the AND element 126 to an input 128 of the counter 2Zf, at which the address 72 is preset. So if a downward shift signal comes from the instruction decoder 5o, the / counter Zk advances until the address of line 1 appears at its output. At this point in time it is preset to the address of line 72 and thus results in the desired changeover of the display. In this way, the user can continue to move the section shown in either direction.

Die drei Testsignale .TS-1, TS-25 und TS-/f9 werden jeweilsThe three test signals .TS-1, TS-25 and TS- / f9 are respectively

vom Darstelladressenzähler abgegeben, wenn eine der betreffenden Schriftzeilen in dem Zähler enthalten ist. Sie werdenissued by the display address counter if one of the relevant Lines of font is included in the counter. you will be

509 822/0 866509 822/0 866

dann wie erwähnt dem betreffenden Eingang 66, 68 oder 7o des Instruktionsdekoders zugeführt.then, as mentioned, to the relevant input 66, 68 or 7o des Instruction decoder supplied.

Der Ausgang des Darstelladressenzählers 24 wird in den Speicheradressen-Zeilenzähler eingespeichert, wenn ein Vertikal-Rücklaufsignal vom Sichtgerät 12 auftritt. Nach jedem solchen Rücklaufsignal wird der Speicheradresse-Zeilenzähler 26 vom Horizontal-Rücklaufsignal zeilenweise fortgeschaltet, bis 24 Speicherzeilen dargestellt sind. Wenn in den Speicherzähler die Adresse einer Zeile im dritten, letzten Abschnitt des Speichers, d.h. der Zeilen 49 bis 72, eingespeist wurde, liefert jedoch der Zähler 26 die Adresse der Zeile 72, bevor ein Horizontal-Rücklaufsignal erzeugt wurde. Zum Überwechseln des Adressenzählers 26 dient ein Dekoder 13o für die Zeile 72, der über das Kabel 98 mit dem Zähler 26 verbunden ist. Der Ausgang des Dekoders 13o ist mit einem Eingang eines UND-Gliedes 132 verbunden, an dessen anderen Eingang das Horizontal-Rücklaufsignal angeschlossen ist. Der Ausgang des UNDJ-GIiedes 132 speist einen Rückstelleingang 124 des Speicheradressen-Zeilenzählers 26, so daß bei einer Koinzidenz zwischen einer dekodierten Zeile 72 und einem Horizontal-Rücklauf impuls der Zähler 26 auf die Adresse der Reihe 1 des Speichers 1o voreingestellt wird und dann durch die nachfolgenden Horizontal-Rücklaufsignale fortgeschaltet wird, bis die ersten 24 Zeilen des Speichers sämtlich aufgerufen sind.The output of the display address counter 24 is in the memory address line counter stored when a vertical return signal from the display device 12 occurs. After each such return signal, the memory address line counter 26 is from Horizontal return signal advanced line by line until 24 memory lines are shown. If in the memory counter the address of a line in the third, last section of the memory, i.e. lines 49 to 72, was entered, however, counter 26 provides the address of line 72 before a horizontal flyback signal has been generated. To change over of the address counter 26 is a decoder 13o for the line 72, which is connected to the counter 26 via the cable 98. The output of the decoder 13o is one input with one AND gate 132 connected, at the other input the Horizontal return signal is connected. The output of the UNDJ gate 132 feeds a reset input 124 of the memory address line counter 26, so that in the event of a coincidence between a decoded line 72 and a horizontal return pulse of the counter 26 is preset to the address of the row 1 of the memory 1o and then by the following Horizontal return signals are incremented until the first 24 lines of memory are all called up.

509822/0866509822/0866

Auf diese Weise werden die erste und die letzte Zeile des Speichers nahtlos aneinandergefügt.In this way, the first and last rows of memory are seamlessly joined together.

Wie man sieht, liefert der Ausgang des Darstelladressenzählers Zh, die Adresse der ersten aus dem Speicher abgelesenen Zeile. Die Adresse der letzten dieser Zeilen wird von einem besonderen Endadressengenerator 3o bereitsgestellt. Dieser Generator enthält einen Komparator I36 für den Wert 49» dessen Eingang mit dem Ausgang des Darstelladressenzählers über ein Kabel 28 verbunden ist, das die Startadresse der Darstellung liefert. Wenn die Startadresse die Adresse der Zeile 49 übersteigt, liefert der Komparator 136 ein Signal,das einem binären Addierglied I38 zugeführt wird. Wenn der Komparator ein Signal abgibt,' das einer Startadresse von mehr als 49 entspricht, zählt das Addierglied 138 zu der am Eingang 140 zugeführten Darstelladresse eine Adresse von 72 Zeilen später hinzu. Das kommt auf das Gleiche hinaus wie eine Subtraktion von 49 Zeilen von der Startadresse. Wenn kein Signal vom Komparator I36 vorliegt, bedeutet dies, daß die Startadresse sich in den ersten beiden Abschnitten des Speichers befändet. In diesem Falle liefert das binäre Addierbit 138 eine Adresse, die 23 Zeilen nach der Startadresse liegt.As can be seen, the output of the display address counter Zh supplies the address of the first line read from the memory. The address of the last of these lines is provided by a special end address generator 3o. This generator contains a comparator I36 for the value 49 », the input of which is connected to the output of the display address counter via a cable 28 which supplies the start address of the display. If the start address exceeds the address of line 49, the comparator 136 supplies a signal which is fed to a binary adder I38. If the comparator emits a signal which corresponds to a start address of more than 49, the adder 138 adds an address 72 lines later to the display address supplied to input 140. This is the same as subtracting 49 lines from the starting address. If there is no signal from comparator I36, it means that the start address is in the first two sections of memory. In this case, the binary add bit 138 supplies an address that is 23 lines after the start address.

Der Ausgangswert des Addiergliedes I38 stellt die Endadresse· dar. Sie wird über Kabel I42 einem Eingang des Läufermultiplexers 144 zugeführt. Ein zweiter Eingang dieses MultiplexersThe output value of the adder I38 represents the end address It is an input of the rotor multiplexer via cable I42 144 supplied. A second input of this multiplexer

509822/0866509822/0866

empfängt die Startadresse vom Darstelladressenzähler Zk. Der Multiplexer besitzt zwei'Steuereingänge, nämlich einen Eingang EOD, der über die Leitung 1i+6 mit dem entsprechenden Ausgang des Instruktionsdekoders 5o verbunden ist, und einen Eingang SOD, der mit dem Ausgang SOD des Instruktionsdekoders 5o über die Leitung HS verbunden ist. Wenn ein Signal SOD vom Instruktionsdekoder 5o gegeben wird, wird die Adresse des Darstelladressenzählers zum Ausgang des Multiplexers I if/4. geleitet, der seinerseits über Kabel 150 mit einem Eingang des Komparators 36 verbunden ist, der zur Läuferzeilen-Adressenschaltung 32 gehört. Wenn ein Signal EOD vom Instruktionsdekoder 5o ausgegeben wird, geht das Ausgangssignal des Addiergliedes I38 über den Multiplexer ]l+L\. zum Komparator 36. Der Komparator 36 vergleicht nach Erteilung eines entsprechenden Befehls die Adresse der Startzeile (SOD) und der Endzeile (EOD) mit dem Ausgang des Läuferadressen-Zeilenzählers 3k und bei Koinzidenz wird ein Ausgangssignal zur Leitung KOINZ auf den Eing- ang 72 des Prüfdekoders 60 gegeben. Das Ausgangssignal des Läuferadressenzählers 3k gelangt ferner auf einen Läufergenerator 152 und dient dort zur Bestimmung der Zeilenlage des Läufers in bekannter Weise (hier z.B. deutsche Patentanmeldung P 20 29 710.3).receives the start address from the display address counter Zk. The multiplexer has two control inputs, namely an input EOD which is connected to the corresponding output of the instruction decoder 5o via the line 1i + 6, and an input SOD which is connected to the output SOD of the instruction decoder 5o via the line HS. When a signal SOD is given from the instruction decoder 5o, the address of the display address counter becomes the output of the multiplexer I if / 4. which in turn is connected via cable 150 to an input of the comparator 36 which belongs to the rotor row address circuit 32. When a signal EOD is output from the instruction decoder 5o, the output signal of the adder I38 goes through the multiplexer ] l + L \. to the comparator 36. After a corresponding command has been issued, the comparator 36 compares the address of the start line (SOD) and the end line (EOD) with the output of the runner address line counter 3k and, if there is a coincidence, an output signal for the line KOINZ is sent to the input 72 of the Test decoder 60 given. The output signal of the rotor address counter 3k also reaches a rotor generator 152 and is used there to determine the position of the rotor's line in a known manner (here, for example, German patent application P 20 29 710.3).

Wenn der Benutzer über das Kabel 16 den Befehl eingibt, den Läufer auf demB ildschirm nach oben zu verschieben, erzeugtWhen the user gives the command via the cable 16 to move the runner up on the screen, it is generated

509822/0866509822/0866

der Instruktionsdekoder 5° sin Signal LDEC, das über die Leitung 158 auf einen Eingang des Läuferadressenzählers gelangt und außerdem zu einem ^ingang eines UND-Gliedes gegeben wird. Das Signal LDEC bewirkt, daß der Läuferadressenzähler 34 rückwärts zählt, was einer-Bewegung des Läufers auf dem Bildschirm nach oben entspricht. Bei dieser Rückwärtszählung Zeile für Zeile tritt schließlich der Moment auf, in dem der Zähler 34 die Adresse der ersten Zeile des Speichers 1o enthält. Um diese Adresse zu dekodieren, ist ein Dekoder 156 für die Zeile 1 vorgesehen, dessen Ausgangssignal auf den zweiten Eingang des UND-Gliedes 154 gegeben wird. Bei Koinzidenz des Signals LDEC und der Adresse der ersten Zeile im Zähler 34 gibt das UND-Glied 154 ein Voreinstellsignal für die Adresse-der Zeile 72 auf den Zähler 3Zf. Diese Voreinstellung bewirkt das Überwechseln des Läuferadressenzählers zur letzten Zeile des Speicherinhalts in entsprechender Weise, wie es oben im Zusammenhang mit der Arbeitsweise des Darstelladressenzählers 24 beschrieben wurde. Ebenso liefert ^: bei einem entsprechenden Befehl der Instruktionsdekoder ein Signal LINC über die Leitung 159, das dem Zähler 34 zugeführt wird, um diesen zum Vorwärtszählen zu veranlassen. Nachdem eine gewisse Anzahl von Signalen LINC dem Zähler zugeführt wurde, enthält dieser schließlich die Adresse der Zeile 72 des Speichers. Diese Adresse wird in einem Dekoder I60 dekodiert und ein entsprechendes Ausgangssignal aufthe instruction decoder 5 ° sin signal LDEC, which reaches an input of the rotor address counter via line 158 and is also given to an input of an AND element. The signal LDEC causes the runner address counter 34 to count down, which corresponds to a movement of the runner up on the screen. In this downward counting line by line, the moment finally occurs when the counter 34 contains the address of the first line of the memory 1o. In order to decode this address, a decoder 156 is provided for line 1, the output signal of which is given to the second input of the AND element 154. If the signal LDEC and the address of the first line in the counter 34 coincide, the AND element 154 sends a presetting signal for the address of the line 72 to the counter 3Zf. This presetting causes the runner address counter to change over to the last line of the memory content in a corresponding manner as described above in connection with the mode of operation of the display address counter 24. The instruction decoder when a corresponding command signal LINC via line 159 which is supplied to the counter 34 to this cause for ^counting: Likewise supplies. After a certain number of signals LINC have been fed to the counter, this finally contains the address of line 72 of the memory. This address is decoded in a decoder I60 and a corresponding output signal is generated

509822/0866509822/0866

den einen Eingang eines UND-Gliedes 162 gegeben. Der andere Eingang dieses UND-Gliedes ist mit der Leitung 159 verbunden. Wenn also das Signal LINC und die Adresse der Zeile 72 gleichzeitig auftreten, gibt das UND-Glied 162 einen Ausgangsimpuls ab, der über ein ODER-Glied 16A- auf den Rückstelleingang des Läuferadressen-Zeilenzählers gelangt. Durch diese Rückstellung kommt in den Lauferadressenzeilenzahler wieder die Adresse der Speicherzeile 1. Um den Zähler 34 direkt rückzustellen, ist der andere Eingang des ODER-Gliedes I64 über die Leitung 1o6 mit dem Rückstellausgang des Instruktionsdekoders 5o verbunden, given to one input of an AND gate 162. The other input of this AND element is connected to line 159. So if the LINC signal and the address of line 72 are at the same time occur, the AND gate 162 emits an output pulse which is sent to the reset input via an OR gate 16A- of the runner address line counter. Through this provision the address of memory line 1 is returned to the run address line counter. To reset counter 34 directly, the other input of the OR gate I64 is connected to the reset output of the instruction decoder 5o via the line 1o6,

Fig. 2 bis 7 zeigen verschiedene Flußdiagramme für bestimmte Befehlskombinationen des Festspeichers i8. Nach Beendigung einer bestimmten Programmfolge liefert der Instruktionsdekoder einen Empfangsbefehl, der dem Eingang 48 des Multiplexers ko zugeführt wird, und leitet das nächste ankommende Befehlssignal durch den Multiplexer, um den Festspeicher 18 zu beaufschlagen, Fig. 2 zeigt den Signalfluß für den Befehl, Läufer und Darstellung in Ruhestellung zu überführen. Der Befehl dient dazu, das Bildgerät 12 auf die erste Zeile des Speichers 1o und den Läufer auf die erste dargestellte Zeile zurückzuführen. Das betreffende Befehlssignal durchläuft den Multiplexer und gelangt in den Zähler, um die Adresse des Festspeichers zu bestimmen. Der Festspeicher sendet einen Öffnungsbefehl zu dem Instruktionsdekoder, der über LeitungFIGS. 2 through 7 show various flow charts for specific combinations of commands in read-only memory i8. After completion of a certain program sequence, the instruction decoder delivers a receive command, which is fed to the input 48 of the multiplexer ko , and forwards the next incoming command signal through the multiplexer to apply the read-only memory 18 To transfer representation in rest position. The command is used to return the image device 12 to the first line of the memory 1o and the runner to the first line shown. The relevant command signal passes through the multiplexer and reaches the counter in order to determine the address of the read-only memory. The read-only memory sends an opening command to the instruction decoder, which is over the line

509822/086 6509822/086 6

•fltV ■• fltV ■

1o6 ein Rückstellsignal für den Darstelladressenzähler 24 und den Lauferzähler 34 abgibt. Nach Ausführung dieser Rückstellungen ist die Programmfolge beendet und der Festspeicher ist .bereit, den nächsten Befehl zu empfangen.1o6 a reset signal for the display address counter 24 and the run counter 34 outputs. After executing these provisions the program sequence is finished and the permanent memory is ready to receive the next command.

Wenn gemäß Fig. 3 ein Befehl zum Abwärtsschieben eintrifft, erzeugt der Instruktionsdekoder das Signal SCDN über die Leitung 116, woraufhin der Darstelladressenzähler 24 rückwärts zählt und so die Darstellung um eine Schriftzeile nach unten verschiebt. Der Festspeicher 18 wird zeitgerecht zur nächsten Adresse verschoben und ein Signal LDEC gelangt über die Leitung 158 vom Instruktionsdekoder zum Läuferzähler 34» so daß der Zähler rückwärts zählt und damit die relative Läuferstellung hinsichtlich der Darstellung erhalten bleibt. Wenn die Adresse des Darstelladressenzählers gleich derjenigen der Zeile 1 ist, bewirkt das Signal SCDN, daß der Darstelladressenzähler in der oben beschriebenen Weise in die entgegengesetzte Richtung überwechselt. Wie erwähnt, wird bei einem Befehl zum Abwärtsschieben auch der Läuferzähler 34 rückwärts gezählt. Dadurch bleibt der Läufer stets im Gesichtsfeld des Benutzers und muß nicht erst vergeblich gesucht werden.If, according to FIG. 3, a command to move down arrives, the instruction decoder generates the signal SCDN via the line 116, whereupon the display address counter 24 goes backwards counts and thus shifts the display down by one line of text. The read-only memory 18 is timed to shifted to the next address and a signal LDEC arrives via line 158 from the instruction decoder to the runner counter 34 » so that the counter counts down and thus the relative rotor position is retained with regard to the display. If the address of the display address counter is equal to that of line 1, the signal SCDN causes the display address counter changed in the manner described above in the opposite direction. As mentioned, will in the case of a command to shift down, the rotor counter 34 is also counted down. As a result, the runner always stays in Field of vision of the user and does not have to be searched in vain.

Fig. 4 bezieht sich auf einen Befehl zum 'Aufwärtsschieben. Der Instruktionsdekoder erzeugt in diesem Falle das Signal SCUP, das über die Leitung 112 des Zählers 34 nach oben ver-Figure 4 relates to a 'move up' command. In this case, the instruction decoder generates the signal SCUP, which is increased upwards via the line 112 of the counter 34

509822/0866509822/0866

schiebt. Danach wird ein Signal LPC über die Leitung 159 gegeben, durch das der Läuferzähler ~$h zum Vorwärtszählen angeregt wird.pushes. Then a signal LPC is given over the line 159, by which the rotor counter ~ $ h is excited to count up.

Fig. 5 erläutert den Befehlsfluß nach dem Eintreffen des Befehls, um einen Abschnitt vorzurücken. Der Instruktionsdekoder 5o liefert in diesem Falle das Signal SCUP für den Darstelladressenzähler 2i+, so daß dieser sich um eine Zeile nach oben verschiebt. Der Festspeicherzähler 38 schreitet einen Schritt vorwärts und der Dekoder 50 sendet das Signal LINC zum Eingang des Läuferzählers Zk, der einen Schritt weiterzahlte Beim Auftreten des nächsten Taktimpulses befiehlt der Festspeicher dem Prüfdekoder 60, seinen Eingang TS-1 zu prüfen, ob der Darstelladressenzähler 2^- die Adresse der ersten Zeile des ersten Abschnitts im Speicher 1o enthält. Es sei angenommen, daß dies nicht der Fall ist. Dann gibt der Ausgang 7^ des Prüfdekoders das Signal Nein auf den Zeitgeber 2o, wodurch der Speicher um zwei Schrittimpulse vorrückt und den Festspeicheradressenzähler 38 um zwei Stellungen weiterschaltet. Der Prüfdekoder prüft entsprechend dem neuen Ausgangssignal des Festspeichers den Zähler nach der Adresse der' 25. Zeile, welche die erste Zeile des zweiten Speicherabschnitts darstellt. Es sei angenommen, daß der Adressenzähler 2^- diese Adresse nicht enthält. Der Adressenzähler 38 überspringt daraufhin wieder zwei Stellungen und wieder prüft der Dekoder 60, ob nun die Adresse der Zeile 1+9 dabeiFig. 5 illustrates the flow of instructions after the arrival of the instruction to advance one section. In this case, the instruction decoder 5o supplies the signal SCUP for the display address counter 2i +, so that it is shifted up by one line. The read-only memory counter 38 advances one step and the decoder 50 sends the signal LINC to the input of the rotor counter Zk, which counts one step further - contains the address of the first line of the first section in memory 1o. Assume that this is not the case. Then the output 7 ^ of the test decoder gives the signal No to the timer 2o, whereby the memory advances by two step pulses and advances the read-only memory address counter 38 by two positions. The test decoder checks the counter for the address of the 25th line, which represents the first line of the second memory section, in accordance with the new output signal from the read-only memory. It is assumed that the address counter 2 ^ - does not contain this address. The address counter 38 then again skips two positions and the decoder 60 checks again whether the address of the line 1 + 9 is here

509822/0866509822/0866

-Se--Se-

ist. Wenn dies nicht der Fall ist, gibt der Festspeicher einen .Wiederholungsbefehl auf den Prüfdekoder 6ό, der ein Ausgangssignal Ja auf das Sprungflipflop 82 gibt, wodurch die Befehlsfolge in die Ausgangsstellung zurückkommt. Nachdem der Darstelladressenzähler 24 und der Lauferzähler 34 um eine Zeile vorgerückt sind, prüft der Prüfdekoder 6o abermals den Darstelladressenzähler 24 nach dem Auftreten der Adresse der ersten, 25. oder 49. Zeile. Wenn die Adresse einer dieser Zeilen auftritt, liefert der Prüfdekoder ein Ausgangssignal vom Wert Ja am Ausgang ?6 und der Zeitgeber gibt einen Sprungbefehl für den Festspeicher 18 in eine Stellung, in der er verbleibt. Der Darstelladressenzähler 24 enthält dann die erste Zeile eines der drei Speicherabschnitte. is. If this is not the case, the read only memory gives one .Repeat command to the test decoder 6ό, which has an output signal Yes to the jump flip-flop 82 there, whereby the command sequence comes back to the starting position. After the display address counter 24 and the run counter 34 to have advanced one line, the test decoder 6o again checks the display address counter 24 after the occurrence of the Address of the first, 25th or 49th line. If the address one of these lines occurs, the test decoder delivers Output signal of the value Yes at output? 6 and the timer gives a jump instruction for the read-only memory 18 into a Position in which he remains. The display address counter 24 then contains the first line of one of the three memory sections.

Wenn der Befehl erteilt wird, den Läufer abwärtszuschieben, gibt der Festspeicher gemäß Fig. 6 auf den Instruktionsdekoder 50 einen Befehl, so daß dieser ein Signal EOD auf den Steuereingang des Multiplexers 144 gibt. Das Signal EOD vom Dekoder 5o wird dadurch über den Multiplexer \l\h, zum Komparator 36 geleitet, wo es mit der Adresse des Läuferadressenzählers 34 verglichen wird. Falls eine Koinzidenz festgestellt wird, wird ein Koinzidenzsignal KOINZ zum Eingang 72 des Prüfdekoders gegeben und bewirkt das Auftreten eines Signals Ja am Ausgang 76. Infolgedessen schaltet der Zeitgeber 2o den Adressenzähler 38 um zwei- Schritte weiter undWhen the command is issued to move the rotor downward, the read-only memory as shown in FIG. The signal EOD from the decoder 50 is thereby passed via the multiplexer \ l \ h to the comparator 36, where it is compared with the address of the rotor address counter 34. If a coincidence is detected, a coincidence signal COINZ is given to input 72 of the test decoder and causes a signal Yes to appear at output 76. As a result, the timer 2o switches the address counter 38 by two steps further and

509822/0 866509822/0 866

- m -'XH-- m -'XH-

der Festspeicher instruiert demgemäß den Dekoder 5o das Signal SCUP abzugeben. Beim nächsten Taktimpuls befiehlt der Festspeicher 18 dem Dekoder 50, ein Signal LINC zu erzeugen. Die oben beschriebene Weiterschaltung des Darstelladressenzählers Zk 1 wenn der Läufer sich in der letzten Zeile des dargestellten Ausschnitts befindet, gewährleistet, daß der Läufer nicht vom Bildschirm verschwindet, sondern der dargestellte Ausschnitt wird vielmehr um eine Zeile nach oben verschoben, bevor der Läufer eine Zeile weiterwandert. Falls keine Koinzidenz zwischen dem Signal EOD und der Läuferadresse auftritt, gibt der Prüfdekoder 60 ein Signal Nein auf den Zeitgeber. Demzufolge wird der Festspeicher 18 um 2 Zeilen weitergeschaltet und der Inäruktionsdekoder 5o sendet ein Signal LINC zum Lauferadressenzähler J>l±. the read-only memory accordingly instructs the decoder 5o to output the signal SCUP. At the next clock pulse the read-only memory 18 commands the decoder 50 to generate a signal LINC. The switching of the display address counter Zk 1 described above when the runner is in the last line of the section shown ensures that the runner does not disappear from the screen, but rather the section shown is shifted up one line before the runner moves on one line . If there is no coincidence between the EOD signal and the rotor address, the test decoder 60 outputs a No signal to the timer. As a result, the read-only memory 18 is advanced by 2 lines and the instruction decoder 5o sends a signal LINC to the run address counter J> 1 ±.

In Fig. 7 gibt der Instruktionsdekoder 5>o beim Eintreffen eines Befehls, den Läufer nach oben zu verschieben, das Signal SOD auf den Multiplexer 1^/f. Das Ausgangssignal des Darstelladressenzählers Zk wird zwecks Vergleich mit demIn FIG. 7, the instruction decoder 5> o sends the signal SOD to the multiplexer 1 ^ / f when a command arrives to move the slider upwards. The output signal of the display address counter Zk is used for comparison with the

des
Inhalt^vLäuferadressenzählers 3k dem Komparator 36 zugeführt. Der Prüfdekoder gibt das Signal Ja auf den Zeitgeber, wenn eine Koinzidenz vorliegt. In diesem Falle macht der Festspeicher einen Sprung und der Dekoder 5o gibt ein Signal LDEC auf den Lauferadressenzähler 31+. Dann rückt der Festspeicher 18 zeilenweise weiter und der Dekoder 50 gibt ein Signal LDEC auf den Läuferzähler 31+. Falls keine Koinzidenzof
Contents ^v rotor address counter 3k supplied to the comparator 36. The test decoder sends the signal Yes to the timer if there is a coincidence. In this case, the read-only memory makes a jump and the decoder 5o outputs a signal LDEC to the run address counter 31+. Then the read-only memory 18 advances line by line and the decoder 50 sends a signal LDEC to the rotor counter 31+. If no coincidence

509822/0866509822/0866

eintritt, wenn die Läuferadresse und die Startadresse verglichen werden, wenn der Läufer also sich nidit in der ersten Zeile des dargestellten Ausschnittes befindet, springt der Festspeicher und ein Signal LDEC gelangt vom Dekoder 50 zum Läuferzähler 34· So ist gewährleistet, daß beim Auftreten eines Befehls zum Aufwärtsschieben des Läufers dieser nicht vom Bildschirm verschwinden kann. Ist vielmehr der Läufer in der ersten DarstellungEeile, so verschiebt sich der dargestellte Ausschnitt gleichzeitig mit der Aufwärtsbewegung des Läufers um eine Zeile nach oben, so daß der Läufer stets auf dem Bildschirm sichtbar bleibt.occurs when the runner address and the start address are compared, i.e. when the runner is not in the first Line of the section shown is located, the read-only memory jumps and a signal LDEC is sent from the decoder 50 to Runner counter 34 · This ensures that when a command to push the runner upwards, the runner cannot disappear from the screen. Rather, it is the runner In the first display Eeile, the one shown is shifted Section simultaneously with the upward movement of the runner by one line upwards, so that the runner is always remains visible on the screen.

509822/0866509822/0866

Claims

-> --- i * ti T.37ο - Dr.Hk/rie

VV. ... -: - · ¹ - *** Munich, the

■ -> - ■ - .. y _s j

Teletype Corporation
Skokie, Illinois, V.St.A.

Claims

■ '1.) Circuit arrangement for addressing a font line memory, with a data terminal for the selective output of a subset of the stored characters is in connection, characterized by a first address counter (24-) for providing the first line the selected subset, a second, dependent on the first address counter (26) and an incremental device (1oo) for the second address counter (26) in order to control the lines of the relevant subset one after the other.

2. Circuit arrangement according to claim 1, characterized by a control circuit (H) for selectively changing the address supplied by the first address counter (26) depending on command signals.

3. Circuit arrangement according to claim 2, characterized by logic switching means (1o8, 12o, 122, 11o or 124-, 126, 128) to set the first address counter (24 ·)

509822/&866509822 / & 866

a specific address depending on a chosen one Command signal and the address of a selected line of the relevant line set.

Zf. Circuit arrangement according to claim 3 »characterized in that that the set address is that of the first or last line of the memory contents.

5. Circuit arrangement according to one of claims 2 to 4, characterized by a runner address line counter (34) for providing the line address of a runner and a comparator (36) for comparing the values from the rotor address line counter (34) delivered address with the address of a selected line and for delivery of a command signal corresponding to the comparison result, which is fed to the control circuit (TZj.).

6. Circuit arrangement according to claim 5j characterized by ■ an end address generator (3o) for delivering the address the last line of a certain subset of the memory content, and characterized in that the comparator (36) the one supplied by this end address generator (3o) Compare the address with the rotor address and derive the command signal from it.

509822/08 6 6

7. Circuit arrangement according to claim 5 »characterized in that that the comparator (36) for the purpose of forming the command signal the from the first address counter (24) · compares the delivered address with that of the runner address line counter (34).

8. Circuit arrangement according to one of claims 5 to 7, characterized by logic switching means (16o, 16-2, 164 or 156, 154) to set the runner address line counter (34) depending on a predetermined address from a certain command signal and from the address of a predetermined line of the memory contents.

9. Circuit arrangement according to claim 8, characterized in that the predetermined address is that of the first or is the last line of memory.

1o. Circuit arrangement according to one of the preceding claims, characterized by logic switching means (I30, 132) for setting the second address counter (26) to a predetermined line of the memory content as a function of from a control signal and from the address of a selected line. .

11. "Circuit arrangement according to claim 1o, characterized in that that the predetermined line is the first line of the memory contents. -.

50982 2/08 6 650982 2/08 6 6