DE2423817A1 - METHOD AND CIRCUIT ARRANGEMENTS FOR CODING TWO-DIMENSIONAL PICTURE INFORMATION - Google Patents
METHOD AND CIRCUIT ARRANGEMENTS FOR CODING TWO-DIMENSIONAL PICTURE INFORMATIONInfo
- Publication number
- DE2423817A1 DE2423817A1 DE19742423817 DE2423817A DE2423817A1 DE 2423817 A1 DE2423817 A1 DE 2423817A1 DE 19742423817 DE19742423817 DE 19742423817 DE 2423817 A DE2423817 A DE 2423817A DE 2423817 A1 DE2423817 A1 DE 2423817A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- reference pattern
- register
- data block
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/415—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information in which the picture-elements are subdivided or grouped into fixed one-dimensional or two-dimensional blocks
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
Böblingen, den 7. Mai 1974 ker/seBoeblingen, May 7th 1974 ker / se
Anmelderin: International Business MachinesApplicant: International Business Machines
Corporation, Araionk, N.Y. 10504Corporation, Araionk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: WA 972 008Official file number: New registration File number of the applicant: WA 972 008
Verfahren und Schaltungsanordnungen zur Codierung zweidimensionaler 'BildinformationenMethods and circuit arrangements for coding two-dimensional 'image information
Die Erfindung betrifft ein Verfahren zur Codierung zweidimensionaler Bildinformationen entsprechend dem Patentanspruch 1 und Schaltungsanordnungen zur Durchführung dieses Verfahrens.The invention relates to a method for coding two-dimensional Image information according to claim 1 and circuit arrangements for performing this method.
Das betroffene Codierverfahren ist für die Übertragung von Bilddaten bei der Übermittlung stehender Bilder verwendbar. Die Erfindung ermöglicht zwei Betriebsarten zur Codierung aufeinanderfolgender Blöcke, welche aus Matrizen von Bildelementen bestehen. Für die Verarbeitung schwarze Elemente enthaltender Datenblöcke wird nacheinander eine Reihe von Vergleichen mit einem gegebenen Vorrat einfacher geometrischer Muster durchgeführt. Der Vergleich erfolgt dabei in einer Reihenfolge mit abnehmendem Schwarzgehalt. Ein Bitvergleicher entsprechend der vorliegenden Erfindung zeigt an, sobald alle Elemente eines zuerst erkannten Musters mit den in einem Datenblock vorhandenen Bildelementen übereinstimmen. Der Bitvergleicher merkt dann jeweils vor, ob irgendwelche Bitstellen des Datenblocks noch nicht beim Vergleich mit dem ersten Muster erfaßt sind. Noch übrig gebliebene Elemente werden mit einem weiteren Muster verglichen, das darauf codiert und über die Ausgangsleitung übertragen wird. Die Verglexchsprozedur wird fortgesetzt, bis jeder einzelne Datenblock vollständig als Folge von Vergleichsmustern codiert ist. Alle übereinstimmend festgestellten Ver-The coding method involved is for the transmission of image data Can be used when transmitting still images. The invention enables two modes of operation for coding successive ones Blocks, which consist of matrices of picture elements. For processing blocks of data containing black elements a series of comparisons is made in succession against a given set of simple geometric patterns. The comparison takes place in a sequence with decreasing black content. A bit comparator according to the present invention is shown in FIG as soon as all elements of a pattern recognized first match the picture elements present in a data block. Of the The bit comparator then notes in each case whether any bit positions in the data block are not yet in the comparison with the first pattern are recorded. Remaining elements are compared with a further pattern which is coded on it and via the output line is transmitted. The comparison procedure is continued until each individual data block is complete as a result of comparison patterns is coded. All consistently ascertained
409886/0863409886/0863
gleichsmuster werden codiert und nacheinander über die Ausgangsleitung zur Übertragung, Speicherung oder Wiedergabe übermittelt. - Eine zweite mit der vorliegenden Erfindung mögliche Betriebsart ist die Lauflängencodierung zusammenhängender weißer Flächen.Uniform patterns are coded and one after the other over the output line transmitted for transmission, storage or playback. A second mode of operation possible with the present invention is the run length coding of connected white areas.
Das betrachtete Verfahren berührt somit die digitale Darstellung zweidimensionaler Bilder und insbesondere eine Datenpackungsmethode und entsprechendes Gerät zur Codierung und Decodierung solcher Bilder.The method under consideration thus affects the digital representation of two-dimensional images and, in particular, a data packing method and corresponding device for encoding and decoding such images.
Die Übertragung zweidimensionaler Bilder über Übertragungsmedien erfordert die Übersetzung des Bildinhaltes in ein Signalformat, welches im Empfänger hinreichend in die ursprüngliche zweidimensionale Form zurückverwandelt werden kann. Die zweidimensionalen Bilder werden in üblicher Weise abgetastet und aus einer analogen Wiedergabe in eine digitale Wiedergabe Punkt für Punkt umgewandelt. Die Elemente eines solchen gewonnenen digitalen Signals stehen für die einzelnen Elementarpunkte des Bildes und zwar üblicherweise unter Anwendung eines Schwärζ-Weißpegels. Solche digitalen Wiedergaben enthalten sehr viele redundante Informationen. Ein typisches Bild mag einige 500 000 oder mehr Bildpunkte zur Erzielung einer annehmbaren Bildauflösung benötigen.The transmission of two-dimensional images via transmission media requires the translation of the image content into a signal format, which can be sufficiently transformed back into the original two-dimensional form in the receiver. The two-dimensional Images are scanned in the usual way and converted point by point from an analogue reproduction to a digital reproduction. The elements of such a digital signal obtained stand for the individual elementary points of the image, usually using a black & white level. Such digital Representations contain a great deal of redundant information. A typical image may take a few 500,000 or more pixels to achieve an acceptable image resolution.
Eine nach dem Stande der Technik gegebene Möglichkeit zur Reduktion der Redundanz einer punktmäßigen Bildwiedergabe verwendet die Abtastung des Bildes in zusammenhängenden kleinen Bezirken aufeinanderfolgender Blöcke von Bildelementen und die Codierung dieser Blöcke, die sämtlich einem geometrischen Muster aus einem gegebenen Mustervorrat entsprechen. Ein dabei vorhandenes Problem für die Erfassung sämtlicher möglichen geometrischen Muster, die in einem Bild auftreten können, ist darin zu sehen, daß ein immens großer Mustervorrat bereitgehalten werden muß. Siehe dazu US-PS 3 215 773.A possibility for reduction given according to the state of the art The redundancy of a punctiform image reproduction uses the scanning of the image in contiguous small areas successive blocks of picture elements and the coding of these blocks, which are all a geometric pattern from a correspond to the given sample stock. An existing problem for the detection of all possible geometric patterns that can appear in an image can be seen in the fact that an immensely large stock of samples must be kept ready. See US-PS 3,215,773.
Die Aufgabe der vorliegenden Erfindung ist die Schaffung eines demgegenüber verbesserten Bildcodierungsverfahrens, bei dem dieThe object of the present invention is to provide a comparatively improved picture coding method in which the
WA 972 008WA 972 008
409886/0863409886/0863
Zahl der insgesamt bereitzuhaltenden geometrischen Bezugsmuster reduziert ist; das Produkt aus Zeit und Bandbreite zur Wiedergabe von Bildern mit hoher Auflösung soll dabei klein gehalten werden; die Packung der Bilddaten ist möglichst dicht zu gestalten.The total number of geometric reference patterns to be kept available is reduced; the product of time and bandwidth for playback images with high resolution should be kept small; the image data should be packed as tightly as possible.
Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Schaltungsanordnungen zur Durchführung sind in den Unteransprüchen beschrieben.The solution to this problem is characterized in claim 1. Circuit arrangements for implementation are in the subclaims described.
Die Lösung des Problems fußt auf der Codierung der einzelnen Datenblöcke des Bildes als Zusammenstellungen einfacher geometrischer Blockmuster. Ein n«m-Elementdatenblock, der zu codieren ist, wird in ein Datenblockregister geladen, das mit einem n«m-Bitvergleicher verbunden ist. Ein Bezugsmusterspeicher, der eine Vielzahl von einfachen geometrischen Blockmustern enthält, ist mit einem Bezugsmusterregister verbunden, das seinerseits mit dem Bitvergleicher verbunden ist. Die Bezugsmuster werden nacheinander aus dem Bezugsmusterspeicher in das Bezugsmusterregister mit abnehmendem Schwarzgehalt der einzelnen Elemente übertragen. Der Bitvergleicher prüft jedes Bezugsmuster zur Bestimmung der Übereinstimmung mit den besetzten Elementen im Bilddatenblock. Sobald die erste Übereinstimmung mit einem Bezugsmuster festgestellt wird, wird dessen Kennziffer codiert und zur Übertragung über eine Ausgangsleitung bereitgestellt. Wenn keine codemäßig nicht erfaßten Elemente im Datenblock mehr vorhanden sind, erfolgt eine Anzeige, daß der vorliegende Daten— block komplett codiert und ausgegeben worden ist und daß der nächste Datenblock in das Datenblockregister geladen werden kann.The solution to the problem is based on the coding of the individual data blocks of the image as compilations of simple geometric ones Block pattern. An n «m element data block to be encoded is loaded into a data block register connected to an n «m bit comparator. A reference pattern store that contains a plurality of simple geometric block patterns is connected to a reference pattern register, which in turn is connected to the bit comparator. The reference patterns are sequentially transferred from the reference pattern memory to the reference pattern register transferred with decreasing black content of the individual elements. The bit comparator checks each reference pattern for determination the correspondence with the occupied elements in the image data block. As soon as the first match with a reference pattern is detected, its code number is coded and made available for transmission via an output line. If there are no more elements in the data block that have not been recorded in terms of code, an indication is given that the data present - block has been completely coded and output and that the next data block can be loaded into the data block register.
Wenn andererseits noch nicht erfaßte Elemente im Datenblock übrig bleiben, die noch nicht mit dem gefundenen Bezugsmuster erfaßt sind, wird die Codeinformation des zuerst vergleichsmäßig erfaßten Musters im Bitvergleicher bereitgehalten und dazu ein Kennzeichen codiert, das anzeigt, daß das nächstfolgende codierte Bezugsmuster mit dem vorangegangenen bei der Decodierung zusammen wiederzugeben ist.If, on the other hand, there are not yet captured elements in the data block that have not yet been captured with the found reference pattern are, the code information of the first comparatively detected pattern is kept ready in the bit comparator and an identifier for this encoded, which indicates that the next encoded reference pattern should be reproduced together with the previous one during decoding is.
WA 972 008WA 972 008
409886/G883409886 / G883
Das aufeinanderfolgende Laden der verwendeten Bezugsmuster aus dem Bezugsmusterspeicher in das Bezugsmusterregister erfolgt in einer Reihenfolge mit abnehmendem Schwarzgehalt. Der Bitvergleicher prüft auf Übereinstimmung der einzelnen Bezugsmuster mit den besetzten Elementen der einzelnen Bilddatenblöcke. Wenn, wie bereits angedeutet, in Ausnahmefällen ein zweiter Vergleich durchzuführen ist, wird dessen Codezahl ebenfalls codiert und übertragen. Wenn keine besetzten, beim ersten und ggf. zweiten Vergleich erfaßten Elemente mehr vorhanden sind, wird ein Kennzeichen mit den codierten AusgangsSignalen abgegeben, daß der gegenwärtige Datenblock vollständig codiert ist und der nächste Datenblock in das Datenblockregister eingeladen werden kann.The successive loading of the reference patterns used from the reference pattern memory into the reference pattern register takes place in a sequence with decreasing black content. The bit comparator checks whether the individual reference patterns match the occupied ones Elements of the individual image data blocks. If, as already indicated, a second comparison should be carried out in exceptional cases is, its code number is also coded and transmitted. If none are occupied, for the first and, if applicable, the second comparison detected elements are more present, an identifier is given with the coded output signals that the current The data block is completely encoded and the next data block can be loaded into the data block register.
Wenn nach dem ersten und zweiten Vergleich noch besetzte Elemente des Datenblocks nicht erfaßt sind, werden die Positionen der bereits codierten Elemente des ersten und zweiten Vergleichsmusters im Bitvergleicher gespeichert und das zweite Muster mit einem Kennzeichen codiert, daß noch eine weitere Codeangabe folgt, die mit dem ersten und zweiten Codemuster bei der Decodierung zusammen zu verarbeiten ist. Das Verfahren des Suchens der Komponenten einer zusammengesetzten geometrischen Figur dauert so lange an, bis keine noch nicht erfaßten Schwarzelemente des Datenblocks nach den einzelnen Vergleichen mehr übrig sind. Ein komplexer Bildteil wird auf diese Weise als Zusammensetzung mehrerer einzelner Muster wiedergegeben.If elements of the data block that are still occupied are not recorded after the first and second comparison, the positions of the are already encoded elements of the first and second comparison pattern stored in the bit comparator and the second pattern with a Identifier coded that a further code specification follows, which is combined with the first and second code pattern during decoding is to be processed. The process of searching for the components of a composite geometric figure lasts so long until there are no more unrecognized black elements of the data block after the individual comparisons. A complex part of the picture is represented in this way as a composite of several individual patterns.
Wenn aufeinanderfolgende Datenblöcke mit nur Weißelementen festgestellt werden, wird ein Ausgangswort codiert abgegeben, das die Anzahl aller nur weiße Elemente enthaltenden Datenblöcke nach Art des Lauflängencodierens angibt.If successive data blocks with only white elements are detected, an output word is output in coded form, the indicates the number of all data blocks containing only white elements according to the type of run-length coding.
Somit ist mit der vorliegenden Erfindung eine beträchtliche Einschränkung der insgesamt bereitzuhaltenden einfachen geometrischen Muster und dabei eine Reduktion des Produktes aus Zeit und Bandbreite möglich. Mit der beschriebenen Packungstechnik kann eine sehr wirtschaftliche Bilddatenübertragung durchgeführt werden.Thus, there is a significant limitation with the present invention of the simple geometric patterns to be kept available and thereby a reduction in the product of time and bandwidth possible. A very economical image data transmission can be carried out with the packaging technology described.
WA 972 008WA 972 008
409886/0863409886/0863
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben.An embodiment of the invention is shown in the drawings and is described in more detail below.
Es zeigen:Show it:
Fig. 1 ein Blockschaltbild des beschriebenen Bilddatenübertragungssystems ,Fig. 1 is a block diagram of the image data transmission system described ,
Fig. 2 die Unterteilung des digital zu übermittelndenFig. 2 shows the subdivision of the digitally transmitted
Bildes in Datenblöcke,Image in data blocks,
Fig. 3 den Vorrat einfacher geometrischer Bezugsmuster,3 shows the stock of simple geometric reference patterns,
Fig. 4 das Format der codierten Informationen,4 shows the format of the coded information,
Fig. 5 ein Blockschaltbild des Datenkompressors 6 gemäß Fig. 1,FIG. 5 is a block diagram of the data compressor 6 according to FIG. 1,
Fig. 6a das Schaltbild der Vergleicherlogik für eines6a shows the circuit diagram of the comparator logic for one
von 16 Datenelementen innerhalb des Bitvergleichers 28 in Fig. 5,of 16 data elements within the bit comparator 28 in FIG. 5,
Fig. 6b ein Zeitschaubild für die Logik gemäß Fig. 6a,FIG. 6b shows a time diagram for the logic according to FIG. 6a,
Fig. 7 das Blockschaltbild des Datendekompressors 127 shows the block diagram of the data decompressor 12
gemäß Fig. 1,according to Fig. 1,
Fig. 8a den Status der logischen Variablen Dn, A.., D7,,.,,Fig. 8a the status of the logical variables D n , A .., D 7 ,,. ,,
K JM JddiK JM Jddi
C , N, An+1 und DT}TsTi1 für die einzelnen 16 Daten-C, N, A n + 1 and D T} TsTi1 for the individual 16 data
elemente im Bitvergleicher 28 nach einem Vergleich des Bezugsmusters Nr. 0 mit dem komplexen geometrischen Muster eines Datenblockes gemäß Fig. 8e,elements in the bit comparator 28 after comparing the reference pattern no. 0 with the complex geometric pattern of a data block according to FIG. 8e,
Fig. 8b den Status derselben Variablen bei einem Vergleich des Bezugsmusters Nr. 14 mit dem Datenblock gemäß Fig. 8e,8b shows the status of the same variable when compared of the reference pattern No. 14 with the data block according to FIG. 8e,
WA 972 008WA 972 008
A09886/0 863A09886 / 0 863
Fig. 8c den Variablenstatus bei einem Vergleich des8c shows the variable status when comparing the
Bezugmusters Nr. 23 mit dem Datenblock gemäß Fig. 8e,Reference pattern No. 23 with the data block according to FIG. 8e,
Fig. 8d den Variablenstatus bei einem Vergleich des8d shows the variable status when comparing the
Bezugsmusters Nr. 39 mit dem Datenblock gemäß Fig. 8e undReference pattern no. 39 with the data block according to FIGS. 8e and
Fig. 8e das als Beispiel gewählte komplexe geometrischeFig. 8e the complex geometric chosen as an example
Muster, das jeweils im Datenblockregister 26 steht.Pattern which is in the data block register 26 in each case.
Ein gemäß Fig. 1 aufgebautes Bilddatenübertragungssystem läßt sich z.B. für eine Faksimileübertragung oder auch für die Bilddatenspeicherung verwenden. Ein mit lesbaren Zeichen versehenes Dokument 1 wird mit Hilfe einer Fernsehkamera 2 abgetastet, die über eine Leitung 3 ein herkömmliches Graupegel-Signal abgibt. Ein Schwellwertdetektor 4 wandelt dieses Graupegel-Signal auf der Leitung 3 in ein binäres Bildsignal über eine Leitung 5 um, die zu einem Datenkompressor 6 führt. Dieser Datenkompressor wiederum teilt das Bild mit 1 024 · 1 024 Bildelementen in 216 · 216 Datenblöcke um, deren jeder 16 Datenelemente, wie in Fig. 2 dargestellt, enthält. Der Datenkompressor, dessen Einzelheiten in Fig. 5 dargestellt sind, vergleicht nacheinander den gemäß Fig. gegebenen Vorrat einfacher geometrischer Muster mit den Schwarzelementen im Datenblock. Dabei wird der Bezugsmustervorrat gemäß Fig. 3 in der Reihenfolge mit fallendem Schwarzgrad verglichen. Die in Fig. 6a dargestellte Bitvergleicherlogik des Bitvergleichers 28 gemäß Fig. 5 innerhalb des Datenkompressors 6 stellt fest, wenn das erste Mal eines der verglichenen Bezugsmuster mit den im Datenblockregister 26 gespeicherten Schwarzelementen übereinstimmt. Dieses als erstes erkannte Bezugsmuster wird codiert unter Angabe seiner Bezugsmusternummer mit Hilfe eines Musterzählers 40 über ein UND-Glied 42 und ein Ausgangsregister 46 ausgegeben.An image data transmission system constructed according to FIG. 1 can be e.g. for a facsimile transmission or for the storage of image data. A document with legible characters 1 is scanned with the aid of a television camera 2 which emits a conventional gray level signal via a line 3. A Threshold value detector 4 converts this gray level signal on the line 3 into a binary image signal via a line 5, the leads to a data compressor 6. This data compressor, in turn, divides the 1,024 x 1,024 picture element into 216 x 216 Data blocks, each of which has 16 data elements, as shown in FIG. contains. The data compressor, the details of which are shown in FIG. 5, successively compares the ones shown in FIG. given stock of simple geometric patterns with the black elements in the data block. The reference sample stock is in accordance with 3 compared in the order of decreasing black level. The bit comparator logic of the bit comparator shown in FIG. 6a 28 according to FIG. 5 within the data compressor 6 determines when for the first time one of the reference patterns compared with those in the data block register 26 stored black elements matches. This reference pattern recognized first is coded with information its reference pattern number is output with the aid of a pattern counter 40 via an AND gate 42 and an output register 46.
WA 972 008WA 972 008
409886/0863409886/0863
Das Ausgangsregister 46 ist entsprechend Fig. 4 eingeteilt. Die Positionen 1 bis 7 des Ausgangsregisters 46 nehmen die Musterzahlencodes auf und die Positionen 8 und 9 einen Sprungcode, der durch eine Sprunglogik 32 gemäß Fig. 5 erzeugt wird. Die Bitvergleicherlogik des Bitvergleichers 28 zeigt an, wenn irgendwelche Bitstellen des Datenblocks beim Vergleich mit dem zuerst erkannten Muster nicht erfaßt worden sind. Wenn Elemente übrig geblieben sind, was durch das Fehlen eines Signals über eine Leitung 50 zur Steuerschaltung 34 erkannt wird, lädt die Sprunglogik 32 eine 0 in die 8. Position und eine 0 in die 9. Position des Ausgangsregisters 46. Damit wird angezeigt, daß das gegenwärtig codierte Muster nur ein Teil von mehreren zu überlagernden ist. Daraufhin wird der Decoder im Empfänger nicht zum nächsten Datenblock weiterschreiten, sondern beim gegenwärtigen Datenblock verbleiben, um das nächste geometrische Muster, das als Signal vom Datenkompressor ausgegeben wird, zu dem gegenwärtigen Muster hinzuzufügen.The output register 46 is divided according to FIG. Positions 1 to 7 of the output register 46 take the pattern number codes and the positions 8 and 9 a jump code which is generated by a jump logic 32 according to FIG. The bit comparator logic of the bit comparator 28 indicates if any bit positions of the data block when compared with the first recognized Patterns have not been recorded. If there are any elements left, this is indicated by the lack of a signal on line 50 to the control circuit 34 is recognized, the jump logic 32 loads a 0 in the 8th position and a 0 in the 9th position of the output register 46. This indicates that the currently coded pattern is only part of several to be overlaid. The decoder in the receiver will then not advance to the next data block but to the current data block remain to the next geometric pattern, which is output as a signal from the data compressor, to the current pattern to add.
Jedes zuerst erkannte Bezugsmuster wird über eine Ausgangsleitung 7 zu einem Bildpuffer 8 übertragen. Die jeweils übrig gebliebenen Bildelemente werden mit einem zweiten Bezugsmuster in Verbindung gebracht, das ebenfalls über die Ausgangsleitung 7 als Codezahl übermittelt wird. Die Vergleichsprozedur dauert so lange an, bis sämtliche im Datenblockregister 26 enthaltenen Bildelemente vollständig als zusammengehörige einzelne geometrische Bezugsmuster nach dem Vorrat von Fig. 3 codiert sind. Alle übereinstimmend gefundenen Bezugsmuster werden codiert und nacheinander über die Ausgangsleitung 7 und weiter über eine übertragungsleitung 9 zu einem Bildwiederholungsspeicher 10 übertragen. Dieser Bildwiederholungsspeicher kann entweder ein Kernspeicher sein oder ein monoIythiseher Speicher, der nichtperiodisch auftretende Eingangs- und Ausgangssignale verarbeiten kann.Each reference pattern recognized first is sent via an output line 7 transferred to an image buffer 8. The remaining picture elements are associated with a second reference pattern brought, which is also transmitted via the output line 7 as a code number. The comparison procedure takes time until all of the picture elements contained in the data block register 26 are complete as individual geometric elements that belong together Reference patterns according to the stock of Fig. 3 are coded. All matching reference patterns found are coded and one after the other via the output line 7 and further via a transmission line 9 to a frame repetition memory 10 transfer. This image repetition memory can either be a core memory or a monolithic memory which processes input and output signals that do not occur periodically can.
Der Datenkompressor gemäß Fig. 5 arbeitet in einer zweiten Betriebsart, wenn aufeinanderfolgend Datenblöcke erkannt werden, die nur Weißelemente enthalten. Dafür wird ein einziges Ausgangs-The data compressor according to FIG. 5 operates in a second operating mode, when successively data blocks containing only white elements are recognized. A single starting point is
WA 972 008WA 972 008
409886/0863409886/0863
wort codiert, das die Anzahl aufeinanderfolgender Blöcke ohne Schwarzelemente kennzeichnet. Bei dieser Betriebsart stellt ein Weißlängenzähler 30 des Datenkompressors gemäß Fig. 5 fest, wie oft keine Schwarzelemente im Datenblockregister 26 auftreten, und läßt entsprechend laufend sein Zählwerk um einen Schritt vorwärts schalten. Dieses Aufzählen des Zählers dauert so lange an, wie aufeinanderfolgende Datenblöcke ohne Schwarzelemente erkannt werden. Die maximale Kapazität des Ausgangsdatenregisters 46 ist 128. Wenn der erste nicht mehr vollständig weiße Block nach einer Anzahl Δ aufeinanderfolgender Weißblöcke oder aber 128 aufeinanderfolgende Weißblöcke festgestellt worden sind, gibt der Weißlängenzähler seinen Inhalt als Wert Δ über ein ODER-Glied 44 zum Ausgangsdatenregister 46 in dessen Positionen 1 bis 7 ab. Die Sprunglogik 32 lädt dann eine 1 in die Position 8 und eine 1 in die Position 9, womit angezeigt wird, daß das codierte Wort dem Decoder mitteilen soll, Δ Weißblöcke, wie in Fig. 4 dargestellt, weiterzuschreiten. Das codierte Wort wird auch über die Leitung 7 zum Bildpuffer 8 übermittelt. Diese zweifache Betriebsart der Darstellung von Bildeinzelheiten in Form von 4'4-Datenblöcken oder mit Lauflängencodierung ermöglicht eine wesentliche Reduktion der Gesamtzahl bereitzuhaltender einfacher geometrischer Bezugsmuster, die im Bezugsmusterspeicher bereitzuhalten sind. Vorteilhaft ist auf diese Weise die Reduktion des Produktes Zeit mal Bandbreite auf der übertragungsleitung 9 durchführbar.word that identifies the number of consecutive blocks without black elements. In this operating mode, White length counter 30 of the data compressor according to FIG. 5 determines how often no black elements occur in the data block register 26, and accordingly lets its counter switch one step forward. This enumeration of the counter takes so long how successive blocks of data without black elements are recognized. The maximum capacity of the output data register 46 is 128. If the first no longer completely white block after a number Δ of consecutive white blocks or else 128 consecutive white blocks have been determined, the white length counter enters its content as the value Δ via OR gate 44 to output data register 46 in its positions 1 to 7. Jump logic 32 then loads a 1 into position 8 and a 1 in position 9, which indicates that the coded word is to inform the decoder, Δ white blocks, as in FIG Fig. 4 shown to proceed. The coded word will also transmitted via line 7 to image buffer 8. This twofold operating mode of displaying image details in form of 4'4 data blocks or with run length coding a substantial reduction in the total number of simple geometric reference patterns to be kept available that are stored in the reference pattern memory are to be kept ready. In this way, the reduction of the product time times bandwidth on the transmission line 9 is advantageous feasible.
Der Bildwiederholungsspeicher 10 gibt komprimierte Bilddaten über eine Leitung 11 zum Datendekompressor 12 weiter, dessen Einzelheiten in Fig. 7 dargestellt sind. In diesem Dekompressor werden die codierten Bezugsmuster und die in Form von Lauflängen codierten Weißblöcke mit den zugehörigen Sprungcodes erkannt. Die über die Leitung 11 einlaufenden Daten werden mittels eines Betriebsartdetektors 202 überwacht, der seinerseits angibt, ob der empfangsseitige Bezugsmusterspeicher 204 die codierten geometrischen Bezugsmuster in ein Wiedergabe-DatenblockregisterThe image repetition memory 10 forwards compressed image data via a line 11 to the data decompressor 12, whose Details are shown in FIG. In this decompressor, the encoded reference patterns and those in the form of run lengths encoded white blocks with the associated jump codes recognized. The incoming data via line 11 are transmitted by means of a Operating mode detector 202 monitors, which in turn indicates whether the receiving-side reference pattern memory 204 the encoded geometric reference pattern into a rendering data block register
WA 972 008WA 972 008
409886/0863409886/0863
210 eingeben soll oder ob ein Weißlängenindizierer 206 der Steuerschaltung 208 angeben soll, daß Δ aufeinanderfolgende Weißblökke zu überspringen sind.210 or whether a white length indicator 206 of the control circuit 208 is intended to indicate that Δ successive white blocks are to be skipped.
Wenn das Datenwort gemäß Fig. 4 Nullen in den Positionen 8 und enthält, die erkennen lassen, daß zusammenzusetzende Bezugsmuster vorliegen, kennzeichnet der Betriebsartdetektor 202 der Steuerschaltung 208, daß das eben aufgenommene Bezugsmuster im Datenblockregister 210 festzuhalten ist. Das nächste codierte Bezugsmuster, das aus dem Vorrat aus dem Bezugsmusterspeicher 204 abgerufen wird, entspricht dem nächsten über die Leitung 11 empfangenen Datenwort. Das zu ihm gehörige Muster wird nun dem vorigen, noch im Register 210 stehenden Muster überlagert. Die beiden überlagerten Muster bilden dann den zusammengesetzten BiIdblock. Dieser wieder zusammengesetzte Block wird über eine Leitung 235 über jeweils eines von zwei Registern 212/214 übermittelt, das dann das binäre Bildausgangssignal über eine Leitung 13 einem Fernsehmonitor 14 zur Wiedergabe übermittelt.If the data word according to FIG. 4 contains zeros in positions 8 and, which indicate that reference patterns to be assembled are present, the mode detector 202 of the control circuit 208 indicates that the reference pattern just recorded is in the data block register 210 is to be recorded. The next encoded reference pattern that is retrieved from the reference pattern memory 204 from the supply corresponds to the next data word received via line 11. The pattern belonging to it now becomes the previous one, the pattern still in register 210 is superimposed. The two superimposed patterns then form the composite image block. This reassembled block is transmitted over a line 235 via one of two registers 212/214, which then the binary image output signal via a line 13 a TV monitor 14 transmitted for playback.
Der-Bitvergleicher 28 gemäß Fig. 5 ist ein 4·4-Bilddatenelementvergleicher. Seine Größe ist jedoch nicht unbedingt auf 4*4 beschränkt; er kann allgemein in der Größe n*m aufgebaut werden. Der Vergleicher 28 vergleicht komplexe Anordnungen von Schwarzelementen in einem 4·4-Bilddatenblockregister mit einfachen Anordnungen von Schwarzelementen in ebenfalls 4«4-Blökken. Dazu werden einfache Bezugsmuster aufeinanderfolgend aus dem Bezugsmusterspeicher 38 in das Bezugsmusterregister 36 geladen. Die Codenummer α der einzelnen geladenen Bezugsmuster steht jeweils in einem Musterzähler 40 bereit. Wenn der Bitvergleicher 28 feststellt, daß das gerade in das Bezugsmusterregister 36 eingeladene Muster keine Schwärζelemente enthält, die nicht mit den Schwarzelementen im Datenblockregister 26 übereinstimmen, und wenn mindestens ein Schwarzelement des einfachen Bezugsmusters festgestellt wird, das mit einem Schwarzelement im Datenblockregister 26 übereinstimmt, das noch nicht bei einem vorange-WA 972 008The bit comparator 28 of Figure 5 is a 4x4 picture data element comparator. However, its size is not necessarily limited to 4 * 4; it can generally be built up in size n * m. The comparator 28 compares complex arrangements of black elements in a 4x4 image data block register with simple ones Arrangements of black elements also in 4 «4 blocks. For this purpose, simple reference patterns are selected one after the other the reference pattern memory 38 is loaded into the reference pattern register 36. The code number α of the individual loaded reference samples is available each in a sample counter 40 ready. When the bit comparator 28 determines that the pattern just loaded into the reference pattern register 36 does not contain any Schwärζelements that do not match the Black elements in the data block register 26 match, and if at least one black element of the simple reference pattern is found that matches a black element in the data block register 26 that has not yet been used in a preceding WA 972 008
409886/0863409886/0863
gangenen Vergleich erfaßt worden ist, dann liegt eine Komponente einer zusammenzusetzenden bildlichen Darstellung vor. Der Bitvergleicher 28 übermittelt dann das Übereinstimmung anzeigende Ausgangssignal über die Leitung 48 zum UND-Glied 42, das seinerseits den der Musterzahl α des gerade im Musterregister stehenden Musters entsprechenden Codewert zum Ausgangsregister 46 weitergibt.Previous comparison has been detected, then there is a component of a pictorial representation to be composed. The bit comparator 28 then transmits the match indicating output signal via the line 48 to the AND gate 42, the in turn, the code value corresponding to the pattern number α of the pattern currently in the pattern register to the output register 46 passes on.
Der Bitvergleicher 28 enthält eine 4*4-Anordnung von Datenvergleichspositionen, die logische Blöcke gemäß Fig. 6a enthalten. Jeder dieser logischen Blöcke weist einen Dateneingang in Form einer der 4·4 Datenelemanteingangsleitungen 27 zur Aufnahme von Datenelementen auf, die in ihrer Gesamtheit den zu verarbeitenden Block bilden. Jeder dieser logischen Blöcke weist weiterhin einen Bezugsmustereingang zur Aufnahme von Bezugsmusterelementen über eine Eingangsleitung 54 auf, über die jeweils ein Bezugsmusterelement eingegeben wird, die in ihrer Gesamtheit das aktuelle Bezugsmuster bilden.The bit comparator 28 contains a 4 * 4 arrangement of data comparison positions, which contain logical blocks according to FIG. 6a. Each of these logical blocks has a data input in the form one of the 4 x 4 data element input lines 27 for reception of data elements which in their entirety form the block to be processed. Each of these logical blocks has furthermore a reference pattern input for receiving reference pattern elements via an input line 54, via which in each case a reference pattern element is entered, which in their entirety form the current reference pattern.
Der Bitvergleicher 28 enthält ein Bitvergleichs-ODER-Glied 180 mit 4*4 Eingangsleitungen 103, deren jede mit einem der insgesamt vorgesehenen logischen Blöcke wie in Fig. 6a dargestellt verbunden ist. Das ODER-Glied 180 führt jedes auftretende Bitvergleichssignal N weiter über eine Leitung 119, wenn ein solches Bitvergleichssignal N über eine der Eingangsleitungen 103 zugeführt wird. Dies bedeutet, daß ein Schwärζelement eines der im Bezugsmusterregister 36 gespeicherten Bezugsmuster übereinstimmend mit einem Schwarzelement im Bilddatenblockregister 26 gefunden ist, welches noch nicht durch einen vorangehenden Vergleich erfaßt wurde.The bit comparator 28 includes a bit comparison OR gate 180 with 4 * 4 input lines 103, each of which is connected to one of the total provided logical blocks as shown in Fig. 6a is. The OR gate 180 leads each occurring bit comparison signal N further via a line 119, if such a bit comparison signal N is supplied via one of the input lines 103. This means that a Schwärζelement one of the in the reference pattern register 36 stored reference pattern is found matching a black element in the image data block register 26, which has not yet been recorded by a previous comparison.
Der Bitvergleicher 28 enthält des weiteren ein Gesamtvergleichs-•UND-Glied 190, das wie in Fig. 6a dargestellt (4·4)+1 Eingangsleitungen aufweist. Eine dieser Eingangsleitungen ist die Leitung 119 vom Ausgang des Bitvergleichs-ODER-Glieds 180. Die anderen 16 Leitungen 117 sind mit je einem Ausgang der einzelnen logischenThe bit comparator 28 also contains an overall comparison • AND element 190 which, as shown in Figure 6a, has (4x4) +1 input lines. One of these input lines is the line 119 from the output of the bit compare OR gate 180. The others 16 lines 117 are each with an output of the individual logical
WA 972 008WA 972 008
409886/0863409886/0863
Blöcke gemäß Fig. 6a verbunden. Das Gesamtvergleichs-UND-Glied 190 gibt ein Gesamtvergleichssignal über eine Leitung 48 zum bereits genannten UND-Glied 42 (Fig. 5). Dies geschieht immer dann, wenn festgestellt wird, daß ein in das Bezugsmusterregister 36 geladenes Bezugsmuster keine Schwarzelemente enthält, die nicht mit den Schwarzelementen im Bilddatenblockregister 26 übereinstimmen. Das Gesamtvergleichssignal über die Leitung 48 läßt über das UND-Glied 42 die Codezahl α des gegenwärtig im Bezugsmusterregister 36 gespeicherten Bezugsmusters zum Ausgangsregister 46 gelangen. Eine Information, daß ein übereinstimmendes Bezugsmuster gefunden worden ist, wird vom UND-Glied 42 über eine Leitung 201 zur Steuerschaltung 34 weitergegeben. Diese Information wird mit dem Fehlen eines Ausgangssignals über die Leitung 50 vom Bitvergleicher 28 logisch kombiniert und zeigt an, daß eine Bildblock-Teilanalyse beendet ist. Die Steuerschaltung informiert ihrerseits die Sprunglogik 32 gemäß Fig. 5, daß diese eine 0 in die 8. und die 9. Position des Ausgangsregisters 46 einsetzt. Entsprechend der Darstellung in Fig. 4 bedeuten Nullen in den Positionen 8 und 9, daß der in den Positionen 1 bis 7 enthaltene α-Code und das ihm entsprechende Muster nur ein Teil einer zusammenzusetzenden Darstellung sind und daß noch mindestens ein weiteres zugehöriges Bezugsmuster nachfolgen wird.Blocks connected according to Fig. 6a. The overall comparison AND element 190 gives an overall comparison signal via a line 48 to the aforementioned AND element 42 (FIG. 5). This always happens when it is determined that a reference pattern loaded into the reference pattern register 36 does not contain any black elements, which do not match the black elements in the image data block register 26. The overall comparison signal on line 48 lets through the AND gate 42 the code number α of the reference pattern currently stored in the reference pattern register 36 to the output register 46 arrive. Information that a matching reference pattern has been found is from the AND gate 42 via a Line 201 passed on to control circuit 34. This information is provided in the absence of an output signal on the line 50 logically combined by the bit comparator 28 and indicates that an image block partial analysis has ended. The control circuit informs in turn, the jump logic 32 according to FIG begins. As shown in FIG. 4, zeros in positions 8 and 9 mean that that contained in positions 1 to 7 α code and the pattern corresponding to it are only part of a representation to be composed and that at least another related reference sample will follow.
Die Ausgangsleitung 48 vom Gesamtvergleichs-UND-Glied 190 ist über eine Leitung 107 wiederum mit dem Eingang aller 4*4 Vergleicherblöcke gemäß Fig. 6a verbunden und bewirkt die Einspeicherung eines Kennzeichens im A-Flipflop 130 aller der logischen Blöcke, die ein Vergleichssignal N über ihre zugehörige Leitung 103 gegeben haben. Wenn das zugehörige Datenelement ein Schwarzelement ist, wird über die Eingangsleitung 27 auch das D -Flipflop 140 eingeschaltet. Wenn das erste Bezugsmuster, das das betrachtete Datenelement trifft, codiert wird, dann geht das Gesamtvergleichssignal über die Leitungen 48 und 107 auf ein. Das Bitvergleichssignal N über die Leitung 103 ist ebenfalls ein. Somit wird das UND-Glied 110 und auch das UND-Glied 120 eingeschaltet. Das Dg-Flipflop wird ausgeschaltet und dafür das A-Flipflop 130 ein-Output line 48 from overall compare AND gate 190 is across a line 107 in turn with the input of all 4 * 4 comparator blocks connected according to Fig. 6a and causes the storage of an identifier in the A flip-flop 130 of all of the logical blocks, which are given a comparison signal N via their associated line 103 to have. If the associated data element is a black element, the D -flip-flop 140 is also activated via the input line 27 switched on. If the first reference pattern that meets the data item under consideration is encoded, then the overall comparison signal goes via lines 48 and 107 on. The bit comparison signal N via line 103 is also on. Thus becomes the AND gate 110 and also the AND gate 120 switched on. That The DG flip-flop is switched off and the A flip-flop 130 is switched on
WA 972 008WA 972 008
40 9 8 86/086340 9 8 86/0863
geschaltet. Dies ist das Kennzeichen, daß das zugehörige Datenelement codiert ist. Das Datenelement ist ein Schwarzelement und gehört zu einem Bezugsmuster, welches zu einer zusammengehörigen Bezugsmustergruppe gehört, die die Bilddaten im Bilddatenblockregister 26 wiedergibt.switched. This is the indicator that the associated data element is coded. The data element is a black element and belongs to a reference pattern which belongs to a related The reference pattern group that contains the image data in the image data block register 26 reproduces.
Das A-Flipflop 130 und das D -Flipflop 140 werden jeweils beide durch die Hinterflanke eines Taktimpulses über die Leitung 52 getriggert. Fig. 6b erläutert die zeitlichen Schaltvorgänge der Flipflops.The A flip-flop 130 and the D flip-flop 140 become both triggered by the trailing edge of a clock pulse on line 52. Fig. 6b explains the timing of the switching operations Flip flops.
Ein Zusammenstellungs-UND-Glied 170 ist im Bitvergleicher 28 vorgesehen. Es weist 4·4 Eingangsleitungen auf, die einzeln mit einem Vollständig-Ausgang 121 sämtlicher Vergleicherblöcke gemäß Fig. 6a verbunden sind. Dieses Zusammenstellungs-UND-Glied 170 sendet ein Signal "Zusammenstellung beendet" über die Ausgangsleitung 50 zur Steuerschaltung 34. Wenn keine noch nicht erfaßten Schwarzelemente im Bxlddatenblockregxster 26 mehr vorhanden sind, wird dieses Signal "Zusammenstellung beendet" gegeben.A compilation AND element 170 is provided in the bit comparator 28. It has 4 x 4 input lines, which are individually connected to a complete output 121 of all of the comparator blocks according to FIG 6a are connected. This assembly AND gate 170 sends a "assembly completed" signal over the output line 50 to control circuit 34. If none have not yet been detected If there are more black elements in the Bxlddatenblockregxster 26, this signal "Compilation finished" is given.
Jeder logische Vergleicherblock gemäß Fig. 6a enthält somit ein D -Flipflop 140, ein Rückstell-UN]
UND-Glied 110 und ein A-Flipflop 130.Each logical comparator block according to FIG. 6a thus contains a D flip-flop 140, a reset UN]
AND gate 110 and an A flip-flop 130.
ein D -Flipflop 140, ein Rückstell-UND-Glied 120, ein Einschalt-a D flip-flop 140, a reset AND gate 120, a switch-on
Der Einschalteingang des DR-Flipflops 140 ist mit der zugehörigen Datenelement-Eingangsleitung 27 verbunden. Das D -Flipflop speichert ein Kennzeichen, daß das analysierte Datenelement ein Schwarzelement ist. Der aus-seitige Ausgang des D -Flipflops führt zu einem der 16 Eingänge des Zusammenstellungs-UND-Glieds 170.The enable input of the D flip-flops R 140 is connected to the associated data element input line 27th The D flip-flop stores an indicator that the data item being analyzed is a black item. The out-side output of the D flip-flop leads to one of the 16 inputs of the compilation AND element 170.
Jeder Vergleicherblock gemäß Fig. 6 weist ein Bitvergleichs-UND-Glied 100 auf, dessen erster Eingang mit der Mustereingangsleitung 54 verbunden ist und dessen zweiter Eingang über eine Leitung 101 mit dem ein-seitigen Ausgang des D -Flipflops verbundenEach comparator block according to FIG. 6 has a bit comparison AND gate 100, whose first input is the sample input line 54 is connected and its second input is connected via a line 101 to the one-sided output of the D flip-flop
JDJD
WA 972 008WA 972 008
409886/0863409886/0863
ist. Der Ausgang des Bitvergleichs-UND-Glieds 100 ist mit der Leitung 103 verbunden, die zum bereits genannten Bitvergleichs-ODER-Glied 180 führt. Wenn ein betrachtetes Datenelement ein Schwärζelement ist, wird ein Ein-Signal über die Eingangsleitung 27 aufgenommen. Wenn das zugeführte Bezugsmuster ein Schwarzelement in der betrachteten Position aufweist, wird ebenfalls ein Ein-Signal über die Leitung 54 zugeführt. Wenn dann beide Leitungen 27 und 54 eingeschaltet sind, wird das D_-Flipflop 140is. The output of the bit comparison AND element 100 is connected to the line 103, which is connected to the already mentioned bit comparison OR element 180 leads. If a considered data element is a Schwärζelement, an on-signal is via the input line 27 added. If the supplied reference pattern has a black element in the position under consideration, then likewise an on-signal is supplied via line 54. Then, when both lines 27 and 54 are on, the D_ flip-flop becomes 140
JBJB
eingeschaltet. Das Signal von seinem ein-seitigen Ausgang wird abgegeben über die Leitung 101 und mit der Ein-Bedingung der Bezugsmuster-Eingangsleitung 54 kombiniert. Damit geht das Bitvergleichs-UND-Glied 100 ebenfalls in den Ein-Zustand. Ein Signal N gelangt nun weiter über die Leitung 103 zum Bitvergleichs-ODER-Glied 180. Weiter gelangt dieses Signal über die Leitung 119 zum Gesamtvergleichs-üND-Glied 190. Dieser Vorgang läuft jedes Mal dann ab, wenn ein Schwärzelement in zusammengehörigen Positionen im Datenblockregister 26 und im Bezugsmusterregister 36 ansteht, bis der erste erfolgreiche Gesamtvergleich auftritt. Dann wird das D -Flipflop 140 gelöscht und das A-Flipflop 130 eingeschaltet, wobei auch das Bitvergleichs-UND-Glied 100 mit Dn switched on. The signal from its unidirectional output is output on line 101 and combined with the on condition of reference pattern input line 54. The bit comparison AND element 100 thus also goes into the on state. A signal N now reaches the bit comparison OR gate 180 via the line 103. This signal also goes via the line 119 to the overall comparison UL gate 190. This process takes place every time a blackening element is in related positions in the data block register 26 and is present in the reference pattern register 36 until the first successful overall comparison occurs. Then the D flip-flop 140 is cleared and the A flip-flop 130 is switched on, the bit comparison AND element 100 with D n
ausgeschaltet wird.is turned off.
Jeder Datenelementvergleicherblock gemäß Fig. 6a enthält ein Nicht-Übereinstimmungs-UND-Glied 160 mit einem nachgeschalteten Inverter 115. Die erste Eingangsleitung 109 des UND-Glieds 160 ist mit der Bezugsmusterexngangsleitung 54 verbunden. Die zweite Eingangsleitung 111 des UND-Glieds 160 ist mit dem aus-seitigen Ausgang des D -Flipflops 140 verbunden und eine dritte Eingangsleitung 123 ist mit dem aus-seitigen Ausgang des A-Flipflops 130 verbunden. Der Ausgang des nachgeschalteten Inverters 115 führt über die Leitung 117 zu einem der Eingänge des Gesamtvergleichs-UND-Glieds 190.Each data element comparator block according to FIG. 6a contains a mismatch AND element 160 with a downstream one Inverter 115. The first input line 109 of the AND gate 160 is connected to the reference pattern output line 54. The second Input line 111 of AND gate 160 is with the out-side The output of the D flip-flop 140 is connected and a third input line 123 is connected to the out-side output of the A flip-flop 130 tied together. The output of the downstream inverter 115 leads via line 117 to one of the inputs of the overall comparison AND element 190.
Jeder Datenelementvergleicherblock gemäß Fig. 6a weist das genannte Rückstell-UND-Glied 120 auf, dessen erste Eingangsleitung 103 vom Ausgang des Bitvergleichs-UND-Glieds 100 kommt und dessenEach data element comparator block according to FIG. 6a has the aforesaid Reset AND gate 120, its first input line 103 comes from the output of the bit comparison AND gate 100 and its
WA 972 008WA 972 008
409886/0863409886/0863
zweite Eingangsleitung 107 vom Ausgang des Gesamtvergleichs-UND-Glieds 190 kommt.second input line 107 from the output of the overall comparison AND gate 190 is coming.
Des weiteren besitzt jeder Datenelementvergleicherblock das Einschalt-UND-Glied 110, dessen erster Eingang über die Leitung 103 mit dem Ausgang des Bitvergleichs-ÜND-Glieds 100 verbunden ist und dessen zweiter Eingang mit der Leitung 107, die vom Gesamtvergleichs-UND-Glied 190 kommt, verbunden ist.Furthermore, each data element comparator block has the switch-on AND element 110, the first input of which is connected to the output of the bit comparison UND element 100 via the line 103 and its second input to line 107, from the overall comparison AND gate 190 comes, is connected.
Jeder Datenelementvergleicherblock gemäß Fig. 6a enthält das A-Flipflop 130, dessen Einschalteingang mit dem Ausgang des Einschalt-UND-Glieds 110 verbunden ist und dessen aus-seitiger Ausgang über die Leitung 123 zum dritten Eingang des Nicht-Übereinstimmungs-UND-Glieds 160 führt. Das A-Flipflop speichert jeweils ein Kennzeichen, daß das Datenelement schwarz ist und mit einem entsprechenden Schwärζelement in einem aufgefundenen Bezugsmuster übereinstimmt, das kein Schwarzelement aufweist, welches nicht mit den Schwarzelementen der Bilddaten im DatenblockregisterEach data element comparator block according to FIG. 6a contains the A flip-flop 130, whose switch-on input is connected to the output of the switch-on AND element 110 is connected and its out-side output via line 123 to the third input of the mismatch AND gate 160 leads. The A flip-flop stores an indicator that the data element is black and with a corresponding Schwärζelement corresponds in a found reference pattern which has no black element which not with the black elements of the image data in the data block register
26 übereinstimmt.26 matches.
Die Funktionen dieser Datenelementvergleicherblöcke gemäß Fig. 6a können gedrängt in einer Tabelle zusammengefaßt werden. D_ stellt dabei den Binärwert für ein Schwarzelement im Bezugsmuster über die Eingangsleitung 54 dar. Die binäre Variable A^ stellt den Ein-Zustand des A-Flipflops 130 dar und die binäre Variable Dn^ dasThe functions of these data element comparator blocks according to FIG. 6a can be summarized in a table. D_ represents the binary value for a black element in the reference pattern via the input line 54. The binary variable A ^ represents the on state of the A flip-flop 130 and the binary variable D n ^ das
UNU.N.
Vorhandensein eines Schwarzelements im Datenblock über die LeitungPresence of a black element in the data block over the line
27 und weiter den Ein-Zustand des D -Flipflops 140. Die binäre Variable C0 gibt das Hilfsausgangssignal über die Leitung 117 wieder, die Variable N schließlich ein Bitvergleichssignal über die Leitung 103. Die Kennzeichnung der binären Variablen A und D_, mit einem N bedeutet den Zustand des A-Flipflops bzw. des D_-Flipflops vor dem Einlauf eines Triggerimpulses über die Leitung 52. Die Kennzeichnung der Variablen A bzw. D mit einem N+1 bedeutet den Zustand der beiden Flipflops nach der Triggerung über die Leitung 52. Nachstehend die logische Übersichtstabelle:27 and further the on-state of the D flip-flop 140. The binary variable C 0 reproduces the auxiliary output signal via the line 117, the variable N finally a bit comparison signal via the line 103. The identification of the binary variables A and D_, with an N. means the state of the A flip-flop or the D_ flip-flop before the arrival of a trigger pulse via the line 52. The identification of the variable A or D with an N + 1 means the state of the two flip-flops after the triggering via the line 52. Below is the logical summary table:
WA 972 008WA 972 008
409886/0863409886/0863
D.D.
D.D.
BN+1BN + 1
Cn = ADnDn. Eine Bedingung, die immer entsprechend dieser logisehen Tabelle erfüllt ist, ist A . = D_ „„ = N = DnDn. - A undC n = AD n D n . A condition that is always fulfilled according to this logical table is A. = D_ "" = N = D n D n . - A and
ein υ aus κ α a υ from κ α
D_, sind beide 0, wenn das Bit 0 ist. Wenn A und Dn 0 und 1 sind, B οD_, are both 0 when the bit is 0. When A and D n are 0 and 1, B ο
dann liegt ein Bit 1 vor, ist aber noch nicht codiert. Wenn A und Dn 1 und 0 sind, liegt ein Bit 1 vor und ist codiert. Das Gesamtvergleichssignal wird durch die UND-Kombination aller Hilfsausgangs signale C über die Leitungen 117 gebildet. Der Ausgangthen a bit 1 is present, but has not yet been coded. When A and D n are 1 and 0, bit 1 is present and is encoded. The overall comparison signal is formed by the AND combination of all auxiliary output signals C via lines 117. The exit
des Gesamtvergleichs-UND-Glieds 190 wird nur eingeschaltet, wenn zusätzlich ein Bitvergleichssignal N von einem Bitvergleichsblock ausgeht. Die Vervollständigung einer Zusammensetzung mehrerer Muster wird erkannt durch das Zusammenstellungs-UND-Glied 170, wenn alle 16 D -Flipflops wieder ausgeschaltet sind.of the overall comparison AND gate 190 is only switched on when in addition, a bit comparison signal N emanates from a bit comparison block. The completion of a composition of several Pattern is recognized by the compilation AND element 170 when all 16 D flip-flops are switched off again.
Zu Beginn einer Vergleichsoperation werden alle A-Flipflops und D-Flipflops über eine Leitung 53 seitens der Steuerschaltung 34 gelöscht. Daraufhin werden dann die D -Flipflops entsprechend der Anordnung von Schwarzelementen im Datenblockregister 26 ggf. eingeschaltet. At the beginning of a comparison operation, all of the A flip-flops and D flip-flops become deleted via a line 53 on the part of the control circuit 34. The D flip-flops are then displayed according to the Arrangement of black elements in the data block register 26 switched on if necessary.
Die Funktion des Bitvergleichers 28 des Datenkompressors gemäß Fig. 5 kann anhand der Identifizierung und Codierung einer Folge von Bezugsmustern aus dem Mustervorrat gemäß Fig. 3 erläutert werden. Ein Beispiel eines 4·4-Bitdatenmusters ist in Fig. 8e darge-The function of the bit comparator 28 of the data compressor according to FIG. 5 can be based on the identification and coding of a sequence of reference patterns from the pattern stock according to FIG. 3 are explained. An example of a 4x4 bit data pattern is shown in Fig. 8e.
WA 972 008WA 972 008
409886/0863409886/0863
stellt. Um die Ansprache der Bitanordnungen der Datenelemente im Datenmuster gemäß Fig. 8e zu erleichtern, wird auf Fig. 2 bezug genommen. Die obere linke Ecke von Fig. 2 zeigt einen Datenblock, der in 16 Datenelemente eingeteilt ist. Die Datenelemente sind in Spalten und Zeilen angeordnet, die von links nach rechts bzw. von oben nach unten von 1 bis 4 zählen. Es ist zweckmäßig, die einzelnen Datenelemente innerhalb des Datenblockes in Matrixform anzusprechen. Das Datenelement ganz links oben z.B. wird als Element bezeichnet und das obere Element am weitesten rechts als Datenelement 14, das Datenelement in der zweiten Zeile ganz links ist das Element 21 und das Element ganz rechts in der zweiten Zeile ist das Element 24 usw. Die Elemente des Datenmusters gemäß Fig. 8e und der Bezugsmuster in Fign. 8a bis 8d werden ebenso bezeichnet.represents. In order to facilitate the addressing of the bit arrangements of the data elements in the data pattern according to FIG. 8e, reference is made to FIG taken. The upper left corner of Fig. 2 shows a data block which is divided into 16 data elements. The data elements are in Columns and rows are arranged, counting from 1 to 4 from left to right or from top to bottom. It is expedient to the individual Addressing data elements within the data block in matrix form. The data element at the top left, for example, is called an element and the top element furthest to the right as data element 14, the data element in the second row on the far left is the Element 21 and the element on the far right in the second row is element 24, and so on. The elements of the data pattern according to FIG. 8e and the reference pattern in FIGS. 8a to 8d are also designated.
Es soll für die weitere Erklärung angenommen werden, daß der Zeilenpuffer 24 soeben das Datenmuster gemäß Fig. 8e in das Datenblockregister 26 unter Steuerung der Steuerschaltung 34 gemäß Fig. eingeladen hat. Die Steuerschaltung 34 gibt dann über die Leitung 53 zu Beginn zu allen A-Flipflops 130 und D -Flipflops 140 im Bit-For the further explanation it should be assumed that the line buffer 24 has just entered the data pattern according to FIG. 8e into the data block register 26 under the control of the control circuit 34 according to FIG. invited. The control circuit 34 then outputs via the line 53 to all A flip-flops 130 and D flip-flops 140 in the bit
JDJD
vergleicher 28 das bereits angedeutete Rückstellsignal. Nun veranlaßt die Steuerschaltung 34 das Datenblockregister 26, seine eingespeicherten Datenelemente über 4*4 Ausgangsleitungen 27 in die entsprechenden D -Flipflops gemäß Fig. 6a zu laden. Jeder Datenelementvergleicherblock gemäß Fig. 6a, dem ein Schwarzelement aus dem Datenblockregister 26 zugeführt wird, versetzt sein D -Flipflop 140 in den Ein-Zustand. Entsprechend Fig. 8a werdencomparator 28 the reset signal already indicated. Well done the control circuit 34 the data block register 26, its stored data elements via 4 * 4 output lines 27 in load the corresponding D flip-flops according to FIG. 6a. Each data element comparator block according to FIG. 6a, which has a black element is supplied from the data block register 26, sets its D flip-flop 140 in the on state. According to Fig. 8a
für die Binärvariable D Nullen für die Elemente 11, 12, 13, 21, 22 und 23 und Einsen für die Elemente 14, 24, 31, 32, 33, 34, 41, 42, 43 und 44 eingegeben. Parallel dazu stellt der Weißlängenzähler 30, dem ebenfalls die Eingangsleitungen 27 zugeführt sind, fest, ob das Datenblockwort im Datenblockregister 26 etwa gar keine Schwarzelemente enthält. Sollte dies der Fall sein, zählt •der Weißlängenzähler um einen Schritt aufwärts, wird die Steuerschaltung 34 über die Nur-Weiß-Bedingung in Kenntnis gesetzt und wird der nächste Bilddatenblock aus dem Zeilenpuffer 22 in das Datenblockregister 26 übertragen. Sollte der nächste Datenblockfor the binary variable D zeros for the elements 11, 12, 13, 21, 22 and 23 and ones for elements 14, 24, 31, 32, 33, 34, 41, 42, 43 and 44 are entered. At the same time, the white length counter provides 30, to which the input lines 27 are also fed, determines whether the data block word in the data block register 26 is even contains no black elements. If this is the case, • the white length counter counts up by one step, the control circuit 34 informed about the white-only condition and the next image data block is transferred from the line buffer 22 into the data block register 26. Should be the next block of data
WA 972 008WA 972 008
409886/0863409886/0863
ebenfalls nur weiße Elemente enthalten, schaltet der Weißlängenzähler wiederum um einen Schritt aufwärts. Ist .der nächste Datenblock jedoch nicht nur weiß, informiert der Weißlängenzähler 30 die Steuerschaltung 34 davon, daß allein ein Nur-Weiß-Block festgestellt wurde. Die Steuerschaltung 34 läßt dann die Sprunglogik 32 eine 1 in die Position 8 und eine 0 in die Position 9 als Sprungcode in das Ausgangsregister 46 einsetzen. Dies kennzeichnet, daß die in den Positonen 1 bis 7 enthaltenen Daten auszuwerten sind und dann sofort anschließend ein Block zu überspringen ist. Wenn eine Folge von Nur-Weiß-Datenblöcken durch das Datenblockregister 26 hindurchgeht, zählt der Weißlängenzähler 30 die Anzahl von aufeinanderfolgenden Weiß-Datenblöcken. Wenn dann der erste ein Schwarzelement enthaltende Datenblock festgestellt wird, gibt der Weißlängenzähler die festgestellte Zahl aufeinanderfolgender Nur-Weiß-Blocke als Wert Δ in die Positionen 1 bis 7 des Ausgangsregisters 46. Die Steuerschaltung 34 veranlaßt die Sprunglogik 32, eine 1 in die beiden Positonen 8 und 9 des Sprungcodes im Ausgangsregister 46 zu setzen. Dieser Sprungcode kennzeichnet, daß auch auf der Empfangsseite um Δ Weißblöcke weiterzuschreiten ist. Auf diese Weise werden somit Nur-Weiß-Datenblöcke durch Lauflängen codiert.also only contain white elements, the white length counter switches again one step upwards. Is. The next block of data but not all white, the white length counter 30 informs the control circuit 34 that a white-only block alone has been detected became. The control circuit 34 then leaves the jump logic 32 a 1 in the position 8 and a 0 in the position 9 as Insert jump code in output register 46. This indicates that the data contained in items 1 to 7 must be evaluated and then immediately afterwards a block has to be skipped. When a sequence of white-only data blocks through the data block register 26 passes, the white length counter counts 30 is the number of consecutive white data blocks. If then the first data block containing a black element is determined, the white length counter gives the determined number of consecutive white-only blocks as the value Δ in the positions 1 to 7 of the output register 46. The control circuit 34 causes the jump logic 32, a 1 in the two positions 8 and 9 of the jump code must be set in the output register 46. This jump code indicates that on the receiving side by Δ White blocks is to advance. In this way, white-only data blocks are thus encoded by run-lengths.
Im vorliegenden Falle enthalten die Elemente gemäß Fig. 8e nicht nur Weißinformationen. Somit wird eine normale Bezugsmustervergleichsoperation durchgeführt. Die Steuerschaltung 34 läßt aus dem Bezugsmusterspeicher 38 das Bezugsmuster Nr. 0 gemäß Fig. 3 und Fig. 8a in das Bezugsmusterregister 36 gelangen. Dabei wird der Bezugsmusterzähler 40 auf 0 gelöscht. Sämtliche Elemente des nunmehr im Bezugsmusterregister 36 stehenden Bezugsmusters sind schwarz; dies bedeutet, daß auf allen 16 Bezugsmuster-Eingangs leitungen 54 die Ein-Bedingung herrscht. In Fig. 8a ist zu erkennen, daß die Binärvariable Dn für alle 16 Bezugsmusterelemente 1 ist. Die Binärvariable An, die jeweils den Status des A-Flipflops vor der Triggerung über die Leitung 52 enthält, ist 0, weil alle A-Flipflops durch das Rückstellsignal über die Leitung 53 zu Beginn ausgeschaltet wurden. Die Binärvariable CR,In the present case, the elements according to FIG. 8e not only contain white information. Thus, a normal reference pattern matching operation is performed. The control circuit 34 allows the reference pattern No. 0 according to FIG. 3 and FIG. 8a to pass from the reference pattern memory 38 into the reference pattern register 36. The reference pattern counter 40 is cleared to 0 in the process. All elements of the reference pattern now in the reference pattern register 36 are black; this means that the on condition prevails on all 16 reference pattern input lines 54. In FIG. 8a it can be seen that the binary variable D n is 1 for all 16 reference pattern elements. The binary variable A n , which in each case contains the status of the A flip-flop before the triggering via line 52, is 0 because all A-flip-flops were initially switched off by the reset signal via line 53. The binary variable C R ,
WA 972 008WA 972 008
409886/0863409886/0863
die den Bitvergleich jeweils eines Elements kennzeichnet, ist für die Elemente, 11, 12, 13, 21, 22 und 23 Null und für die Elemente 14, 24, 31, 32, 33, 34, 41, 42, 43 und 44 Eins. Da für die 16 verglichenen Datenelemente nicht sämtliche Vergleichsausgangsleitungen 117 eingeschaltet werden, wird auch das Gesamtvergleichs-UND-Glied 190 nicht eingeschaltet. Dieser Schaltzustand wird über die Leitung 201 der Steuerschaltung 34 mitgeteilt, die daraufhin die übertragung des Bezugsmusters Nr. 1 aus dem Bezugsmusterspeicher 38 in das Bezugsmusterregister 36 veranlaßt und dabei den Bezugsmusterzähler 40 um 1 fortschalten läßt.which characterizes the bit comparison in each case of an element is zero for the elements 11, 12, 13, 21, 22 and 23 and zero for the Items 14, 24, 31, 32, 33, 34, 41, 42, 43 and 44 one. As for the 16 data items compared, not all of the compare output lines 117 are switched on, the overall comparison AND gate is also activated 190 not switched on. This switching state is communicated to the control circuit 34 via line 201, which then causes the transfer of the reference pattern No. 1 from the reference pattern memory 38 to the reference pattern register 36 and thereby lets the reference pattern counter 40 increment by 1.
14 mal wird dieser Vorgang wiederholt, bis das Bezugsmuster Nr. 14 gemäß Fig. 8b und Fig. 3 in das Bezugsmusterregister 36 gelangt. Dieses Bezugsmuster Nr. 14 ist die erste erkannte Komponente einer zusammenzusetzenden Wiedergabe des Datenmusters gemäß Fig. 8e. Dabei ergibt sich für alle Elemente des Bezugsmusters Nr. 14 ein C -Wert = 1. Die oberen beiden Elementzeilen gemäß Fig. 8b erfüllen die Einschaltbedingung des Nicht-Übereinstimmungs-UND-Inverters 160-115 aufgrund der Tatsache, daß kein Ein-Signal über die Leitung 109 einläuft, die mit der Leitung 54 für die Binärvariable D verbunden ist. Die unteren beiden Zeilen von Elementen in Fig. 8b erfüllen ebenfalls die zugehörigen Nicht-Übereinstimmungs-UND-Inverter 160-115 aus folgenden Gründen: D ist eingeschaltet und somit ebenfalls die Leitung 109. Dn auf der Datenelementeingangsleitung 27 ist ebenfalls eingeschaltet und setzt das Dg-Flipflop 140 ursprünglich in seinen Ein-Zustand. Damit wird die Statusausgangsleitung 101 eingeschaltet. In Kombination mit dem Ein-Zustand der Leitung 54 vom Bezugsmusterelement D_ wird das UND-Glied 100 eingeschaltet und weiter über die Leitung 103 und das Bitvergleichs-ODER-Glied 180 und die Leitung 119 ein Signal N an den 17. Eingang des Gesamtvergleichs-UND-Glieds 190 gegeben. Die aus-seitige Ausgangsleitung 111 des noch eingeschalteten D -Flipflops sorgt, da sie sich selbst noch im Aus-Zustand befindet, für die Erfüllung des Nicht-Vergleichs-UND-Inverters 160-115, so daß dieser ein Signal abgibt. Da alle 16 ersten Eingangsleitungen 117 des Gesamtvergleichs-UND-Glieds 190 einge-This process is repeated 14 times until the reference pattern no. 14 according to FIGS. 8b and 3 reaches the reference pattern register 36. This reference pattern No. 14 is the first recognized component of a reproduction of the data pattern according to FIG. 8e to be composed. This results in a C value = 1 for all elements of the reference pattern no. 14. The upper two rows of elements according to FIG the line 109, which is connected to the line 54 for the binary variable D, enters. The lower two rows of elements in FIG. 8b also fulfill the associated mismatch AND inverters 160-115 for the following reasons: D is switched on and thus also line 109. D n on data element input line 27 is also switched on and sets this DG flip-flop 140 originally in its on state. With this, the status output line 101 is turned on. In combination with the on state of the line 54 from the reference pattern element D_, the AND element 100 is switched on and, via the line 103 and the bit comparison OR element 180 and the line 119, a signal N is sent to the 17th input of the overall comparison AND -Glange 190 given. The out-side output line 111 of the still switched on D flip-flop ensures, since it is itself still in the off state, that the non-comparison AND inverter 160-115 is fulfilled, so that it emits a signal. Since all 16 first input lines 117 of the overall comparison AND gate 190 are connected
WA 972 008WA 972 008
409886/0863409886/0863
24236172423617
schaltet werden und außerdem das Signal über die 17. Leitung ansteht, gibt das Gesamtvergleichs-UND-Glied 190 ein Signal über die Leitungen 48 und 107 ab. Das Signal über die Leitung 107 in Kombination mit dem Vergleichssignal N über die Leitung 103 bewirkt das Einschalten des UND-Glieds 110 und des UND-Glieds 120. Somit wird das D -Flipflop zurückgestellt und das A-Plipflop ein-can be switched and also the signal via the 17th line pending, the overall comparison AND gate 190 sends a signal lines 48 and 107. The signal via line 107 in combination with the comparison signal N via line 103 is effected the switching on of the AND gate 110 and the AND gate 120. Thus, the D flip-flop is reset and the A flip-flop is switched on
£5£ 5
geschaltet, welches kennzeichnet, daß das entsprechende Datenelement schwarz war und codiert ist. Das Gesamtvergleichs-Ausgangs-'signal über die Leitung 48 bereitet die Einschaltung des UND-Glieds 42 vor und läßt die Zahl 14 als α-Wert vom Musterzähler 40 zum Ausgangsregister 46 gelangen. In dieses wird dabei der Mustercode 14 eingegeben. Nach Codierung dieser Musterzahl 14 und Eingabe in die Positionen 1 bis 7 des Ausgangsregisters 46 zeigt die Steuerschaltung 34 aufgrund der Tatsache, daß noch kein beendendes Signal über die Leitung 50 vom Bitvergleicher 28 gegeben wird, an, daß die Bezugsmusterzahl 14 allein noch nicht die gesamte geometrische Musteranordnung gemäß Fig. 8e wiedergibt. Die Steuerschaltung 34 läßt daher die Sprunglogik 32 Nullen in die Positionen 8 und 9 als Sprungcode setzen. Dann läßt die Steuerschaltung 34 das Ausgangsregister 46 das Codewort ausgeben, das die Bezugsmusterzahl 14 in codierter Form als erste Angabe einer Folge von zusammenzusetzenden Mustern enthält.switched, which indicates that the corresponding data element was black and is coded. The overall comparison output signal via the line 48 prepares the switching on of the AND gate 42 and allows the number 14 as an α value from the pattern counter 40 to Output register 46 arrive. The sample code 14 is entered into this. After coding this pattern number 14 and input the control circuit 34 points to positions 1 to 7 of the output register 46 due to the fact that there is still no terminating Signal is given via the line 50 from the bit comparator 28, indicating that the reference pattern number 14 alone is not yet reproduces the entire geometric pattern arrangement according to FIG. 8e. The control circuit 34 therefore leaves the jump logic 32 zeros set in positions 8 and 9 as a jump code. Then the control circuit 34 causes the output register 46 to output the code word which contains the reference pattern number 14 in coded form as the first indication of a sequence of patterns to be assembled.
Nun läßt die Steuerschaltung 34 aus dem Bezugsmusterspeicher die nachfolgenden Muster 15 bis 23 in das Bezugsmusterregister 36 gelangen. Das in Fig. 8c dargestellte Bezugsmuster 23 enthält Schwarzelemente in den Positionen 31, 32, 33, 41, 42 und 43. Diese Elementanordnung des Musters 23 ist jedoch bereits voll mit dem Bezugsmuster 14 erfaßt. Eine nochmalige Berücksichtigung wäre unwirtschaftlich. Der Bitvergleicher 28 weist das Bezugsmuster 23 ab, weil kein erneutes Bitvergleichssignal N vermittels des Vergleichs-UND-Glieds 100 erzeugt wird. Die Binärwerte An der Elemente 31, 32, 33, 41, 42 und 43 sind zwar Eins, der Binärwert von DßN jedoch Null. Da die Dg-Flipflops 140 im Aus-Zustand verbleiben, gibt die Leitung 101 kein Signal ab. Somit kann kein Bitvergleichs-Signal N über die LeitungThe control circuit 34 now allows the following patterns 15 to 23 from the reference pattern memory to pass into the reference pattern register 36. The reference pattern 23 shown in FIG. 8c contains black elements in positions 31, 32, 33, 41, 42 and 43. However, this element arrangement of the pattern 23 is already fully covered by the reference pattern 14. Another consideration would be uneconomical. The bit comparator 28 rejects the reference pattern 23 because no new bit comparison signal N is generated by means of the comparison AND element 100. The binary values A n of elements 31, 32, 33, 41, 42 and 43 are indeed one, but the binary value of D ßN is zero. Since the Dg flip-flops 140 remain in the off state, the line 101 does not emit a signal. This means that no bit comparison signal N can be transmitted via the line
WA 972 008WA 972 008
409886/0863409886/0863
zum Bitvergleichs-ODER-Glied 180 gegeben werden. Damit wird ein Signal über die Leitung 119 zum Gesamtvergleichs-UND-Glied 190 verhindert. Somit wird auch kein Gesamtvergleichs-Ausgangssignal über die Leitung 48 abgegeben und das UND-Glied 42 nicht eingeschaltet. Über die Leitung 201 wird der Steuerschaltung 34 mitgeteilt, daß kein gültiger Vergleich stattgefunden hat. Die Steuerschaltung 34 fährt somit fort, aufeinanderfolgende Bezugsmuster aus dem Bezugsmusterspeicher 38 in das Bezugsmusterregister 36 zu laden.are given to the bit comparison OR gate 180. This becomes a Signal on line 119 to overall comparison AND gate 190 prevented. As a result, no overall comparison output signal is output via line 48 and AND element 42 is not switched on. The control circuit 34 is informed via the line 201 that no valid comparison has taken place. the Control circuit 34 thus continues to transfer successive reference patterns from the reference pattern memory 38 into the reference pattern register 36 to load.
Jetzt laufen die bekannten Vorgänge ab bis zum Erscheinen des Bezugsmusters 39 gemäß Fig. 8d. Dieses Bezugsmuster 39 enthält wieder eine vernünftige Komponente zur Wiedergabe des geometrischen Musters gemäß Fig. 8e. Das D -Flipflop für die ElementeThe known processes now run up to the appearance of the reference pattern 39 according to FIG. 8d. This reference pattern 39 contains again a reasonable component for reproducing the geometric pattern according to FIG. 8e. The D flip-flop for the elements
titi
14 und 24 und das A-Flipflop für die Elemente 34 und 44 sind bereits eingeschaltet. Für die Elemente 14 und 24 wird ein Vergleichssignal N über die Leitung 103 zum Bitvergleichs-ODER-Glied 180 abgegeben und weitergeführt über die Leitung 119 zum Gesamtvergleichs-UND-Glied 190. Die Elemente in den ersten drei Spalten der unteren zwei Zeilen des Bezugsmusters 39 sind leer. Die Variable A^ ist jedoch noch 1. Die entsprechenden aus-seitigen Ausgangsleitungen 123 sind aus und bewirken den Ein-Zustand der Ausgangsleitungen 117 (C=1). Die Elemente in den ersten drei Spalten der oberen beiden Zeilen bewirken einen Vergleichsausgang auf ihren zugehörigen Leitungen 117. Dies, weil über die Leitungen 109, vom Bezugsmustereingang kein Ein-Signal kommt. Somit stehen Ausgangssignale für alle 16 Elemente auf ihren zugehörigen Ausgangsleitungen 117 an und sorgen für die Einschaltung des Gesamtvergleichs-UND-Glieds 190. Über die Leitung 48 läßt das Gesamtvergleichssignal das UND-Glied 42 öffnen und die Musterzahl 39 als ct~Wert vom Musterzähler 40 zu den Positonen 1 bis 7 des Ausgangsregister 46 gelangen. Weil jetzt alle D -Flipflops 140 des 16 Datenelemente umfassenden Bitvergleichers 28 rückgestellt sind, spricht das Zusammenstellungs-UND-Glied 170 an und gibt ein Ausgangssignal über die Leitung 50 zur Steuerschaltung 34. Dieses kennzeichnet, daß das gerade vorliegende Bezugs-14 and 24 and the A flip-flop for elements 34 and 44 are already switched on. For elements 14 and 24, a comparison signal N is sent via line 103 to the bit comparison OR gate 180 delivered and continued via line 119 to Overall comparison AND gate 190. The elements in the first three columns of the lower two rows of the reference pattern 39 are empty. However, the variable A ^ is still 1. The corresponding out-side Output lines 123 are off, causing the on state of output lines 117 (C = 1). The items in the first three Columns of the top two rows cause a comparison output on their associated lines 117. This is because via the lines 109, there is no on-signal from the reference pattern input. Consequently output signals for all 16 elements are present on their associated output lines 117 and ensure that they are switched on of the total comparison AND gate 190. Via line 48 can the total comparison signal, the AND gate 42 open and the pattern number 39 as ct ~ value from the pattern counter 40 to the positions 1 to 7 of the output register 46 arrive. Because now all D flip-flops 140 of the bit comparator 28 comprising 16 data elements are reset are, the assembly AND gate 170 responds and gives an output signal via the line 50 to the control circuit 34. This indicates that the current reference
WA 972 008WA 972 008
409886/0863409886/0863
muster als letzte notwendige Komponente erkannt ist für die vollständige Wiedergabe des Datenmusters gemäß Fig. 8e. Die Steuerschaltung 34 sorgt für das Laden des nächsten Datenblocks aus dem Zeilenpuffer 22 zum Datenblockregister 26. Der Weißlängenzähler 30 mit seinen 16 Eingangsleitungen 27 vom Datenblockregister 26 bestimmt nunmehr, ob der nächste Block eventuell nur weiß enthält. Wenn der nächste Datenblock nicht in allen Positionen weiß enthält, veranlaßt die Steuerschaltung 34 die Sprunglogik 32 in die Positon 8 des Ausgangsregisters 46 eine 0 und in die Position 9 eine 1 zu laden. Dies kennzeichnet das codierte Wort als Codezahl, die der letzten Komponente einer zusammengesetzten Wiedergabe entspricht. Daraufhin schreitet der empfangsseitige Decoder nach der Decodierung des Wortes um einen Block weiter. Wenn der Weißlängenzähler jedoch feststellt, daß der nächste Datenblock im Datenblockregister 26 nur weiß enthält, zählt der Weißlängenzähler um 1 aufwärts und läßt den zweitnächsten Datenblock in das Datenblockregister 26 gelangen. Wenn der zweitnächste Datenblock nicht rein weiß ist, läßt die Steuerschaltung 34 die Sprunglogik 32 eine 1 in die Position 8 und eine 0 in die Position 9 des Sprungcodes im Ausgangsregister 46 einsetzen. Dies kennzeichnet, daß das codierte Wort eine Codezahl α enthält und dazu eine Instruktion, die den empfangsseitigen Decoder um zwei Blöcke nach dem letzten decodierten Muster weiterschreiten läßt. Wenn der zweitnächste Datenblock im Datenregister jedoch nur weiße Daten enthält, dann setzt die Sprunglogik Nullen in die Positionen 8 und 9. Dies bedeutet, daß das Ausgangsregister eine Codezahl α enthält und dazu die Instruktion für die empfangsseitigen Decoder, beim augenblicklichen Block zu verbleiben. Der Weißlängenzähler zählt dann die Anzahl aufeinanderfolgender reinweißer Blöcke ab, die nacheinander aus den Zeilenpuffern in das Datenblockregister 26 geladen werden. Diese Zahl wird laufenlängencodiert übermittelt, wenn der nächste nicht reinweiße Datenblock im Datenblock 26 erscheint. Der Weißlängenzähler erkennt den ersten nicht reinweißen Datenblock, wenn dieser nach einer Folge von reinweißen Datenblöcken im Datenblockregister erscheint. Der Weißlängenzähler 30 informiert die Steuerschaltung 34 darüber und veranlaßt das ODER-WA 972 008pattern is recognized as the last necessary component for the complete Reproduction of the data pattern according to FIG. 8e. The control circuit 34 takes care of the loading of the next data block the line buffer 22 to the data block register 26. The white length counter 30 with its 16 input lines 27 from the data block register 26 now determines whether the next block may only contain white. If the next data block is not in all positions contains white, the control circuit 34 causes the jump logic 32 to position 8 of the output register 46 a 0 and to load a 1 in position 9. This identifies the coded word as a code number, which is the last component of a compound Rendering corresponds. The decoder on the receiving end then steps by one block after the decoding of the word Further. However, if the white length counter determines that the next If the data block in the data block register 26 only contains white, the white length counter counts up by 1 and leaves the second next data block get into the data block register 26. If the next data block is not pure white, the control circuit leaves 34 the jump logic 32 insert a 1 in position 8 and a 0 in position 9 of the jump code in the output register 46. this indicates that the coded word contains a code number α and an instruction that the receiving-side decoder by two Blocks following the last decoded pattern. However, if the next data block in the data register is only white Contains data, then the jump logic sets zeros in positions 8 and 9. This means that the output register has a code number α and the instructions for the decoder on the receiving end, stay at the current block. The white length counter then counts the number of consecutive pure white blocks, which are successively loaded into the data block register 26 from the line buffers. This number is transmitted encoded in running length, when the next not pure white data block appears in data block 26. The white length counter does not recognize the first one that is pure white Data block if it appears in the data block register after a sequence of pure white data blocks. The white length counter 30 informs the control circuit 34 of this and initiates the OR-WA 972 008
409886/0863409886/0863
Glied 44, die im Weißlängenzähler abgezählte Zahl als Λ"Wert in die Positionen 1 bis 7 des Ausgangsregisters 46 einzusetzen. Die Steuerschaltung 34 veranlaßt nun die Sprunglogik 32 Einsen in die Positionen 8 und 9 des Sprungcodes im Ausgangsregister 46 einzusetzen. Damit wird das codierte Wort als lauflängencodierte Folge von Δ reinweißen Datenblöcken gekennzeichnet.Member 44, the number counted in the white length counter as Λ "value in to insert positions 1 to 7 of output register 46. The control circuit 34 now causes the jump logic 32 ones into the Insert positions 8 and 9 of the jump code in the output register 46. This means that the coded word is a run-length coded sequence marked by Δ pure white data blocks.
Die vorliegende Erfindung ermöglicht eine signifikante Reduktion der einfachen geometrischen Muster, die in einem Bilddatenübertragungssystem der betroffenen Art zur Durchführung der geforderten Reduktion des Produktes aus Zeit mal Bandbreite bereitzuhalten sind. Dabei erfolgt' eine sehr fortschrittliche Packung der zu verarbeitenden Bilddaten, entweder zur Speicherung oder zur sofortigen Wiedergabe oder Übertragung, unter Anwendung eines ein- oder ggf. mehrfachen Mustervergleichs kombiniert mit der Technik der Lauflängencodierung nur weiße Elemente enthaltender Bilddetails. The present invention enables a significant reduction in the simple geometric patterns used in an image data transmission system of the type concerned to carry out the required reduction of the product from time to bandwidth are. The image data to be processed is packaged in a very advanced manner, either for storage or for immediate storage Playback or transmission, using a single or possibly multiple pattern comparison combined with the technique of run length coding of image details containing only white elements.
WA 972 008WA 972 008
409886/0863409886/0863
Claims (4)
a) Anordnung von n«m Vergleicherblöcken mit je einem ersten Eingang zur Eingabe eines Bilddatenelements (D )characterized by a bit comparator (28) with the following features:
a) Arrangement of n «m comparator blocks, each with a first input for entering an image data element (D)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37952373A | 1973-07-16 | 1973-07-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2423817A1 true DE2423817A1 (en) | 1975-02-06 |
Family
ID=23497605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742423817 Pending DE2423817A1 (en) | 1973-07-16 | 1974-05-16 | METHOD AND CIRCUIT ARRANGEMENTS FOR CODING TWO-DIMENSIONAL PICTURE INFORMATION |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5040015A (en) |
DE (1) | DE2423817A1 (en) |
FR (1) | FR2246140B1 (en) |
GB (1) | GB1442016A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041502A1 (en) * | 1979-11-05 | 1981-05-14 | Dainippon Screen Seizo K.K., Kyoto | METHOD FOR COMPRESSING IMAGE DATA |
DE3411483A1 (en) * | 1983-03-28 | 1984-10-11 | Dainippon Screen Manufacturing Co., Ltd., Kyoto | METHOD AND DEVICE FOR PROCESSING BINARY IMAGE DATA |
DE3636675A1 (en) * | 1985-10-28 | 1987-04-30 | Nippon Telegraph & Telephone | CODING METHOD AND DEVICE |
DE10328179A1 (en) * | 2003-06-16 | 2005-01-20 | Alcoa Deutschland Gmbh | Closing system and method for closing containers |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4054951A (en) * | 1976-06-30 | 1977-10-18 | International Business Machines Corporation | Data expansion apparatus |
US4091424A (en) * | 1977-02-18 | 1978-05-23 | Compression Labs, Inc. | Facsimile compression system |
JPS5821979B2 (en) * | 1977-05-02 | 1983-05-06 | 日本電信電話株式会社 | Image signal halftone processing method |
JPS5929020B2 (en) * | 1977-06-08 | 1984-07-17 | 松下電器産業株式会社 | 2D block encoding method |
JPS5533349A (en) * | 1978-08-30 | 1980-03-08 | Ricoh Co Ltd | Intermediate gradation processing system by binary value |
DE2931098C2 (en) * | 1979-07-31 | 1983-01-05 | Dr.-Ing. Rudolf Hell Gmbh, 2300 Kiel | Process for the production of printing plates |
JPS5666970A (en) * | 1979-11-06 | 1981-06-05 | Toshiba Corp | Binary device of variable density type picture |
JPS57181270A (en) * | 1982-04-16 | 1982-11-08 | Hitachi Ltd | Encoding system for binary picture signal |
JPS6379185A (en) * | 1986-09-22 | 1988-04-09 | Meidensha Electric Mfg Co Ltd | Preparing device for crt display data |
GB8627787D0 (en) * | 1986-11-20 | 1986-12-17 | British Telecomm | Pattern processing |
US5048112A (en) * | 1990-04-25 | 1991-09-10 | Hughes Aircraft Company | Data decompression system and method |
US5109438A (en) * | 1990-04-25 | 1992-04-28 | Hughes Aircraft Company | Data compression system and method |
JP4424845B2 (en) * | 1999-12-20 | 2010-03-03 | 本田 正 | Image data compression method and decompression method |
-
1974
- 1974-05-16 DE DE19742423817 patent/DE2423817A1/en active Pending
- 1974-06-12 FR FR7421944A patent/FR2246140B1/fr not_active Expired
- 1974-06-27 JP JP49072911A patent/JPS5040015A/ja active Pending
- 1974-07-10 GB GB3047174A patent/GB1442016A/en not_active Expired
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041502A1 (en) * | 1979-11-05 | 1981-05-14 | Dainippon Screen Seizo K.K., Kyoto | METHOD FOR COMPRESSING IMAGE DATA |
DE3411483A1 (en) * | 1983-03-28 | 1984-10-11 | Dainippon Screen Manufacturing Co., Ltd., Kyoto | METHOD AND DEVICE FOR PROCESSING BINARY IMAGE DATA |
DE3636675A1 (en) * | 1985-10-28 | 1987-04-30 | Nippon Telegraph & Telephone | CODING METHOD AND DEVICE |
DE10328179A1 (en) * | 2003-06-16 | 2005-01-20 | Alcoa Deutschland Gmbh | Closing system and method for closing containers |
Also Published As
Publication number | Publication date |
---|---|
GB1442016A (en) | 1976-07-07 |
JPS5040015A (en) | 1975-04-12 |
FR2246140A1 (en) | 1975-04-25 |
FR2246140B1 (en) | 1980-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2264090C3 (en) | Data compression | |
DE2640414C2 (en) | Circuit arrangement and method for compression coding using a correlation between two-dimensional matrices derived from two-valued digital images | |
DE2423817A1 (en) | METHOD AND CIRCUIT ARRANGEMENTS FOR CODING TWO-DIMENSIONAL PICTURE INFORMATION | |
DE3650764T2 (en) | Image processing device | |
DE3214521C2 (en) | ||
DE69031638T2 (en) | System for the transmission of image information | |
DE2031646C2 (en) | Method for compressing image transmission data | |
DE69413512T2 (en) | Device for decoding codes of variable length | |
DE3416795C2 (en) | Image data compression system | |
DE2558264C3 (en) | Process for compressing binary image data | |
DE2452694A1 (en) | CIRCUIT ARRANGEMENT FOR ADDRESSING A FONT LINE MEMORY | |
DE1296182B (en) | Method for transmitting binary-coded information signals and coders for outputting such signals and decoders that can be operated with them | |
DE4011758C2 (en) | ||
DE68917984T2 (en) | TV transmission and reception system with high resolution and reduced data rate. | |
DE2828012A1 (en) | DEVICE FOR TRANSMISSION OF A FACSIMILE SIGNAL WITH REDUNDANCY REDUCTION | |
DE1512654B2 (en) | METHOD AND CODING DEVICE FOR CODING GRAPHIC INFORMATION WITH REDUCED REDUNDANCY | |
DE2220693B2 (en) | Method and device for separating partial images which are not connected to one another and are present in a scanning image area | |
DE1956843A1 (en) | Redundancy reduction system | |
DE3689893T2 (en) | Device for decoding an image code. | |
DE2414239C3 (en) | Method and apparatus for compressing a binary information sequence | |
DE2625840A1 (en) | RADAR DISPLAY SYSTEM | |
DE19732626C2 (en) | Process for processing a compressed data stream | |
DE68908254T2 (en) | Television transmission system with differential coding of transformation coefficients. | |
DE2350018B2 (en) | Image analyzer | |
DE69625310T2 (en) | Reconstruction apparatus and method for compressed binary image data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |