DE2452694C2

DE2452694C2 - Method for addressing a font line memory of a data display device and arrangement for carrying out the method

Info

Publication number: DE2452694C2
Application number: DE2452694A
Authority: DE
Inventors: George Carl Palatine Ill. Zobel
Original assignee: Teletype Corp
Current assignee: AT&T Teletype Corp
Priority date: 1973-11-09
Filing date: 1974-11-06
Publication date: 1985-04-25
Also published as: DE2452694A1; GB1491691A; CA1015863A; JPS5544955B2; IT1030772B; JPS5084141A; US3903510A

Description

Die Erfindung betrifft ein Verfahren der im Oberbegriff des Patentanspruches 1 bezeichneten Art zum Adressieren eines Schriftzeilenspeichers, der mit einemThe invention relates to a method of the type specified in the preamble of claim 1 for Addressing a font line memory associated with a Datenendgerät zur selektiven Ausgabe einer Untermenge der gespeicherten Schriftzeilen in Verbindung steht, sowie eine Anordnung zur Durchführung dieses Verfahrens.Data terminal for the selective output of a subset of the stored lines of text in connection is available, as well as an arrangement for carrying out this process.

Es sind verschiedene Datensichtgeräte bekannt, dieVarious data display devices are known which

einen Speicher für die zeilenweise darzustellenden Schriftzeichen enthalten. Im allgemeinen ist der Speicherinhalt größer als die Anzahl der Zeilen, die auf dem Bildschirm (normalerweise dem Schirm einer Kathodenstrahlröhre) des Datensichtgerätes Platz haben. Umcontain a memory for the characters to be displayed line by line. In general, the contents of the memory are larger than the number of lines in the Screen (usually the screen of a cathode ray tube) of the data display device. Around eine bestimmte Adresse im Speicher anzusteuern und die aus diesem abzulesenden Zeichen auszuwählen, werden Zähler verwendet Die Zähler liefern die Adresse einer bestimmten Schriftzeile in dem Speicher und der einzelnen Schriftzeichen innerhalb dieser Zeile. Dieto control a certain address in the memory and to select the characters to be read from this, counters are used. The counters supply the address of a specific font line in the memory and of the individual characters within this line. the kodierte Information wird aus dem Speicher abgelesen, dekodiert und zur Hellsteuerung des Kathodenstrahls verwendet, während dieser den Bildschirm abtastet, so daß das gewünschte Schriftzeichen auf dem Bildschirm erscheint Da der Speicherinhalt im afigemeinen größercoded information is read from the memory, decoded and used to control the brightness of the cathode ray while it scans the screen, so that the desired character appears on the screen Since the memory content is usually larger als die zwangsläufig begrenzte Darstellungskapazität des Bildschirmes ist, müssen Vorkehrungen getroffen werden, um den jeweils darzustellenden Ausschnitt des Speicherinhalts auszuwählen.as the display capacity of the screen is inevitably limited, precautions must be taken to select the section of the memory content to be displayed.

Die Bildschirmfläche kann als Fenster angesehenThe screen area can be viewed as a window

werden, durch das der im Speicher stehende Text betrachtet wird, als ob er sich auf einem aufgerollten Papierstreifen oder Band befinde. Um die an die letzte noch durch das Fenster erkennbare Zeile anschließende Zeile sichtbar zu machen, wird der Streifen nach obenby which the text in memory is viewed as if it were on a rolled-up strip of paper or tape. To the last To make the following line visible through the line recognizable by the window, the stripe is pointing upwards

so verschoben; umgekehrt wird zur Sichtbarmachung der Zeile unmittelbar oberhalb der ersten noch erkennbaren Zeile der Streifen nach unten verschoben. Besonders lästig wird es häufig empfunden, daß die erste und die letzte Zeile des gespeicherten Textes nicht gleichzeiso postponed; conversely, to make the line visible, the strip is shifted downwards immediately above the first still recognizable line. It is often felt particularly annoying that the first and the last line of the stored text is not at the same time tig oder unmittelbar nacheinander sichtbar sind, son dern daß zu diesem Zweck erst der ganze Streifen durchgeschoben werden muß. Dies kann vermieden werden, wenn der Streifen sozusagen zu einem geschlossenen Ring zusammengeklebt wird, so daß im An-tig or immediately one after the other are visible, son that for this purpose the whole strip must first be pushed through. This can be avoided if the strip is glued together to form a closed ring, so to speak, so that schluß an die letzte Zeile des Textes wieder die erste Zeile erscheint.after the last line of the text, the first line appears again.

Um die Darstellung zu erleichtern, kann der Speicherinhalt bereits in Seiten oder Abschnitte unterteilt sein, von denen jeder eine ausreichende Zahl von TextzeilenIn order to facilitate the presentation, the memory contents can already be divided into pages or sections, each of which has a sufficient number of lines of text enthält, um den Bildschirm auszufüllen. Der Benutzer kann je nach Wunsch bestimmte Abschnitte des Speicherinhalts zurückrufen, wie man bestimmte Seiten eines Buches nachschlägt, ohne daß der ganze Speicherto fill the screen. The user can recall certain sections of memory as desired, just like looking up certain pages of a book, without using up all of the memory

Zeile für Zeile durchgegangen werden muß, um den gewünschten Speicherabschnitt aufzusuchen.Must be passed through line by line in order to find the desired memory section.

Um ein bestimmtes Schriftzeichen an einer bestimmten Stelle hervorzuheben oder die Stelle des nächsten einzugebenden Schriftzeichens anzuzeigen, ist im allgemeinen ein sogenannter Läufer bei solchen Geräten vorhanden. Der Benutzer kann mit Hilfe von Tasten die Zeile des Läufers wählen, indem er je nachdem eine Taste zum Hochschieben oder zum Herunterschieben des Läufers betätigt Durch Druck auf die entsprechende Taste verschiebt sich der Ort des Läufers hinsichtlich des Speicherinhalts, jedoch bleibt der dargestellte Ausschnitt des Speichers unverändert Der Benutzer muß hierbei aufpassen, daß der Läufer nicht ganz aus dem Bild verschwindet, da leicht eine Verwirrung entsteht, wenn der Läufer nach oben oder unten aus dem Bild auswandert Der Benutzer könnte dann annehmen, daß die Läufersteuerung nicht funktioniert hat oder er wird zu einem Irrtum angeregtTo emphasize a certain character at a certain point or the position of the next display the characters to be entered is generally a so-called runner is present in such devices. The user can control the Select the runner's row by pressing a button to move up or down, as appropriate of the runner actuated By pressing the corresponding button, the location of the runner is shifted with respect to of the memory content, but the displayed section of the memory remains unchanged. The user must Be careful here that the runner does not get completely out of the Image disappears, as confusion easily arises, if the runner drifts up or down out of the picture, the user might then assume that the rotor control has not worked or it is suggested to make an error

Der im Kennzeichen des Anspruchs 1 angegebenen Erfindung liegt die Aufgabe zugrunde, ein solches Auswandern des Laufers aus dem Sichtfeld des Datenendgerätes zu verhindern.The invention specified in the characterizing part of claim 1 is based on the object of such emigration of the runner from the field of view of the data terminal device to prevent.

Gelöst wird diese Aufgabe durch das im Patentanspruch 1 gekennzeichneten Verfahren sowie durch die ein Patentanspruch 2 gekennzeichnete Anordnung zur Durchführung des Verfahrens.This object is achieved by the method characterized in claim 1 and by the a claim 2 characterized arrangement for performing the method.

Weiterbildungen der Anordnung sind in den dem Patentanspruch 2 folgenden Unteransprüchen gekennzeichnet Further developments of the arrangement are characterized in the dependent claims following claim 2

Die vom ersten Adressenzähler bereitgestellte Adresse kann nun mittels eines Steuersignals gewählt werden, das seinerseits von der Zeilenadresse eines Läufers abhängig ist Vorzugsweise wird die gewählte Läuferadresse mit der Adresse der ersten bzw. letzten Zeile der auf dem Bildschirm dargestellten Zeilenuntermenge verglichen, und wenn die Läuferadresse nicht mehr in diese Untermenge fällt erhält der erste Adressenzähler ein entsprechendes Steuersignal, das den auf dem Bildschirm dargestellten Abschnitt des Speicherinhalts entsprechend verschiebt Der dargestellte Textabschnitt läuft also dem Läufer sozusagen immer nach, d. h. der Läufer bleibt stets im Blickfeld des Benutzers.The address provided by the first address counter can now be selected by means of a control signal, which in turn depends on the row address of a runner. The selected runner address is preferred with the address of the first or last line of the line subset shown on the screen compared, and if the traveler address no longer falls into this subset, the first address counter receives a corresponding control signal that corresponds to the portion of the memory content shown on the screen shifts The text section shown always follows the runner, so to speak, i.e. H. the The runner always remains in the user's field of vision.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung beschrieben. Hierin sindAn embodiment of the invention is described below described with reference to the drawing. Are in it

Fig. i mit den Teilfiguren F i g. IA und 1B ein Biockschaltbild der erfindungsgemäßen Schaltungsanordnung undFig. I with the sub-figures F i g. IA and 1B a block diagram the circuit arrangement according to the invention and

F i g. 2 bis 7 logische Flußdiagramme zur Erläuterung der Arbeitsweise der Schaltungsanordnung nach F i g. 1.F i g. 2 to 7 logical flow charts for explanation the mode of operation of the circuit arrangement according to FIG. 1.

In Fig. IB ist ein Speicher 10 angedeutet, der den kodierten Text enthält Zum Ablesen des Speichers werden die Adresse einer bestimmten Schriftzeile und eines ausgewählten Schriftteichens innerhalb der Zeile aufgerufen. Das Adressiervorrichtung für ein Zeichen innerhalb einer Schriftzeile und für Verschiebung des Läuferzeichens längs einer solchen Zeile ist nicht dargestellt. Der Ausgang des Speichers 10 dient zur Steuerung eines Bildschirmgerätes 12 bekannter ArtIn Fig. IB, a memory 10 is indicated, which the contains coded text To read the memory, the address of a specific line of text and a selected font within the line. The addressing device for a character within a line of writing and for shifting the cursor along such a line is not shown. The output of the memory 10 is used to control a display device 12 of a known type

Die Kapazität des Speichers 10 übertrifft diejenige des Sichtfeldes des Bildschirmgerätes 12. Beispielsweise sei angenommen, daß der Speicher 10 72 Textzeilen aufnehmen kann, während das Bildschirmgerät 12 höchstens 24 Zeilen, also ein Drittel des Speicherinhaltes, darstellen kann. Der Speicher 10 kann also in drei Ab- 6i schnitte aufgeteilt sein, die je 24 Textzeilen enthalten. Der erste Abschnitt beginnt mit der Zeile 1, der zweite mit der Zeile 25 und der letzte mit der Zeile 49.The capacity of the memory 10 exceeds that of the field of view of the display device 12. For example it is assumed that the memory 10 can hold 72 lines of text, while the display device 12 can hold at most 24 lines, i.e. a third of the memory content. The memory 10 can therefore be in three Ab- 6i sections, each containing 24 lines of text. The first section begins with line 1, the second with line 25 and the last with line 49.

Die Schaltungsanordnung enthält einen Steuerkreis 14(Fi g. 1 A), der auf vom Benutzer ausgelöste, und über ein Kabel 16 ankommende Befehle reagiert Diese Befehlssignale dienen zum Aufruf eines Festspeichers 18, der Instruktions- und Prüfsignale für die Steuerung des Gerätes liefert Die Auswahl der entsprechenden Instruktions- und Prüfsignale und die Reihenfolge ihres Abrufs aus dem Festspeicher 18 werden durch einen Befehlszeitgeber 20 bestimmt Der Zeitgeber 20 spricht auf den Zustand einer Speicherzeilen-Adressenschaltung 22 (F i g. 1 B) an und steuert demgemäß die Abrtiffolge des Festspeichers 18, wie weiter unten erläutert wird. Die Adressenschaltung 22 dient zur Wahl der Zeilenadresse des Speichers 10 und enthält einen Darstellungsadressenzähler 24, der unter Steuerung von Instruktionssignalen des Befehlsgebers die Adresse der ersten Zeile des dargestellten Textabschnitts angibt Der mehrgliedrige Ausgang des Darstelladressenzäh-Iers 24 wird über ein Kabel 28 in einen Speicheradressen-Zeilenzähler 26 eingegeben. Der Zeilenzähler 26 beaufschlagt den Speicher 10 und wirdirach dem Ablesen jeder Schriftzeile um eine Zeile weitergeschaltet, bis sämtliche 24 Zeilen des betreffenden Speicherabschnitts dargestellt sind. Nach der Ausgabe eines vollständigen, aus 24 Speicherzeilen bestehenden Bildrasters wird der Zeilenzähler 26 erneut mit dem Ausgang des Darstellungsadressenzählers 24 gefüllt und abermals um 24 aufeinanderfolgende Zeilen fortgeschaltetThe circuit arrangement includes a control circuit 14 (Fi g. 1 A), which is triggered by the user, and over a cable 16 reacts to incoming commands These command signals are used to call a read-only memory 18, the instruction and test signals for the control of the device provides The selection of the appropriate instruction and test signals and the order of their retrieval from the read-only memory 18 are determined by a Command Timer 20 Determines The timer 20 responds to the state of a memory line address circuit 22 (Fig. 1B) and controls the execution sequence accordingly of the read-only memory 18, as will be explained further below. The address circuit 22 is used to select the row address of the memory 10 and contains a presentation address counter 24 which, under the control of instruction signals of the command generator specifies the address of the first line of the text section displayed The multi-element output of the display address counter 24 is input to a memory address line counter 26 via a cable 28. The line counter 26 acts on the memory 10 and is switched on after reading each line of text by one line until all 24 lines of the relevant memory section are shown. After issuing a complete, The image grid consisting of 24 memory lines is the line counter 26 again with the output of the display address counter 24 filled and again advanced by 24 consecutive lines

Die Adresse der letzten Zeile der Bildschinndarstellung 12 wird durch einen Endadressengenerator 30 bestimmt. Die Endadresse wird einer Läuferzeilen-Adressenschaltung 32 zugeführt Die Adresse der ersten oder der letzten Zeile des dargestellten Textabschnitts wird mit der Adresse eines Läuferadressen-Zeilenzählers 34 in einem Komparator 36 verglichen. Wenn Koinzidenz eintritt wird der Darstelladressenzähler 24 je nach den Erfordernissen vor- oder zurückgeschaltet, um die Läuferzeilenadresse innerhalb der dargestellten Speicherzeilen zu halten und so zu verhindern, daß der Läufer aus dem Gesichtsfeld des Benutzers auswandert Der Steue.kreis 14 prüft in Beantwortung eines ankommenden Befehlssignals 16 den Zustand des Darstelladressenzählers 24 und des Läuferadressenzeilenzählers 34 und steuert entsprechend dem Ergebnis dieser Prüfung die Schaltungsanordnung so, daß die gewünschte Instruktionen ausgeführt werden. Im Falle eines Instruktionsbefehls wird der Darstellungsadressenzähler 24 weitergeschaltet, zurückgeschaltet oder auf die Adressen der ersten Speicherzeile voreingestellt Ebenso wird die Adresse des Zählers 34 so abgeändert, daß die Adresse der gewählten Läuferzeile erscheint; ist die gewählte Adresse so ungünstig gelegen, daß der Läufer aus dem Ge.-ich"feld des Betrachters auszuwandern sucht, so wird der Speicheradressen-Zeilenzähler 26 entsprechend weiter- oder e^vückgeschaltet, um den Läufer auf dem Bildschirm zu halten.The address of the last line of the screen display 12 is determined by an end address generator 30. The end address is fed to a rotor line address circuit 32. The address of the first or the last line of the text section shown is assigned the address of a runner address line counter 34 compared in a comparator 36. If coincidence occurs, the display address counter is 24 depending on the If necessary, switched forwards or backwards to the cursor line address within the memory lines shown to keep and so to prevent the runner from wandering out of the user's field of vision In response to an incoming command signal 16, the control circuit 14 checks the status of the display address counter 24 and the runner address line counter 34 and controls according to the result of this test Circuitry such that the desired instructions are carried out. In the case of an instruction command, the display address counter 24 is incremented, switched back or preset to the addresses of the first memory line Address of counter 34 changed so that the address of the selected runner line appears; is the chosen one The address is so unfavorably located that the runner tries to move out of the viewer's field of contact, see above the memory address line counter 26 is accordingly switched on or down to open the rotor the screen.

Die verschiedenen Instruktions- und Prüfsignale werden vom Festspeicher 18 geliefert Zum Aufruf desselben dient ein Adressenzähler 38, dessen Ausgänge über parallele Leitungen 39 mit den Adresseneingängen des Festspeichers verbunden sind. Der Adressenzäh'er 38 wird mit dem Ausgang eines zweiwerkigsn Multiplexers 40 beaufschlagt und weitergeschaltet, wie es Taktsignale vom Zeitgeber 20 i'ber den Takteingang 42 und den Steuereingang 44 vorschreiben. Zur Verbindung des Multiplexers 40 mit dem Adressenzähler 38 dienen die Leitungen 46. Der Multiplexer 40 wird seinerseits von einem Empfangsbefehl gesteuert, der einem Steuerein-The various instruction and test signals are supplied from read-only memory 18 for calling up the same serves an address counter 38, the outputs of which via parallel lines 39 with the address inputs of the Fixed storage are connected. The address counter 38 is connected to the output of a two-part multiplexer 40 applied and switched on, as there are clock signals from the timer 20 i'over the clock input 42 and the Prescribe control input 44. To connect the multiplexer 40 to the address counter 38 are used Lines 46. The multiplexer 40 is in turn controlled by a receive command sent to a control unit

5 65 6

gang 48 von einem Instruktionsdekoder 50 zugeführt gnals bewirkt wie gesagt die Eingabe der Ausgangswird. Der Multiplexer 40 hat zwei mehrstellige Eingän- adresse des Multiplexers 40 in den Zähler 3H. ge. Der erste Eingang entspricht dem Kabel 16 und wird Der Ausgang 74 des Prüfdekoders 60 (Nein) ist mit entweder vom Benutzer durch Betätigung einer ent- dem Setzeingang eines Überspringflipflops 90 vom RS-sprechenden Taste oder von einem ankommenden Mo- 5 Typ verbunden.Output 48 is supplied by an instruction decoder 50 and, as already mentioned, causes the input of the output. The multiplexer 40 has two multi-digit input addresses of the multiplexer 40 in the counter 3H. ge. The first input corresponds to the cable 16 and the output 74 of the test decoder 60 (no) is with connected either by the user by actuating one of the set input of a skip flip-flop 90 from the RS-speaking button or by an incoming Mo-5 type.

dem beaufschlagt Der andere Eingang kommt über ein Der Rückstelleingang desselben ist über die Leitung Kabel 52 von den Ausgängen des Festspeichers 18. Der 92 mit dem Ausgang für die Zahl Null des Frequenztei-Festspeicher 18 besitzt zwei vierstellige Ausgänge 54 lers 80 verbunden. Der Ausgang des Flipflops 90 ist an und 56, die beide mit dem Eingang des Multiplexers 40 einen Eingang eines UND-Gliedes 94 gelegt, dessen anves-bunden sind. Somit wird entsprechend einem Emp- 10 derer Eingang über die Leitung % mit der Zahl sieben fangsbefehl am Eingang 48 der Ausgang des Multiple- vom Frequenzteiler 80 beaufschlagt wird. Der Ausgang xers abwechselnd zwischen den über das Kabel 16 an- des UND-Gliedes 94 führt zu einem Eingang des kommenden Befehlen und dem Ausgang des Speichers ODER-Gliedes 88. dessen anderer Eingang, wie er-18 über das Kabel 52 hin- und hergeschaltet, um den wähnt, von der Zahl neun entsprechenden Impuls des Adressenzähler 38 mit einer ausgewählten Adresse zu 15 Frequenzteilers beaufschlagt wird. Wenn also der Prüfbeaufschlagen. Die vom Festspeicher bei 54 aufgegebe- dekoder 60 das Signal Nein abgibt, wird der Zähler 38 nen Befehle werden den Eingängen 58 des Instruktions- für jeden Zyklus des Frequenzteilers 80 zweimal weiterdekoders 50 zugeführt Die Öffnungsausgänge 56 sind geschaltet. Unter Normalbedingungen wird dagegen mit den Öffnungseingängen 59 des Instruktionsdeko- der Zähler durch den impuis Nummer 9 vom Frcqucnzders 50 verbunden. Nachdem dieser eine Befehlsgruppe ?o teiler nur einmal für jeden Frequenzteilerzyklus weiterverarbeitet hat, wird ein neues Befehlssignal für Emp- geschaltet Beispielsweise sei angenommen, daß der fang erzeugt und dem Eingang 48 des Multiplexers 40 Prüfdekoder 60 kein Öffnungssignal empfangen hat und zugeführt wodurch dieser zum Kabel 16 umgeschaltet demgemäß keiner der beiden Ausgänge Ja und Nein ein wird, um den nächsten Instruktionsbefehl zu empfan- Signal führt In diesem Fall wird der Ausgang Nr. 9 des _gen 25 Frequenzteilers 80 über die Leitung 86 und das ODER-Ferner sind die Ausgänge 54 und 56 des Festspeichers Glied 88 zum Adressenzähler 38 geführt, wodurch diemit den Eingängen 62 und 64 eines Prüfdekoders 60 ser um einen Schritt vorrückt. Tritt dagegen ein Signal verbunden. Dieser wird von den entsprechenden öff- Nein am entsprechenden Ausgang des Prüfdekoders 60 nungsausgängen des Festspeichers 18 selektiv geöffnet auf, so wird dadurch das Uberspringflipflop 90 gesetzt; Nach dem Auftreten eines Öffnungssignals wird die Be- 30 es bleibt gesetzt, bis es durch den Ausgangsimpuls Nr. 0 fehlsinformation am Ausgang 54 des Festspeichers 18 des Frequenzteilers Über die Leitung 92 zurückgestellt dekodiert. Ferner besitzt der Prüfdekoder 60 vier zu- wird. In diesem Zustand des Flipflops 90 werden zwei sätzliche Eingänge 66, 68, 70 und 72, von denen drei. Taktimpulse auf den Eingang 42 des Zählers 38 gegewelche die Bezeichnungen 75-1, Γ5-25 und TS-49 tra- ben, so daß dieser in einem Zyklus des Frequenzteilers gen, vom Darstellungsadressenzähler 24 herkommen. 35 80 zweimal vorrückt.The other input comes via a The reset input of the same is connected to the outputs of the read-only memory 18 via the line cable 52. The output of the flip-flop 90 is on and 56, both of which are connected to the input of the multiplexer 40, an input of an AND element 94, which is connected. Thus, according to a receiver input via line% with the number seven catch command at input 48, the output of the multiple is acted upon by frequency divider 80. The output xers alternating between the AND element 94 via the cable 16 leads to an input of the incoming commands and the output of the memory OR element 88 To the imagined, from the number nine corresponding pulse of the address counter 38 with a selected address to 15 frequency divider is applied. So when the test impact. The decoder 60 issued by the read-only memory at 54 emits the signal No, the counter 38 commands are fed to the inputs 58 of the instruction decoder 50 twice for each cycle of the frequency divider 80. The opening outputs 56 are switched. Under normal conditions, on the other hand, the counter is connected to the opening inputs 59 of the instruction decoder through pulse number 9 from the controller 50. After this has processed a command group? O divider only once for each frequency division cycle, a new command signal is switched. For example, it is assumed that the catch is generated and the input 48 of the multiplexer 40 test decoder 60 has not received an opening signal and is thus fed to the cable 16 is switched accordingly neither of the two outputs yes and no one is to the next instruction command to be received signal to In this case, the output no. 9 of the _gene 25 frequency divider 80 via the line 86 and the OR Further, the outputs 54 and 56 of the read-only memory element 88 is fed to the address counter 38, as a result of which it advances by one step with the inputs 62 and 64 of a test decoder 60. If on the other hand a signal occurs connected. This is selectively opened by the corresponding open No at the corresponding output of the test decoder 60 voltage outputs of the read-only memory 18, so that the skip flip-flop 90 is set; After the occurrence of an opening signal, it remains set until it decodes incorrect information at the output 54 of the read-only memory 18 of the frequency divider via the line 92, which is reset by the output pulse no. Furthermore, the test decoder 60 has four closes. In this state of the flip-flop 90 two additional inputs 66, 68, 70 and 72, three of which. Clock pulses on the input 42 of the counter 38, which have the designations 75-1, Γ5-25 and TS-49, so that these come from the display address counter 24 in one cycle of the frequency divider. 35 80 advances twice.

Der letzte Eingang 72 trägt die Bezeichnung »Koinz« Tritt ein Signal Ja am Ausgang 76 auf. so wird das und kommt vom Ausgang des Komparator 36. Die an Sprungfiipfiöp 82 gesetzt und bleibt gesetzt, bis es am den vier Eingängen 66 bis 72 ankommenden Signale Schluß eines Zyklus des Frequenzteilers 80 durch einen werden je nach den Befehlssignalen wahlweise zwei negativen Impuls zurückgekippt wird. Das Ausgangssi-Ausgängen 74 und 76 zugeführt, welche die Bezeichnun- 40 gnal des Flipflops 82 öffnet den Eingang des UN D-Gliegen Nein und Ja tragen und zur Steuerung des Zeitge- des 84. so daß der impuis Nr. 9 vom Frequenzteiler ou bers 20 dienen. Dieser gibt dementsprechend, wie er- über die Leitung 86 zum Eingang 44 des Adressenzahwähnt Steuersignale für den Adressenzähier 38 des lers gelangen kann und diesen veranlaßt, den Ausgangs-Festspeichers ab. wert des Festspeichers über den Multiplexer 40 zu über-Der Befehlszeitgeber 20 enthält einen Taktgeber 78 45 nehmen. Die Befehlsfolge des Festspeichers im einzel- und einen Frequenzteiler 80 modulo 10. Der Ausgang nen wird weiter unten behandelt des Frequenzteilers 80 ist mit dem Kippeingang eines Wie erwähnt, ist angenommen, daß der Speicher IO 72 Sprung-Flipflops 82 vom T-Typ verbunden. Zum Setzen Textzeilen aufnehmen kann, während das Bildscnirmgedesselben ist sein Direkteingang mit dem Ausgang 76 rät 12 nur 24 Zeilen gleichzeitig darstellen kann. Zur des Prüfdekoders «0 verbunden. Beim Auftreten des so Angabe der jeweiligen Schriftzeile, die aus dem pei-Signals Ja wird das Flipflop 78 gesetzt und kippt zurück, eher 10 ausgegeben werden soll, dient der Speicherwenn der nächste Ausgangsimpuls des Frequenzteilers adresse-Zeilenzähler 26, dessen mehrstelliger Ausgang 80 negativ wird. Der Ausgang dieses Flipflops ist mit über ein Kabel 98 auf den Zeilenadressenemgang des einem Eingang eines UND-Gliedes 84 verbunden, des- Speichers 10 gegeben wird. Der Zeilenzähler 26 wird sen Ausgang zum Ladeeingang 44 des Adressenzählers 55 nach dem Schreiben jeder Schriftzeile über eine Leitung 38 führt Wenn der Zähler 38 ein Lade- und ein Taktsi- 100 vom Sichtgerät 12 durch das Horizontal-Rücklaufsignal erhält, übernimmt er die im Multiplexer 40 stehen- gnal weitergeschaltet Dieses Rücklaufsigna] dient als de Adresse, während ein Taktsignal allein das Fortschal- Quittungssignal für die Schriftzeile und wird auf den ten des Zählers 38 bewirkt Zum Öffnen des UND-Glie- Takteingang des Adressenzählers 26 gegeben. Wenn aides 84 ist dessen anderer Eingang über eine Leitung 86 60 so eine Schriftzeile auf dem Bildschirm 12 fertiggemit einem Ausgang des Frequenzteilers 80 verbunden, schrieben ist schreitet der Zähler 26 um einen Schritt der jeweils dem neunten Taktimpuls entspricht Wenn weiter, und der Speicher 10 gibt die nächste Zeile aus. also der Frequenzteiler 80 neun von zehn Impulsen ge- Nachdem 24 Zeilen aufgeschrieben sind, gibt das Bildzählt hat öffnet sich das UND-Glied 84, und der Zähler schirmgerät ein Vertikal-Rücklaufsignal ab, das über ei-38 erhält ein Ladesignal, falls das Flipflop 82 gekippt hat 65 ne Leitung 104 auf einen Ladeeingang 102 _ues ^a.,.ers Dieser Neunerimpuls wird auch über ein ODER-Glied 26 gegeben wird, wodurch dieser die vom Darstelladres-88 auf den Takteingang des Zählers gegeben, und das senzählers 24 angebotene Adresse einspeichert Der gleichzeitige Auftreten des Taktsignals und des Ladesi- Adressenzähler 24 gibt also immer die Adresse der er-The last input 72 bears the designation “Koinz”. If a yes signal occurs at output 76. so it is and comes from the output of the comparator 36. The jump filter 82 is set and remains set until the end of a cycle of the frequency divider 80 at the end of a cycle of the frequency divider 80 at the signals arriving at the four inputs 66 to 72 . The output I outputs 74 and 76, which carry the designation 40 gnal of the flip-flop 82 opens the input of the UN D-number no and yes and to control the timer 84 so that the impuis no. 9 from the frequency divider over 20 serve. This accordingly outputs control signals for the address counter 38 of the device via the line 86 to the input 44 of the address number and causes it to be sent to the output read-only memory. value of the read-only memory via the multiplexer 40 to over-the command timer 20 contains a clock 78 45 take. The instruction sequence of the read-only memory in the individual and a frequency divider 80 modulo 10. The output NEN is dealt with further below of the frequency divider 80 is connected to the toggle input of As mentioned, it is assumed that the memory IO 72 jump flip-flops 82 of the T-type connected. To set text lines can take up while the screen is the same its direct input with the output 76 advises 12 can only display 24 lines at the same time. Connected to the test decoder «0. When the so-called indication of the respective text line occurs, the flip-flop 78 is set and flips back, rather 10 is to be output, the memory is used when the next output pulse of the frequency divider address line counter 26, whose multi-digit output 80 is negative . The output of this flip-flop is connected via a cable 98 to the row address input of the one input of an AND element 84, the memory 10 is given. The line counter 26 is sen output to the load input 44 of the address counter 55 after each line of text has been written via a line 38. When the counter 38 receives a load and a clock signal from the display device 12 through the horizontal return signal, it takes over the data in the multiplexer 40 This return signal serves as the address, while a clock signal alone is the progression acknowledgment signal for the text line and is sent to the counter 38 to open the AND clock input of the address counter 26. When aides 84 whose other input is connected via a line 86 60 such a line of text on the screen 12 is ready to be written to an output of the frequency divider 80, the counter 26 advances by one step which corresponds to the ninth clock pulse in each case, and the memory 10 returns the next line. So the frequency divider 80 gives nine out of ten pulses. After 24 lines have been written, the picture counts, the AND gate 84 opens, and the counter screen device emits a vertical return signal, which receives a load signal via ei-38 if the flip-flop 82 has flipped 65 ne line 104 to a load input 102 _u es ^ a.,. Ers This nine-pulse is also given via an OR gate 26, whereby this is given by the display address 88 to the clock input of the counter, and the counter 24 saves the offered address The simultaneous occurrence of the clock signal and the load address counter 24 therefore always gives the address of the

sten vom Speicher 10 auszugebenden Zeile an. Der Speicheradressen-Zeilenzähler 26 schreitet Zeile für Zeile fort, bis die letzte Zeile, die der Bildschirm aufnehmen kann, im Bildschirmgerät 12 beschrieben ist; dann wird ein Vertikal-Rücklaufsignal erzeugt, das erneut die Abfrage der Adresse der ersten darzustellenden Zeile aus dem Darstelladressenzähler 24 veranlaßt.most of the memory 10 to be output line. The memory address line counter 26 advances line by line Line on until the last line that the screen can accommodate is described in the display device 12; then a vertical return signal is generated, which again the Inquiry of the address of the first line to be displayed from the display address counter 24 initiated.

Zum Rückstellen des Darstelladressenzählers 24 auf die erste Zeile des Speichers 10 dient ein Rückstellsignal, das über eine Leitung 106 vom Instruktionsdekoder 50 kommt. Das Rückstellsignal kommt üker einen Eingang eines ODER-Gliedes 108 auf einen Rückstelleingang 110 des Zählers 24. Nach dem Eintreffen des Rückstellsignals ist also die Zähleradresse diejenige der Reihe 1 des Speichers. Ferner liefert der Instruktionsdekoder 30 abhängig von einem entsprechenden Befehlssignal ein Hochschiebesignal SCUP über die Leitung 112, das an den Eingang 114 des Adressenzählers 24 angelegt wird und bewirkt, daS dessen Adresse um · erhöh: v.'ird. Ein ebenfalls vom Dekoder 50 beim Auftreten eines entsprechenden Befehls geliefertes Herunterschiebesignal SCDN wird über die Leitung 116 auf den Eingang 118 des Adressenzählers 24 gegeben und bewirkt, daß die im Zähler stehende Adresse um eins vermindert wird. So läßt sich vom Instruktionsdekoder 50 aus der Darstelladressenzähler 24 entweder auf die Zeile 1 zurückstellen oder je nach Wunsch um eine Zeile vor- oder zurückschieben.A reset signal which comes from the instruction decoder 50 via a line 106 is used to reset the display address counter 24 to the first line of the memory 10. The reset signal comes via an input of an OR element 108 to a reset input 110 of the counter 24. After the reset signal has arrived, the counter address is that of row 1 of the memory. In addition, the instruction decoder 30 delivers, depending on a corresponding command signal, a shift-up signal SCUP via the line 112, which is applied to the input 114 of the address counter 24 and causes its address to be increased by v. A shift- down signal SCDN, likewise supplied by the decoder 50 when a corresponding command occurs, is applied via the line 116 to the input 118 of the address counter 24 and has the effect that the address in the counter is decreased by one. Thus, the instruction decoder 50 can either set the display address counter 24 back to line 1 or, as desired, move it forward or backward by one line.

Beispielsweise sei angenommen, daß der Darstelladressenzähler 24 nacheinander vorgeschoben wurde, bis die in ihm stehende Adresse diejenige der 72. Zeile des Speichers, d. h. der letzten Zeile desselben, ist Zum Dekodieren dieser Adresse dient ein Dekoder 120 für die Zeile 72, dessen Ausgang auf einen Eingang eines UND-Gliedes 122 gegeben wird. Der andere Eingang desselben wird vom Signal SCUP über die Leitung 112 voiTi !nstrakiionsdekoder 50 geöffnet Bei Koinzidenz zwischen dem Signal SCUP und der Adresse der Zeile 72 geht ein Signal vom UND-Glied 122 zum noch freien Eingang des ODER-Gliedes 108 und damit zum Rücksteileingang lic des Zählers. Wenn aiso ein Hochschiebesignal vom Instruktionsdekoder 50 geliefert wird, erhöht sich der Zählerinhalt 24 fortlaufend, bis im Ausgang des Zählers 24 die Adresse der Zeile 72 auftritt Wenn dies der Fall ist wird der Adressenzähler 24 auf eins zurückgestellt Dadurch ergibt sich das gewünschte Überwechseln, durch das der Benutzer im Stande ist, den gesamten Speicherinhalt durch Weiterschieben in einer einzigen Richtung (hier nach oben) zu betrachten.For example, it is assumed that the display address counter 24 has been advanced one after the other until the address in it is that of the 72nd line of the memory, ie the last line of the same Input of an AND gate 122 is given. The other input of the same is opened by the signal SCUP via the line 112 voiTi! Nstrakiionsdekoder 50. If there is a coincidence between the signal SCUP and the address of line 72, a signal goes from AND element 122 to the still free input of OR element 108 and thus to the reverse input lic of the counter. If an upshift signal is supplied by the instruction decoder 50, the counter content 24 increases continuously until the address of line 72 appears in the output of the counter 24 the user is able to view the entire memory content by sliding it further in a single direction (here upwards).

Das Überwechseln beim Verschieben nach unten wird folgendermaßen bewirkt: Solange der Benutzer die Taste für Abwärtsverschiebung drückt, liefert der Instruktionsdekoder 50 fortlaufend Befehlssignale SCDN, bis die Stelle überschritten wird, bei welcher das Ausgangssignal des Darstellungsadressenzählers die Adresse der ersten Textzeile des Speichers enthält Um diese Zeile zu dekodieren, ist ein Dekoder 124 für Zeile 1 vorgesehen, dessen Ausgangssignal auf einen Eingang eines UND-Gliedes 126 gegeben wird. Der andere Eingang des letzteren ist mit dem Ausgang SCDN des Instruktionsdekoders 50 über die Leitung 116 verbunden. Bei Koinzidenz zwischen dem Signal SCDN und der Adresse der Reihe 1 geht ein Signal vom UND-Glied 126 zu einem Eingang 128 des Zählers 24, an dem die Adresse 72 voreingestellt wird. Wenn also ein Abwärtsverschiebungssignal vom Instruktionsdekoder 50 kommt, schreitet der Zähler 24 fort, bis an seinem Ausrans die Adresse der Zeile 1 auftritt In diesem ZeitThe changeover when shifting down is effected as follows: As long as the user presses the key for downward shifting, the instruction decoder 50 continuously supplies command signals SCDN until the point is exceeded at which the output signal of the display address counter contains the address of the first text line of the memory around this line To decode, a decoder 124 is provided for line 1, the output signal of which is given to an input of an AND element 126. The other input of the latter is connected to the output SCDN of the instruction decoder 50 via the line 116. In the event of a coincidence between the signal SCDN and the address of row 1, a signal goes from the AND element 126 to an input 128 of the counter 24, at which the address 72 is preset. Thus, when a downshift signal comes from instruction decoder 50, counter 24 advances until the address of line 1 appears at its exit, at this time punkt wird er auf die Adresse der Zeile 72 voreingestellt und ergibt so das gewünschte Überwechseln der Anzeige. So kann der Benutzer die Verschiebung des dargestellten Abschnitts in beiden Richtungen beliebig fort-point it is preset to the address of line 72 and thus results in the desired changeover of the display. In this way, the user can continue to move the section shown in both directions at will. setzen.set.

Die drei Testsignale TS-I. TS-25 und Γ5-49 werden jeweils vom Darstelladressenzähler abgegeben, wenn eine der betreffenden Schriftzeilen in dem Zähler enthalten ist. Sie werden dann wie erwähnt dem betreffen-The three test signals TS-I. TS-25 and Γ5-49 are each output from the display address counter if one of the relevant lines of characters is contained in the counter. As mentioned, you will then den Eingang 66,68 oder 70 des Prüfdekoders zugeführt.the input 66,68 or 70 of the test decoder is supplied.

Der Ausgang des Darstelladressenzählers 24 wird inThe output of the display address counter 24 is shown in

den Speicheradressen-Zeilenzähler eingespeichert,the memory address line counter is stored, wenn ein Vertikal-Rücklaufsignal vom Sichtgerät 12when a vertical return signal from the display device 12 auftritt. Nach jedem solchen Rücklaufsignal wird deroccurs. After each such return signal, the

is Speicheradresse-Zeilenzähler 26 vom Horizontal-Rücklaufsignal zeilenweise fortgeschaltet, bis 24 Speicherzeilen dargestellt sind. Wenn in den Speicherzähler die Adresse einer Zeile im dritten, letzten Abschnitt des Speichers, d: h·. der 7,eilen 49 bis 72. eingespeist wurde,The memory address line counter 26 is incremented line by line by the horizontal return signal until 24 memory lines are displayed. If in the memory counter the Address of a line in the third, last section of the memory, d: h ·. the 7th, rushing 49 to 72nd was fed, liefert jedoch der Zähler 26 die Adresse der Zeile 72, bevor ein Vertikal-Rücklaufsignal erzeugt wurde. Zum Überwechseln des Adressenzählers 26 dient ein Dekoder 130 für die Zeile 72, der über das Kabel 98 mit dem Zähler 26 verbunden ist Der Ausgang des Dekoders 130however, counter 26 provides the address of line 72 before a vertical retrace signal is generated. To the Switching over the address counter 26 is a decoder 130 for the line 72, which is connected to the via the cable 98 Counter 26 is connected to the output of decoder 130 ist mit einem Eingang eines UND-Gliedes 132 verbunden, an dessen anderen Eingang das Horizontal-Rücklaufsignal angeschlossen ist Der Ausgang des UND-Gliedes 132 speist einen Rückstelleingang 124 des Speicheradressen-Zeilenzählers 26, so daß bei einer Koinzi-is connected to one input of an AND element 132, to the other input of which the horizontal return signal is connected. The output of the AND element 132 feeds a reset input 124 of the memory address line counter 26, so that in the event of a coincidence denz zwischen einer dekodierten Zeile 72 und einem Horizontal-Rücklaufimpuls der Zähler 26 auf die Adresse der Reihe 1 des Speichers 10 voreingestellt wird und dann durch die nachfolgenden Horizontal-Rücklaufsignale fortgeschaltet wird, bis 24 Zeilen des Speichersdenz between a decoded line 72 and a horizontal return pulse of the counter 26 is preset to the address of the row 1 of the memory 10 and is then advanced by the subsequent horizontal return signals to 24 lines of memory sämtlich aufgerufen sind.are all called.

Auf diese Weise werden die erste und die letzte Zeile des Speichers nahtlos aneinandergefügt.In this way, the first and last rows of memory are seamlessly joined together.

Wie man sieht, liefert der Ausgang des Darstelladressenzählers 24 die Adresse der ersten aus dem SpeicherAs can be seen, the output of the display address counter 24 supplies the address of the first from the memory abgelesenen Zeile. Die Adresse der letzten dieser Zeilen wird von einem besonderen Endadressengenerator 30 bereitgestellt. Dieser Generator enthält einen Komparator 136 für den Wert 49, dessen Eingang mit dem Ausgang des Darstelladressenzählers über ein Kabel 28read line. The address of the last of these lines is generated by a special end address generator 30 provided. This generator contains a comparator 136 for the value 49, the input of which with the Output of the display address counter via a cable 28 verbunden ist, das die Startadresse der Darstellung liefert Wenn die Startadresse die Adresse der Zeile 49 übersteigt, liefert der Komparator 136 ein Signal, das einem binären Addierglied 138 zugeführt wird. Wenn der Komparator ein Signal abgibt, das einer Startadreswhich supplies the start address of the display If the start address is the address of line 49 exceeds, the comparator 136 supplies a signal which is fed to a binary adder 138. if the comparator emits a signal that a start address se von mehr als 49 entspricht, subtrahiert das Addier glied 138 von der am Eingang 140 zugeführten Startadresse 49 Zeilen. Wenn kein Signal vom Komparator 136 vorliegt, bedeutet dies, daß die Startadresse sich in den ersten beiden Abschnitten des Speichers befindetse is greater than 49, the adder subtracts member 138 of the start address fed to input 140, 49 lines. If there is no signal from the comparator 136 is present, this means that the start address is in located in the first two sections of memory In diesem Falle liefert das binäre Addierglied 138 eine Adresse, die 23 Zeilen nach der Startadresse liegtIn this case the binary adder 138 provides a Address that is 23 lines after the start address

Der Ausgangswert des Addiergliedes 138 stellt die Endadresse dar. Sie wird über Kabel 142 einem Eingang des Läufermultiplexers 144 zugeführt Ein zweiter EinThe output value of the adder 138 represents the end address. It becomes an input via cable 142 of rotor multiplexer 144 is fed to a second one gang dieses Multiplexers empfängt die Startadresse vom Darstellungsadressenzahler 24. Der Multiplexer besitzt zwei Steuereingänge, nämlich einen Eingang EOD, der über die Leitung 146 mit dem entsprechenden Ausgang des Instruktionsdekoders 50 verbunden ist,The output of this multiplexer receives the start address from the display address counter 24. The multiplexer has two control inputs, namely an input EOD which is connected to the corresponding output of the instruction decoder 50 via the line 146, und einen Eingang SOD, der mit dem Ausgang SOD des Instruktionsdekoders 50 über die Leitung 148 verbunden ist Wenn ein Signal SOD vom Instruktionsdekoder 50 gegeben wird, wird die Adresse des Darstelladressen-and an input SOD, which is connected to the output SOD of the instruction decoder 50 via the line 148. When a signal SOD is given by the instruction decoder 50, the address of the display address is

Zählers zum Ausgang des Multiplexers 144 geleitet, der seinerseits über Kabel 150 mit einem Eingang des Komparators 36 verbunden ist, der zur Läuferzeilen-Adressenschaltung 32 gehört. Wenn ein Signal EOD vom Instruktionsdekoder 50 ausgegeben wird, geht das Ausgangssignal des Addiergliedes 138 über den Multiplexer 144 zum Komparator 36. Der Komparator 36 vergleicht nach Erteilung eines entsprechenden Befehls die Adresse der Startzeile (JOD) und der Endzeile (EOD) mW. dem Ausgang des Läuferadressen-Zeilenzählers 34 und bei Koinzidenz wird ein Ausgangssignal zur Leitung KOINZ auf den Eingang 72 des Prüfdekoders 60 gegeben. Das Ausgangssignal des Läuferadressenzählers 34 gelangt ferner auf einen Läufergenerator 152 und dient dort zur Bestimmung der Zeilenlage des Läufers in bekannter Weise (hier z. B. DE-OS 20 29 710).Counter to the output of the multiplexer 144, which in turn is connected via cable 150 to an input of the comparator 36, which belongs to the runner row address circuit 32. When a signal EOD is output by the instruction decoder 50, the output signal of the adder 138 goes via the multiplexer 144 to the comparator 36. The comparator 36 compares the address of the start line (JOD) and the end line (EOD) mW after a corresponding command has been issued. the output of the rotor address line counter 34 and, in the event of coincidence, an output signal on the line KOINZ is given to the input 72 of the test decoder 60. The output signal of the runner address counter 34 also reaches a runner generator 152 and is used there to determine the position of the runner's line in a known manner (here, for example, DE-OS 20 29 710).

Wenn der Benutzer über das Kabel 16 den Befehl eingibt, den Läufer auf dem Bildschirm nach oben zu verschieben, erzeugt der Instruktionsdekoder 50 ein Signa! LDEC, das über die Leitung !58 auf einen Eingang des Läuferadressenzählers 34 gelangt und außerdem zu einem Eingang eines UND-Gliedes 154 gegeben wird. Das Signal LDEC bewirkt, daß der Läuferadressenzähler 34 rückwärts zählt, was einer Bewegung des Läufers auf dem Bildschirm nach oben entspricht. Bei dieser Rückwärtszahlung Zeile für Zeile tritt schließlich der Moment auf, in dem der Zähler 34 die Adresse der ersten Zeile des Speichers 10 enthält Um die Adresse zu dekodieren, ist ein Dekoder 156 für die Zeile 1 vorgesehen, dessen Ausgangssignal auf den zweiten Eingang des UND-Gliedes 154 gegeben wird. Bei Koinzidenz des Signals LDEC und der Adresse der ersten Zeile im Zähler 34 gibt das UND-Glied 154 ein Voreinstellsignal für die Adresse der Zeile 72 auf den Zähler 34. Diese Voreinstellung bewirkt das Überwechseln des Läuferadressenzählers zur letzten Zeile des Speicherinhalts in entsprechender Weise, wie es oben im Zusammenhang mit der Arbeitsweise des Darstelladressenzählers 24 beschrieben wurde. Ebenso liefert bei einem entsprechenden Befehl der Instruktionsdekoder 50 ein Signal LlNC über die Leitung 159, das dem Zähler 34 zugeführt wird, um diesen zum Vorwärtszählen zu veranlassen. Nachdem eine gewisse Anzahl <tm Signalen LINC dem Zähler 34 zugeführt wurde, enthält dieser schließlich die Adresse der Zeile 72 des Speichers. Diese Adresse wird in einem Dekoder 160 dekodiert und ein entsprechendes Ausgangssignal auf den einen Eingang eines UND-Gliedes 162 gegeben. Der andere Eingang dieses UND-Gliedes ist mit der Leitung 159 verbunden. Wenn also das Signal LINC und die Adresse der Zeile 72 gleichzeitig auftreten, gibt das UND-Glied 162 einen Ausgangsimpuls ab, der über ein ODER-Glied 164 auf den Rückstelleingang des Läuferadressen-Zeilenzählers gelangt Durch diese Rückstellung kommt in den Läuferadressenzeilenzähler wieder die Adresse der Speicherzelle 1. Um den Zähler 34 direkt rückzustellen, ist der andere Eingang des ODER-Gliedes 164 über die Leitung 106 mit dem Rückstellausgang des Instruktionsdekoders 50 verbunden.When the user inputs the command via the cable 16 to move the runner up on the screen, the instruction decoder 50 generates a signal! LDEC, which reaches an input of the rotor address counter 34 via the line! 58 and is also given to an input of an AND element 154. The signal LDEC causes the runner address counter 34 to count down, which corresponds to a movement of the runner up on the screen. In this backward payment line by line, the moment finally occurs in which the counter 34 contains the address of the first line of the memory 10. To decode the address, a decoder 156 is provided for line 1, the output of which is sent to the second input of AND Link 154 is given. If the signal LDEC and the address of the first line in counter 34 coincide, the AND element 154 sends a presetting signal for the address of line 72 to counter 34. This presetting causes the runner address counter to switch to the last line of the memory content in a corresponding manner, such as it was described above in connection with the operation of the display address counter 24. Likewise, given a corresponding command, the instruction decoder 50 supplies a signal LINC via the line 159, which is fed to the counter 34 in order to cause it to count upwards. After a certain number of <tm signals LINC have been fed to the counter 34, this finally contains the address of the line 72 of the memory. This address is decoded in a decoder 160 and a corresponding output signal is given to one input of an AND element 162. The other input of this AND element is connected to line 159. So if the signal LINC and the address of line 72 occur at the same time, the AND element 162 emits an output pulse which is sent via an OR element 164 to the reset input of the rotor address line counter Memory cell 1. In order to reset the counter 34 directly, the other input of the OR element 164 is connected to the reset output of the instruction decoder 50 via the line 106.

F i g. 2 bis 7 zeigen verschiedene Flußdiagramme für bestimmte Befehlskombinationen des Festspeichers 18. Nach Beendigung einer bestimmten Programmfolge liefert der Instruktionsdekoder einen Empfangsbefehl, der dem Eingang 48 des Multiplexers 40 zugeführt wird, und leitet das nächste ankommende Befehlssignal durch den Multiplexer, um den Festspeicher 18 zu beaufschlagen. Fig.2 zeigt den Signalfluß für den Befehl, Läufer und Darstellung in Ruhestellung zu überführen. Der BefehlF i g. FIGS. 2 through 7 show various flow charts for certain command combinations of the read-only memory 18. After a certain program sequence has ended, the instruction decoder sends a receive command, the is fed to the input 48 of the multiplexer 40, and passes the next incoming command signal through the Multiplexer to apply to read-only memory 18. Fig.2 shows the signal flow for the command, runner and To transfer representation in rest position. The command dient dazu, das Bildgerät 12 auf die erste Zeile des Speichers 10 und den Läufer auf die erste dargestellte Zeile zurückzuführen. Das betreffende Befehlssignal durchläuft den Multiplexer und gelangt in den Zähler, um dieserves to move the image device 12 to the first line of the memory 10 and the runner to the first line shown traced back. The relevant command signal passes through the multiplexer and reaches the counter in order to generate the Adresse des Festspeichers zu bestimmen. Der Festspeicher sendet einen Öffnungsbefehl zu dem Instruktionsdekoder, der über Leitung 106 ein Rückstellsignal für den Darstelladressenzähler 24 und den Läuferzähler 34 abgibt. Nach Ausführung dieser Rückstellungen ist dieDetermine the address of the permanent memory. The read only memory sends an opening command to the instruction decoder, which sends a reset signal for the display address counter 24 and the runner counter 34 outputs. After these provisions have been made, the

ίο Programmfolge beendet, und der Festspeicher ist bereit, den nächsten Befehl zu empfangen.ίο Program sequence ended and the permanent memory is ready, to receive the next command.

Wenn gemäß F i g. 3 ein Befehl zum Abwärtsschieben eintrifft, erzeugt der Instruktionsdekoder das Signal SCDN über die Leitung 116, woraufhin der DarstellIf according to FIG. 3 arrives a command to shift down, the instruction decoder generates the signal SCDN via the line 116, whereupon the display adressenzähler 24 rückwärts zählt und so die Darstel lung um eine Schriftzeile nach unten verschiebt. Der Festspeicher 18 wird zeitgerecht zur nächsten Adresse verschoben, und ein Signal LDEC gelangt über die Leitung 158 vom Instruktionsdekoder zum Läuferzähleraddress counter 24 counts down and thus shifts the display down by one line of text. The read-only memory 18 is timely shifted to the next address, and a signal LDEC is passed over the line 158 from the instruction decoder to the runner counter 34_: so daß der Zähler rückwärts zählt und damit die relative Läuferstellung hinsichtlich der Darstellung erhalten bleibt. Wenn die Adresse des Darstelladressenzählers gleich derjenigen der Zeile 1 ist, bewirkt das Signal SCDN, daß der Darstelladressenzähler in der34 _: so that the counter counts down and thus the relative rotor position is retained with regard to the display. If the address of the display address counter is equal to that of line 1, the signal SCDN causes the display address counter in the oben beschriebenen Weise in die entgegengesetzte Richtung überwechselt Wie erwähnt, wird bei einem Befehl zum Abwärtsschieben auch der Läuferzähler 34 rückwärts gezählt Dadurch bleibt der Läufer stets im Gesichtsfeld des Benutzers und muß nicht erst vergeb-described above in the opposite way Direction changed As mentioned, the rotor counter 34 is also activated when a command to shift down is given counting backwards As a result, the runner always remains in the user's field of vision and does not have to

Hch gesucht werden.To be wanted.

F i g. 4 bezieht sich auf einen Befehl zum Aufwärtsschieben. Der Instruktionsdekoder erzeugt in diesem Falle das Signal SCUP, das über die Leitung 112 des Zählers 24 nach oben verschiebt. Danach wird ein SignalF i g. 4 relates to a scroll up command. In this case, the instruction decoder generates the signal SCUP, which shifts the counter 24 upwards via the line 112. After that there will be a signal LINC über die Leitung 159 gegeben, durch das der Läuferzähler 34 zum Vorwärtszählen angeregt wird. LINC given over the line 159, through which the rotor counter 34 is excited to count up.

F i g. 5 erläutert den Befehlsfluß nach dem Eintreffen des Befehls, um einen Abschnitt vorzurücken. Der Instruktionsdekoder 50 liefert in diesem Falle das SignalF i g. Fig. 5 explains the flow of instructions after the arrival of the instruction to advance a section. The instruction decoder 50 supplies the signal in this case SCUP für den Darstelladressenzähler 24, so daß dieser sich um eine Zeile nach oben verschiebt. Der Festspeicherzähler 38 schreitet einen Schritt vorwärts, und der Dekoder 50 sendet das Signal LWC zum Eingang des Läuferzählers 34, der einen Schritt weiterzählt Beim SCUP for the display address counter 24 so that it shifts up one line. The read only memory counter 38 advances one step, and the decoder 50 sends the signal LWC to the input of the rotor counter 34 which counts one step further Auftreten des nächsten Taktimpulses bepfiehlt der Festspeicher dem Prüfdekoder 60, seinen Eingang TS-I zu prüfen, ob der Darstelladressenzähler 24 die Adresse der ersten Zeile des ersten Abschnitts im Speicher 10 enthält Es sei angenommen, daß dies nicht der Fall istWhen the next clock pulse occurs, the read-only memory instructs the test decoder 60 to close its input TS-I check whether the display address counter 24 has the address of the first line of the first section in memory 10 It is assumed that this is not the case

so Dann gibt der Ausgang 74 des Prüfdekoders das Signal Nein auf den Zeitgeber 20, wodurch der Speicher um zwei Schrittimpulse vorrückt und den Festspeicheradressenzähler 38 um zwei Stellungen weiterschaltet Der Prüfdekoder prüft entsprechend dem neuen Ausso then the output 74 of the test decoder gives the signal no to the timer 20, which causes the memory to advances two step pulses and advances the read-only memory address counter 38 by two positions The test decoder checks according to the new off gangssignal des Festspeichers den Zähler nach der Adresse der 25. Zeile, welche die erste Zeile des zweiten Speicherabsclmitte darstellt Es sei angenommen, daß der Adressenzähler 24 diese Adresse nicht enthält Der Adressenzähler 38 überspringt daraufhin wieder zweioutput signal of the permanent memory the counter after the Address of the 25th line, which is the first line of the second center of memory. Assume that the address counter 24 does not contain this address. The address counter 38 then again skips two Stellungen, und wieder prüft der Dekoder 60, ob nun die Adresse der Zeile 49 dabei ist Wenn dies nicht der Fall ist, gibt der Festspeicher einen Wiederholungsbefehl auf den Prüfdekoder 60, der ein Ausgangssignal Ja auf das Sprungflipflop 82 gibt, wodurch die Befehlsfolge in diePositions, and again the decoder 60 checks whether the address of line 49 is included. If this is not the case is, the read-only memory issues a repeat command to the test decoder 60, which sends an output signal Yes to the Jump flip-flop 82 there, whereby the command sequence in the Ausgangsstellung zurückkommt Nachdem der Daritelladressenzähler 24 und der Läuferzähler 34 um eine Zeile vorgerückt sind, prüft der Prüfdekoder 60 abermals den Darstelladressenzähler 24 nach dem AuftretenStarting position comes back After the Daritell address counter 24 and the rotor counter 34 by one Line are advanced, the test decoder 60 again checks the display address counter 24 after the occurrence

1111th

der Adresse der ersten 25. oder 49. Zeile. Wenn die Adresse einer dieser Zeilen auftritt, liefert der Prüfdekoder ein Ausg,*ingssignal vom Wert Ja am Ausgang 76 tu. /der Zeitgeber gibt einen Sprungbefehl für den Festspeicher 18 in eine Stellung, in der er verbleibt. Der Darstelladressenzähler 24 enthält dann die erste Zeile eines der drei Speicherabschnitte.the address of the first 25th or 49th line. If the address of one of these lines occurs, the test decoder delivers an output signal of the value Yes at output 76 tu. / the timer issues a jump instruction for the permanent memory 18 to a position in which it remains. The display address counter 24 then contains the first line one of the three memory sections.

Wenn der Befehl erteilt wird, den Läufer abwärtszuschieben, gibt der Festspeicher gemäß F i g. 6 auf den Instruktionsdekoder 50 einen Befehl, so daß dieser ein Signal EOD auf den Steuereingang des Multiplexers 144 gibt. Das Signal EOD vom Dekoder 50 wird dadurch über den Multiplexer 144 zum Komparator 36 geleitet, wo es mit der Adresse des Läuferadressenzählers 34 verglichen wird. Fails eine Koinzidenz festgestellt wird, wird ein Koinzidenzsignal KOINZ zum Eingang 72 des Prüfdekoders gegeben und bewirkt das Auftreten eines Signals la am Ausgang 76. Infolgedessen schaltet der Zeitgeber 20 den Artressenzahler 38 um zwei Schritte weiter, und der Fesispeicher instruiert demgemäß den Dekoder 50 daf Signal SCUP abzugeben. Beim nächsten Taktimpuls befiehlt der Festspeicher 18 dem Dekoder 50, ein Signal LINCzu erzeugen. Die oben beschriebene Weiterschaltung des Darstelladressenzählers 24, wenn der Läufer sich in der letzten Zeile des dargestellten Ausschnitts befindet, gewährleistet, daß der Läufer nicht vom Bildschirm verschwindet, sondern der dargestellte Ausschnitt wird vielmehr um eine Zeile nach oben verschoben, bevor der Läufer eine Zeile weiterwandert. Falls keine Koinzidenz zwischen dem Signal EOD und der Läuferadresse auftritt, gibt der Prüfdekoder 60 ein Signal Nein auf den Zeitgeber. Demzufolge wird der Festspeicher 18 um 2 Zeilen weitergeschaltet und der Instruktionsdekoder 50 sendet ein Signal LlNC zum Läuferadressenzähler 34.When the command is given to push the slider down, the read-only memory is shown in FIG. 6 sends a command to the instruction decoder 50, so that the latter sends a signal EOD to the control input of the multiplexer 144. The signal EOD from the decoder 50 is thereby passed via the multiplexer 144 to the comparator 36, where it is compared with the address of the rotor address counter 34. If a coincidence is found, a coincidence signal KOINZ is sent to the input 72 of the test decoder and causes a signal Ia to appear at the output 76. As a result, the timer 20 advances the item counter 38 by two steps, and the reading memory accordingly instructs the decoder 50 of the signal Submit SCUP . At the next clock pulse the read-only memory 18 commands the decoder 50 to generate a signal LINC. The above-described advancement of the display address counter 24 when the runner is in the last line of the section shown ensures that the runner does not disappear from the screen, but rather the section shown is shifted up one line before the runner moves on one line . If there is no coincidence between the EOD signal and the rotor address, the test decoder 60 outputs a No signal to the timer. As a result, the read-only memory 18 is advanced by 2 lines and the instruction decoder 50 sends a signal LINC to the runner address counter 34.

In Fig. 7 gibt der Instruktionsdekoder 50 beim Eintreffen eines Befehls, den Läufer nach oben zu verschieben, das Signal SOD auf den Multiplexer 144. Das Ausgangssignal des Darstelladressenzählers 24 wird zwecks Vergleich mit dem Inhalt des Läuferadressenzählers 34 dem Komparator 36 zugeführt. Der Prüfdekoder gibt das Signal Ja auf den Zeitgeber, wenn eine Koinzidenz vorliegt. In diesem Fall macht der Festspeicher einen Sprung, und der Dekoder 50 gibt ein Signal LDEC auf den Läuferadressenzähler 34. Dann rückt der Festspeieher 18 zeilenweise weiter, und der Dekoder 50 gibt ein Signal LDEC auf den Läuferzähler 34. Falls keine Koinzidenz eintritt wenn die Läuferadresse und die Startadresse verglichen werden, wenn der Läufer also sich nicht in der ersten Zeile des dargestellten Ausschnittes befindet, springt der Festspeicher, und ein Signal LDEC gelangt vom Decoder 50 zum Läuferzähler 34. So ist gewährleistet, daß beim Auftreten eines Befehls zum Aufwärtsschieben des Läufers dieser nicht vom Bildschirm verschwinden kann. Ist vielmehr der Läufer in der ersten Darstellungszeile, so verschiebt sich der dargestellte Ausschnitt gleichzeitig mit der Aufwärtsbewegung des Läufers um eine Zeile nach oben, so daß der Läufer stets auf dem Bildschirm sichtbar bleibtIn FIG. 7 the instruction decoder 50 sends the signal SOD to the multiplexer 144 when an instruction arrives to move the slider upward. The output signal of the display address counter 24 is fed to the comparator 36 for comparison with the contents of the slider address counter 34. The test decoder sends the signal Yes to the timer if there is a coincidence. In this case, the read-only memory makes a jump and the decoder 50 outputs a signal LDEC to the rotor address counter 34. Then the read-only memory 18 advances line by line, and the decoder 50 outputs a signal LDEC to the rotor counter 34. If no coincidence occurs when the rotor address and the start address are compared, so if the runner is not in the first line of the section shown, the read-only memory jumps and a signal LDEC passes from decoder 50 to runner counter 34. This ensures that when an instruction occurs to move the runner up it cannot disappear from the screen. Rather, if the runner is in the first line of the display, the section shown moves up one line at the same time as the runner moves upwards, so that the runner always remains visible on the screen

6060

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

6565

Claims

Patent claims:

1. Verfahren zum Adressieren eines Schriftzeilenspeichers, um codierte Informationen zur Darstellung auf einem Bildschirm eines Datengerätes auszulesen, und zur Steuerung der Zielverfolgung eines Läufers, wobei der Speicherinhalt größer als die auf dem Bildschirm darstellbare Zeilenmenge ist, dadurch gekennzeichnet, daß die Adresse der ersten Zeile der darstellenden Zeilenmenge des Speicherinhalts von einem ersten Adressenzähler bereitgestellt wird, daß die Adresse der ersten Zeile in einen zweiten Adressenzähler eingegeben wird, der die darstellenden Zeilen zyklisch zählt, daß die Läuferadresse eines Läuferzeilen-Adressenzählers zur Bestimmung der Zeilenadresse des Läufers ausgewählt wird, daß die Adressen des Läuferzeilen-Adressenzähjers mit der Adresse aus dem ersten AdressenzähSez-und einer davon abgeleiteten Adresse für die letzte auf dem Bildschirm dargestellten Zeile verglichen wird, um festzustellen, ob die Läuferadresse den Läufer auf dem Bildschirm plaziert, und daß bei negativem Vergleichsergebnis die Adresse der ersten Zeile der darzustellenden Zeilenmenge des Speicherinhalts in eine Adresse verändert wird, die den Läufer auf dem Bildschirm plaziert1. Method for addressing a font line memory to encoded information for display on a screen of a data device read out, and to control the target tracking of a runner, the memory content greater than is the number of lines that can be displayed on the screen, characterized in that the address the first line of the representative line set of the memory contents from a first address counter it is provided that the address of the first line is entered into a second address counter, which counts the displayed lines cyclically, that the runner address of a runner line address counter to determine the row address of the runner is selected that the addresses of the runner line address counter with the address from the first Address count and an address derived therefrom for the last one displayed on the screen Line is compared to see if the runner address places the runner on the screen, and that if the comparison result is negative, the address of the first line of the set of lines of the memory content to be displayed is changed to an address which places the runner on the screen

2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1 zum Adressieren eines Schriftzeilenspeichers, um codierte Informationen auf einem Bildschirm unter Mitwirkung eiaes Läufers darzustellen, wobei der Speiche· inhalt größer als die Anzahl der auf dem Bildschirm darstellbaren Zeilen ist, gekennzeichnet durch einen ersten Adressenzähler (24) zum Bereitstellen der Adresse der ersten Zeile der darzustellenden Zeilenmenge des Speicherinhalts, einen zweiten Adressenzähler (26) in dem wahlweise die Adresse des ersten Adressenzählers (24) eingegeben wird, eine Fortschalteinrichtung (100) für den zweiten Adressenzähler (26), um den Schriftzeilenspeicher (10) aufeinanderfolgend im Hinblick auf die darstellenden Zeilen zu adressieren, einen Läufer-Adressen-Zeilenzähler (34) zum Bereitstellen einer Läuferadresse, einen Komparator (36), um die Läuferadresse mit der Zeilenadresse aus dem ersten Adressenzähler (24) und der daran abgeleiteten Adresse für die letzte auf den Bildschirm dargestellte Zeile zu vergleichen und durch eine Steuereinrichtung (14) zur wahlweisen Veränderung der Adresse im ersten Adressenzähler (24) in Abhängigkeit von Befehlssignalen.2. Arrangement for performing the method according to claim 1 for addressing a font line memory to encoded information on a To display the screen with the assistance of a runner, the memory content being greater than the number of lines that can be displayed on the screen, characterized by a first address counter (24) for providing the address of the first line the number of lines of the memory content to be displayed, a second address counter (26) in the optionally the address of the first address counter (24) is entered, an indexing device (100) for the second address counter (26) to the font line memory (10) successively in To address with regard to the representing lines, a runner address line counter (34) for providing a runner address, a comparator (36) to display the runner address with the line address from the first address counter (24) and the address derived from it for the last one on the screen to compare the line shown and by a control device (14) for optional change the address in the first address counter (24) as a function of command signals.

3. Anordnung nach Anspruch 2, gekennzeichnet durch logische Schaltmittel (108, 120,122,110 oder 12*, 126, 128) zum Einstellen des ersten Adressenzählers (24) auf eine bestimmte Adresse in Abhängigkeit von einem Befehlssignal und der Adresse einer ausgewählten Zeile der darzustellenden Zeilenmenge des Speicherinhalts.3. Arrangement according to claim 2, characterized by logic switching means (108, 120, 122, 110 or 12 *, 126, 128) for setting the first address counter (24) to a specific address as a function of a command signal and the address of a selected line of the line quantity of the memory content to be displayed.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Adresse ausgewählter Zeilen diejenige der ersten oder letzten Zeile des Speicherinhalts ist.4. Arrangement according to claim 3, characterized in that the address of selected lines is that of the first or last line of the memory content.

5. Anordnung nach Anspruch 4, gekennzeichnet durch einen Endadressengenerator (30) zur Lieferung der Adresse der letzten Zeile der darzustellenden Zeilenmenge des Speicherinhalts.5. Arrangement according to claim 4, characterized by an end address generator (30) for supplying the address of the last line of the line set of the memory content to be displayed.

6. Anordnung nach einem der Ansprüche 2 bis 5,6. Arrangement according to one of claims 2 to 5,

gekennzeichnet durch logische Schaltmittel (160, 162,164 oder 156,154) zur Einstellung des Läuferadressen-Zeilerizählers (34) auf eine vorbestimmte Adresse in Abhängigkeit von einem bestimmten Befehlssignal und von der Adresse einer vorbestimmten Zeile des Speicherinhalts.characterized by logic switching means (160, 162, 164 or 156, 154) for setting the rotor address line counter (34) to a predetermined one Address as a function of a specific command signal and of the address of a predetermined line of the memory content.

7. Schaltungsanordnung nach einem der Ansprüche 2 bis 6, gekennzeichnet durch logische Snhaltmittel (130,132) zur Einstellung des zweiten Adressenzählers (26) auf eine vorbestimmte Zeile des Speicherinhalts in Abhängigkeit von einem Steuersignal und von der Adresse einer ausgewählten Zeile.7. Circuit arrangement according to one of claims 2 to 6, characterized by logical Snhaltmittel (130,132) for setting the second address counter (26) to a predetermined line of the Memory content as a function of a control signal and of the address of a selected line.