DE2445926B2 - System zur uebertragung mehrstufiger daten - Google Patents

System zur uebertragung mehrstufiger daten

Info

Publication number
DE2445926B2
DE2445926B2 DE19742445926 DE2445926A DE2445926B2 DE 2445926 B2 DE2445926 B2 DE 2445926B2 DE 19742445926 DE19742445926 DE 19742445926 DE 2445926 A DE2445926 A DE 2445926A DE 2445926 B2 DE2445926 B2 DE 2445926B2
Authority
DE
Germany
Prior art keywords
signals
level
codes
binary
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742445926
Other languages
English (en)
Other versions
DE2445926A1 (de
Inventor
Shin'ichi; Fujimoto Hiroshi; Tokio Koike
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2445926A1 publication Critical patent/DE2445926A1/de
Publication of DE2445926B2 publication Critical patent/DE2445926B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

1. F.K.Becker. E. R. K retzmer, J.R.Sheehan, »A New Signal Format For Efficient Transmission«, The Bell System Technical Journal. Bd. XLV.No. 5,S. 755-758(Mai/Juni 1966):
2. E. R. K r e t ζ m e r, »Generalization of a Technique for Binary Data Communication«. IEEE Transactions on Communication Technology 1 %6. S. 67-68:
3. A. M. G e r r i s h und R. D. H ο w s ο η. »Multilevel Partial Response Signalling«. ICC '67 Record 19 CP 67-1181, S. 186.
Bei derartigen Systemen ist zu berücksichtigen:
(1) Bei der Übertragung eines mehrwertigen Signals in Form eines Basisbandsignals muß in Betracht gezogen werden, ob die Polarität des Signals in einem Verstärker od. ä. invertiert worden ist.
(2) Bei Übertragung eines mehrwertigen Signals in Form eines bandbegrenzten Amplitudenmoduiations-Signals kann die Polarität des Basisbandsignals nach der Demodulation möglicherweise dadurch invertiert sein, daß die Phase der demodulierten Trägerwelle, die bei der synchronen Demodulation eingesetzt wird, um 180° verschoben worden ist.
Für das unter (2) genannte Problem ist wichtig, daß auf Empfängerseite im Restseitenband- oder Einseitenband-Empfänger üblicherweise eine Phasensteuerschaltung für die demodulierte Trägerwelle verwendet wird, um die Querkomponeite im demodulierten Basisbandsignal auf Null zu halten. Auch dabei kann jedoch — wie bekannt — die Phase der demodulierten Trägerwelle
55
60
um 180° verschoben sein (vgl. dazu auch DT-OS 2305075).
Die Invertierung der Polarität eines mehrwertigen Signals führt bei einem PRS-System dazu, daß die Stufe ι 3Jes Signals am Ausgang des Senders (Symbol S, am Eingang des Senders) als Stufe (-i) im Empfänger empfangen wird, die das demoduliertc Symbol Sn-< ergibt, und daß demgemäß die Stufen / und N-/außer für die Stufe 0, wenn N eine ungerade Zahl ist, und für die Stufen 0 urd M2, wenn N eine gerade Zahl ist, nicht mehr miteinander identisch sind. Gleichermaßen: Wird aus einem Symbol S/ am Eingang des Senders durch das PRS-System ein Signal der Stufe —(N—i)am Ausgang des Senders und wird dies übertragen, dann wird, wenn eine Invertierung der Polarität erfolgt, im Empfänger die Stufe (N-i) empfangen. Dies führt dazu, daß bei Oemodulation das Symbol Sn-, entsteht Die Daten werden also nicht korrekt übertragen.
Man kann dieses Problem also auch dahingehend beschreiben, daß bei einer Invertierung der Polarität das Symbol S1 stets unrichtigerweise für das Symbol Sn-, gehalten wird. Jedoch werden die obenerwähnten Symbole S0 und Sm auch bei Auftreten einer Invertierung der Polarität korrekt übertragen. In anderen Worten: Die Symbole S1 und Sn-, bilden ein Symbolpaar, das bei Invertierung der Polarität nicht korrekt übertragen wird (dabei ist /eine positive ganze Zahl größer oder kleiner als N/2).
Es ist Aufgabe der vorliegenden Erfindung, ein PRS-Übertragungssystem der eingangs genannten Art für mehrstufige Signale zu schaffen, bei dem die Übertragung bzw. die Feststellung der die Daten darstellenden Signale im Empfänger auch dann richtig ausgeführt wird, wenn — wie oben beschrieben — eine Invertierung der Polarität auftritt.
Erfindungsgemäß wird diese Aufgabe durch die im Kennzeichen des Patentanspruchs angegebenen Merkmale gelöst.
Es findet also vor der Bildung des PRS-Signals auf der Sendeseite eine besondere differentielle Codierung und auf der Empfängerseite nach der Decodierung des PRS-Signals eine entsprechende differentielle Decodierung statt.
Ausführungsbeispiele der Erfindung werden im folgenden ui.ter Bezugnahme auf die Zeichnungen näher beschrieben. Es stellen dar
Fig. la und Ib schematische Darstellungen eines Codierers bzw. eines Decodierers eines PRS-Systems,
F i g. 2a und 2b für ein Ausführungsbeispiel Blockschahbilder eines differentiellen Codierers bzw. differentiellen Decodierers,
f i g. 3 eine Transformationstabelle, die die Beziehung zwischen den Signalen am Eingang und den durch sie dargestellten Symbolen nach Fig? angibt,
F i g. 4a und 4b für ein bevorzugtes Ausführungsbeispiel nach logischen Verknüpfungselementen aufgebaute Schaltbilder des differentiellen Codierers bzw. Decodierers für ein 15stufiges PRS-Signal,
F i g. 5 eine Transformationstabelle, die die Beziehungen zwischen den Signalen am Eingang und den durch sie dargestellten Symbolen nach F i g. 4 angibt.
Die in den Fig.2a bzw. 2b dargestellten Codierer bzw. Decodierer verarbeiten binär codierte Symbole, die z. B. in der in F i g. 3 gezeigten Weise dargestellt werden. In diesem Beispiel ist N = 2m. Die Symbole S, (7=1, 2, ..., N-1) entsprechen m Kombinationen binärer Codes, von denen jede durch m parallele Bits cebildet wird. Diese stellen entweder m verschiedene parallel am Eingang aultretende Datensignale, ein bestimmtes in m parallele Bits umgewandeltes Datensigna! oder ein entsprechend umgewandeltes am Eingang in kombiniert prfallel/serieller Form vorliegendes Datensignal dar. Dabei ist — wie in Fig.3 dargestellt — von Bedeutung, daß zwischen den Symbolen und den zugeordneten m binären Codes jeweils eine solche Korrespondenz besteht, daß sich die den Symbolen Si und Sn-, zugeordneten binären Codes lediglich im höchstwertigen Bit (most significant bit: MSB), das mit Ui bezeichnet ist, unterscheiden und daß die anderen Bits durch dieselben binären Codes dargestellt werden, d.h. dieselben sind. Eine solche Beziehung kann man selbst dann im allgemeinen Fall gewährleisten, wenn N = 2m nicht gilt Eine binäre Codierung dieser Art ist nicht auf Fälle der in F i g. 3 gezeigten Art beschränkt
Der Codierer nach F i g. 2a weist die Eingangsklemmen 11, 12, 13 und 14 auf, an denen binäre Signale eingehen, die das höchstwertige Bit B% (MSB), die weiteren Bits B2, B3 usw. beziehungsweise das niedrigstwertige Bit (least significant bit: LSB) darstellen; entsprechend weist der Codierer Ausgangsklemmen 21 bis 24 auf. Er weist ferner einen Codedetektor 1 auf. Er stellt alle Symbole S, fest, außer, wenn N eine ungerade Zahl ist. das Symbol So, und, wenn A/eine gei ade Zahl ist. die Symbole 5b und Sn/2- Ferner ist ein als »Tor« wirkendes UND-Verknüpfungsglied 2, ein Exclusiv-ODER-Verknüpfungsglied 4 und ein 1 -Bit Speicher 4 vorgesehen Der soweit beschriebene Aufbau der Schaltung bewirkt die bekannte differentielle Codierung des höchstwertigen Bits (MSB) B\ nur dann, wenn das Symbol am Eingang keines der beiden obenerwähnten Symbole Sa oder Sn/i ist.
Ferner ist eine Auswahlschaltung 5 vorgesehen. Sie gibt an ihrem Ausgang das dem Codierer am Eingang zugeführte höchstwertige Bit (MSB) 8\ dann als solches ab. wenn das Symbol am Eingang eines der obenerwähnten Symbole 5b oder Sn/2 ist. Wenn das Symbol am Eingang jedoch weder 5b noch Sn/2 ist, gibt die Auswahlschaltung 5 an ihrem Ausgang, wie oben beschrieben, das differentiell codierte höchstwertige Bit (MSB) Si ab. Ist das Symbol am Eingang des Codierers eines der obenerwähnten Symbole 5b oder Sn/z, ist das durch das UND-Verknüpfungsglied 2 gebildete »Tor« geschlossen. Es gibt ein Signal vom logischen Wert »0« an das Exclusiv-ODER-Verknüpfungsglied 3 ab, so daß der Inhalt des 1-Bit-Speichers 4 ohne Veränderung erhalten bleibt.
Der Decodierer nach F i g. 2b weist einen Codedetektor 101, ein als »Tor« wirkendes UND-Verknüpfungsglied 102, ein Exclusiv-ODER-Verknüpfungsglied 103, einen 1-Bit-Speicher 104 und eine Auswahlschaltung 105 auf. Die Auswahlschaltung 105 führt je nachdem, ob ein am Eingang des Empfängers eingegangenes Symbol eines der obenerwähnten Symbole 5b oder Sn/2 ist oder nicht, eine zur Codeumsetzung im Sender inverse Codeumsetzung aus. Obwohl in dem Decodierer ein Rückkopplungspfad vorgesehen ist, wird dieser unterbrochen, wenn am Eingang des Decodierers ein Symbol auftritt, das nicht eines der obenerwähnten Symbole 5b und Sn/2 ist, so daß ein im Übertragungspfad auftretender Codefehler im Decodierer niemals unendlich lange umlaufen kann.
Bei der beschriebenen differeniiellen Codierung werden die Symbole 5, und 5W_, paarweise differentiell codiert. Daraus folgt, daß bei einer PRS-Codierung bzw. Decodierung selbst dann, wenn infolge einer Invertie-
rung der Polarität im Clbertragungspfad das Symbol S, fälschlicherweise als Symbol Sw-, aufgefaßt wird, diese Symbole dennoch korrekt übertragen werden. Da die Symbole Sb und Sn/i selbst bei Auftreten einer Invertierung der Polarität nicht falsch aufgefaßt werden können, brauchen sie nicht differentiell codiert werden.
Die Fig.4a und 4b zeigen als ein bevorzugtes Ausführungsbeispiel einen differentiellen Codierer bzw. Decodierer in einem PRS-Datenübertragungssystem für ein 15stufiges Signal (im oben beschriebenen Beispiel war N = 8 «= 23). Im vorliegenden Beispiel entsprechen, wie aus F i g. 5 zu ersehen, 8 Symbole S0, Si, .... S? den in F i g. 5 angegebenen binären Codes ßi, B2 urtd B3. Die Symbole Si und Sy, S? und S6. sowie S3 und Ss bilden dabei jeweils Paare, die sich nur im höchstwertigen Bit (MSB) ßi unterscheiden.
Der Codierer nach F i g. 4a weist die Eingangsklemmen 211, 212 und 213 auf, auf denen Signale eingehen, die die Codes ßi, B2 bzw. Bj darstellen; ihnen entsprechen Ausgangsklemmen 221,222 bzw. 223.
' )er Codierer weist ferner ein Verknüpfungsglied 201 auf. Nur dann gibt dieses an seinem Ausgang 231 ein Signal vom logischen Wert »1« und an seinem Ausgang 232 ein Signal vom logischen Wert »0« ab, wenn die binären Codes an den beiden Eingangsklemmen 212 (Bz) und 213 (Bj) den logischen Wert »0« haben. Dies ist nach F i g. 5 für S0 und Sm = S, der Fall.
Ferner sind ein UN D-Verknüpfungsglied 202. ein Exclusiv-ODER-Verknüpfungsglied 203. ein 1-Bit-Schieberegister 204. UND-Verknüpfungsglieder 205 und 205', sowie ein ODER-Verknüpfungsglied 205" vorgesehen. Das I -Bit-Schieberegister 204 wird von Taktimpulsen betrieben, deren Wiederholungsfrequenz gleich der der Signale am Eingang ist.
Sind beide binären Codes an den Eingangsklemmen 212 (Bz) und 213 (Bi) »0«, dann entspricht das — wie erwähnt — entweder dem Symbol So oder dem Symbol S« (Sn/z)\ diese Symbole werden, da das für B\ als Tor wirkende Verknüpfungsglied 202 »geschlossen« ist, nicht differentiell codiert. Erscheint an dem durch die Eingangsklemmen 211 bis 213 gebildeten Eingang des Decodierers ein anderes Symbol als So und Si, dann werden die durch die Verknüpfungsglieder 202 und 204 gebildeten Tore für ßi bzw. für das Signal am Ausgang des Exclusiv-ODER-Verknüpfungsgliedes 203 geöffnet, da das Signal am Ausgang 232 des Verknüpfungsgliedes 201 dann »1« ist Das UND-Verknüpfungsglied 205' wird als Tor für B\ geschlossen, da der Ausgang 231 des Verknüpfungsgliedes 201 »0« ist. Die Verknüpfungsglieder 205,205', 205" bilden in ihrer Gesamtheit für das höchstwertige Bit (MSB) Bi die Auswahlschaltung, die ft (bei S0, S.) entweder direkt oder (bei S, φ S0. S4) differentiell codiert weitergibt.
Der Decodierer nach F i g. 4b weist entsprechend den binären Codes Bi, Bx bzw. fls zugeordnete Emgangs- klemmen 321,322 und 323 und Aasgangsklemmen 311, 312 bzw. 313 auf. Ferner ist ein als Tor wirkendes Verknüpfungsglied 301 vorgesehen. Es gibt an seinen Ausgang 331 ein Signal vom logischen Wert »1« und an seinem Ausgang 332 ein Signal vom logischen Wert »0« dann ab, wenn die Signale an beiden Eingangsklemmen 322 (B2) und 323 (Bi) gleichermaßen den logischen Wert »0« aufweisen. Ferner weist der Decodierer nach Fig.4b ein für den differentiell decodierten binären Code B\ (Eingangsklemme 321) als Tor wirkendes UND-Verknüpfungsglied 302, ein Exclusiv-ODER-Verknüpfungsglied 303, ein 1-Bit-Schieberegister 304, UND-Verknüpfungsglieder 305 und 305', sowie ein ODER-Verknüpfungsglied 305" auf. Außer wenn die an beiden Eingangsklemmen 322 und 323 anliegenden
,5 binären Codes (B2, Bj) gleichermaßen »0« sind, werden die an den Eingangsklemmen des Decodierers eingehenden Signale differentiell decodiert. Dies ist nach F i g. 5 bei den Symbolen S0 und S4 der Fall. Treten an den Eingangsklemmen des Decodierers jedoch andere Symbole als So und S4 auf, dann wird das Signal am Ausgang 331 des Verknüpfungsgliedes 301 »0« und am Ausgang 332 des Verknüpfungsgliedes 301 »1«. Das UN D-Verknüpfungsglied 305 wird ais Tor für das Signal am Ausgang des 1 -Bit-Schieberegisters 304 geschlossen.
das UND-Verknüpfungsglied 305' als Tor für ßi geöffnet. Ebenso wird das UND-Verknüpfungsglied 302 ais Tor für das Signal am Ausgang des 1-Bit-Schieberegisters 304 geöffnet. Die Verknüpfungsglieder 305, 305', 305" bilden in ihrer Gesamtheit eine Auswahlschaitung, die ß, (bei S0, S4) direkt oder (bei S1 Φ S0. S,) differentiell decodiert weitergibt
Aus dieser Beschreibung der Ausführungsbeispiele ergeben sich folgende Vorteile:
1. Das Problem von PRS-Datenübertragungssystemen. das bei herkömmlichen Übertragungspfaden, bei denen die Möglichkeit einer Invertierung der Polarität gegeben ist. in ein».i korrekten Übertragung besteht, ist besonders einfach und effektiv gelöst. Das ist insbesondere im Hinblick darauf von Bedeutung, daß es zwar bekannt ist, bei PRS-Datenübertragungssystemen andere Codefehler, die im Übertragungspfad entstehen, unter Ausnützung der Redundanz beim Codiervorgang festzustellen (J. F. G u η η und J. A. Lombard). »Error Detection for Partial Response Systems«. iCC'69 Record b9 CP - 402 COM. S. 46-1 bis 46-4). mit diesen bekannten Methoden eine Invertierung der Polarität im Übertragungspfad jedoch nicht feststellen kann.
2 Da ledigHch das höchstwertige Bh (MSB) differendefl codiert und decodiert wird, reicht sowohl im Sender als auch im Empfänger unabhängig von N nur ein Speicher aus. Die dabei notwendigen logischen Verknüpfungssenaitungen sind schaltungsmäßig wenig aufwendig.
3. Die Vorteile des PRS-Systems bleiben erhalten.
Hierzu 3 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    System zur Übertragung mehrstufiger Daten, die derart in Form paralleler binärer Codes codiert sind. daß die übertragenen binären Codes ein auf einem Teil des Basisbandes begrenztes und besondere geformtes Frequenzspektrum aufweisen (PRS), und bei dem dem Sender zugeführte parallele binäre Codes (binäre Eingangscodes), die die Stufen N-i to und /darstellen (N ist die Anzahl der möglichen Stufen der Daten und / eine ganze positive Zahl kleiner als NJ, paarweise überwacht werden und ein Codierer, wenn die überwachte Stufe N-/ oder / und gleich der zuletzt davor überwachten Stufe N—i oder / ist, die Stufe / darstellende parallele binäre Codes (binäre Ausgangscodes), und. wenn die überwachte Stufe N-i cder / und ungleich der zuletzt davor überwachten Stufe N-/oder / ist. die Stufe N-i darstellende binäre Codes (binäre Ausgangscodes) erzeugt, und einen Teil der binären Eingangscodes sowie die binären Ausgangscodes auf der Grundlage des PRS-Systems in ein /V-siufiges Codesignal umwandelt, das nach einer Amplitudenmodulation mit einem Pilot-Trägersignal an einen Empfänger übertragen wird, und bei dem zur Rückgewinnung der parallelen binären Eingangscodes im Empfänger eine kohärente Demodulation der übertragenen Signale erfolgt, die paarweise Oberwacht werden, und ein Decodierer, wenn die überwachte Stufe N-/oder /und gleich der zuletzt davor überwachten Stufe Λ»' —/oder /ist die Stufe / darstellende rückgewonnene parallele binäre Ausgangscodes und. wenn die überwachte Stufe N — i oder / und ungleich der zuletzt davor überwachten Stufe N-i oder /ist, die Stufe N-i darstellende rückgewonnene parallele binäre Ausgangscodes erzeugt, dadurch gekennzeichnet, daß die Paaren (S* Sn-,) von Daten zugeordneten parallelen binären Eingangscodes (Bt ... Bm) derart bestimmt sind, daß diese sich lediglich im höchstwertigen Bit (Bi) unterscheiden und ihre restlichen Bits (B2 ... Bm) gleich sind und daß der Codierer bzw. der Decodierer lediglich das höchstwertige Bit (B\) codiert bzw. decodiert.
    Die Erfindung betrifft ein System zur Übertragung mehrstufiger Daten der im Oberbegriff des Patentanspruchs genannten Art.
    Zur Einführung in die Aufgabenstellung der vorliegenden Erfindung soll zunächst die grundsätzliche Funktionsweise eines Codierers und eines Decodierers bei einem PR-System beschrieben werden. Dieses System basiert darauf, daß das Frequenzspektrum des übertragenen Codesignals, d. h. die Frequenzantwort des übertragenen Signais im Basisband eine besondere Form aufweist. Die Frequenzen liegen innerhalb eines bestimmten Frequenzbereichs, sind also — im Vergleich zum Frequenzspektrum üblicher Signale — auf einen bestimmten Bereich des Frequenzbandes begrenzt und diesem in besonders »geformter« Weise angepaßt. Ein derartiges Codierverfahren wird daher als »Partial Response Shaping« (im folgenden: PRS) bezeichnet. Die folgenden Erläuterungen beziehen sich dabei auf in einem derartigen PRS-System binär codierte mehrstufige Signale im Format (1,0, -1). Es handelt sich dabei um ein System der Klasse 4 (vgl die Einteilung von Kreizmer, IEEE Trans. Cosnm. Techn. 1966, S. 67).
    Fig. la zeigt den prinzipiellen Aufbau eines Codierers zur Bildung der PRS-Signale im (1.0. - 1)-Format, F i g. Ib den eines Decodierers für dasselbe Format und System. Fig. la und xb treffen zu. wenn die Signale (2 N-1) Stufen aufweisen können (N ist eine positive ganze Zahl und nicht kleiner ah 3).
    In dem auf der Sendeseite vorgesehenen Codierer (Fig. la) werden in einem Addierer die Eingangssignale, die N verschiedene Symbole S0. Sy Sj — 5\., darstellen können, einer Modulo-N-Addition mit den um 2 Tverzögerten Signalen am Ausgang des Addierers unterworfen. Dabei ist Feine Taktzeit der Datenübertragung. Von den dabei entstehenden Signalen am Ausgang des Addierers werden dann wiederum die um 2 T verzögerten Signale am Ausgang des Addierers subtrahiert. Demgemäß können die Signale am Ausgang des Subtrahierers (2 /V— 1) Stufen, nämlich die Stufen
    _,'V-1). -(N-2) -1.0.1 (N- 1). annehmen.
    In dem auf der Empfängerseite vorgesehenen Decodierer (F i g. 1 b) werden in einem Addierer die eingehenden Signale mit einer Zahl N einer Modulo-A/-Addition unterworfen.
    Da bei diesem Datenübertragungssystem ein von den Signalen am Eingang des Senders dargestelltes Symbol
    S,(i = 1.2 /V-I) in den Signalen am Ausgang des,
    Senders entweder der Stufe /oder -(N- i)entspricht. kann die Decodierung sehr einfach erfolgen; ein während der Übertragung auftretender Codefehler pflanzt sich auf die Empfängerseite nicht fort. Derartige PRS-Systeme für Signale im (1,0, - 1 )-Format sind z. B. in folgenden Veröffentlichungen beschrieben:
DE19742445926 1973-09-27 1974-09-26 System zur uebertragung mehrstufiger daten Granted DE2445926B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10884273A JPS5325729B2 (de) 1973-09-27 1973-09-27

Publications (2)

Publication Number Publication Date
DE2445926A1 DE2445926A1 (de) 1975-04-10
DE2445926B2 true DE2445926B2 (de) 1977-02-10

Family

ID=14494943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742445926 Granted DE2445926B2 (de) 1973-09-27 1974-09-26 System zur uebertragung mehrstufiger daten

Country Status (4)

Country Link
US (1) US3947767A (de)
JP (1) JPS5325729B2 (de)
DE (1) DE2445926B2 (de)
GB (1) GB1478708A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224409A (en) * 1975-08-20 1977-02-23 Fujitsu Ltd Partial response modulation system
US4135057A (en) * 1976-09-07 1979-01-16 Arthur A. Collins, Inc. High density digital transmission system
GB1592556A (en) * 1976-10-28 1981-07-08 Rixon Quadrature-amplitude-modulation data transmission systems and transmitters
US4092491A (en) * 1977-04-04 1978-05-30 Bell Telephone Laboratories, Incorporated Differential encoding and decoding scheme for digital transmission systems
US4195318A (en) * 1978-03-20 1980-03-25 Sperry Corporation High density bias linearized magnetic recording system utilizing Nyquist bandwidth partial response transmission
NL7804575A (nl) * 1978-04-28 1979-10-30 Philips Nv Transmissiestelsel voor de overdracht van informatie impulsen.
US4406009A (en) * 1979-04-30 1983-09-20 Gte Automatic Electric Incorporated Method and apparatus for converting binary information into a single-sideband 3-level correlative signal
JPS5834002B2 (ja) * 1979-10-17 1983-07-23 日立電子株式会社 デイジタル信号の磁気記録再生方式
US4346473A (en) * 1980-02-26 1982-08-24 Harris Corporation Error correction coding method and apparatus for multilevel signaling
US4472813A (en) * 1981-03-30 1984-09-18 Nippon Electric Co., Ltd. Transmission system for intentionally violating a class IV partial response code to distinguish subsidiary signals from an error
JPS5945979A (ja) * 1982-09-03 1984-03-15 鹿島建設株式会社 タイル打ち込みコンクリ−トパネル
FR2536610A1 (fr) * 1982-11-23 1984-05-25 Cit Alcatel Equipement de transmission synchrone de donnees
US4504872A (en) * 1983-02-08 1985-03-12 Ampex Corporation Digital maximum likelihood detector for class IV partial response
US4507794A (en) * 1983-05-04 1985-03-26 Jones Stephen K Filtered Manchester Coded PSK transmission system
US4720839A (en) * 1986-12-02 1988-01-19 University Of Ottawa Efficiency data transmission technique
US4896334A (en) * 1988-10-24 1990-01-23 Northern Telecom Limited Method and apparatus for timing recovery
USRE34206E (en) * 1988-10-24 1993-03-30 Northern Telecom Limited Method and apparatus for timing recovery
US5095497A (en) * 1989-10-02 1992-03-10 At & T Bell Laboratories Technique for achieving the full coding gain of encoded digital signals
US5255269A (en) * 1992-03-30 1993-10-19 Spacecom Systems, Inc. Transmission of data by frequency modulation using gray code
US6577684B1 (en) * 1998-04-07 2003-06-10 Matsushita Electric Industrial Co., Ltd. Transmission/reception method and device where information is encoded and decoded according to rules defined based on a relation between a previously-generated multilevel code and a currently generated multilevel
WO2013162500A1 (en) * 2012-04-23 2013-10-31 Hewlett-Packard Development Company, L.P. Moderating a charging

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5250487B2 (de) * 1972-02-04 1977-12-24

Also Published As

Publication number Publication date
GB1478708A (en) 1977-07-06
DE2445926A1 (de) 1975-04-10
JPS5325729B2 (de) 1978-07-28
AU7306574A (en) 1976-03-11
US3947767A (en) 1976-03-30
JPS5060114A (de) 1975-05-23

Similar Documents

Publication Publication Date Title
DE2445926B2 (de) System zur uebertragung mehrstufiger daten
DE69330591T2 (de) Differentiell kodierte Pulspositionsmodulation mit Schutzintervall für die Anwendung in Kommunikationsnetzwerken
DE69228536T2 (de) Einrichtung und verfahren zur vorkodierung
DE69321866T2 (de) Mehrpegelkodierung mit Trellis-kodierter Modulation und Reed-Solomon-Koden
DE2364874C3 (de) Kodieranordnung für ein Differentialphasenmodulationssystem
DE69321022T2 (de) Kodierte Modulation mit Verwendung einer Kombination von Faltungs- und Blockkodierung
DE3586328T2 (de) Digitales uebertragungssystem mit einem fehlerkorrekturkoder und dekoder und einem verwuerfler/entwuerfler.
DE69217522T2 (de) Digitales Nachrichtenübertragungssystem mit verketteten Koden und in diesem System angewandter Empfänger und Dekodierer
DE2204766C2 (de) Codeumsetzer für Datenverarbeitungssysteme
DE2625038C3 (de) Konverter zur Konvertierung einer Folge digitaler binärer Signale in eine Folge mehrphasig phasenmodulierter Trägerimpulse bzw. umgekehrt
EP0078903A1 (de) Verfahren und Anordnung zur Sicherstellung der Start-Synchronisation eines aus Bit-Impulsfolgen bestehenden Telegramms innerhalb eines Empfängers
DE1437584B2 (de) Verfahren und einrichtung zum uebertragen von in form einer binaeren impulsfolge vorliegenden daten
DE2030827B2 (de) Digitaluebertragungsanordnung bei der die effektive binaere bit frequenz ein nichtganzzahliges vielfaches der kanalsym bolfrequenz ist
DE69527935T2 (de) Gleichtaktfreier ternärer Kode
DE3786041T2 (de) Kommunikations-Bitmustererkennungsschaltung.
DE3685914T2 (de) Fehlerkorrekturmechanismus.
DE2743656A1 (de) Differential-detektorsystem mit nicht-redundanter fehlerkorrektur
DE1964358C3 (de) Fehlerkorrekturanordnung für ein Datenübertragungssystem
DE69130965T2 (de) Kodierungsanordnung zur Fehlerüberwachung bei der Nachrichtenübertragung mit faltungskodierter QAM oder PSK
DE2338073C3 (de) Videosignalübertragungssystem
DE2047697A1 (de) Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen
DE1934869B2 (de) Verfahren uns schaltungsanordnung zur kodierung asynchroner binaerer digitalsignale
DE4127225A1 (de) System zum codieren von daten
DE69124242T2 (de) Verfahren und anordnung zur beschränkung des bandpasses binärer signale
DE2063275B2 (de) Verfahren und Vorrichtung zur Fehlererkennung beim Decodieren einer ursprünglich als Signalfolge mit m Pegelstufen vorliegenden Nachricht

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977