DE2440975B2

DE2440975B2 - Schaltungsanordnung zur Regelung des Verstärkungsgrades eines Verstärken

Info

Publication number: DE2440975B2
Application number: DE2440975A
Authority: DE
Inventors: Susumu Tokio Takahashi
Original assignee: Sansui Electric Co Ltd
Current assignee: Sansui Electric Co Ltd
Priority date: 1973-08-27
Filing date: 1974-08-27
Publication date: 1980-03-27
Also published as: GB1453564A; US3914705A; DE2440975A1; JPS5045601A; DE2440975C3; JPS5323161B2

Description

Die Erfindung bclriffl eine Schaltungsanordnung zur Regelung des Verstärkungsgrades eines Verstärkers in Abhängigkeit von Widerslandsänderungen der mit dem Verstärker wechselstrommäßig verbundenen Sour,:e-Drain-Strecke eines Feldeffekttransistors (FET), dessen Gale eine Regelspanniing /«geführt wird.

Es ist bekannt, elektrische Signale durch die Veränderung des Widerstandes der Source-Drain-Strccke eines FET zu beeinflussen. In dem Fachbuch »Feldeffekttransistoren in «inalogen und digitalen Schaltungen« von Hillebrand und lleierling ist ein Verstärker mil geregelter Ausgangsspannung beschrieben, bei dem ein FET im Gcgenkopplungskreis als regelbarer Widerstand die Verstärkung der Eingangsstufc regelt. Dadurch läßt sich eine gute Übersteuemngsfesiigkcit des Verstärkers erzielen.

Aus der französischen Patentschrift 15 13 294 ist es bekiinnt. mit Hilfe des veränderbaren Widerstandes der Source-Drain-Strecke eines FET den Verstärkungsgrad eines aus einem Transistor in Emiiter-Grundschaltung gebildeten Verstärkers zu beeinflussen. Die Source-Drain-Strecke liegt dabei in der Verbindung des Emitters des Verstärkertransistors mit Masse. Durch eine Veränderung des Widerstands der Source-Drain-Strecke des FET wird der Kollektorstrom des Verstärkertransistors beeinflußt, so daß in Abhängigkeit davon der Gleichspannungspegel am Ausgang des Verstärkers variiert wird.

Eine andere Wirkungsweise der Verstärkungsregelung ist in der deutschen Offenlegungsschrift 22 52 132,

beispielsweise in F i g. I, beschrieben. Die Source-Drain-Strecke des geregelten FET ist dabei dem Emitterwiderstand eines Verstärkertransistors wechselstrommäßig parallel geschaltet, so daß über sie kein Gleichstrom fließt Der Arbeitspunkt dieses geregelten FET wird durch die am Gate anliegende Regelspannung festgelegt

Schwierigkeiten treten bei den beschriebenen Schaltungen dadurch auf, daß Feldeffekttransistoren, wenn sie als diskrete Einzelelemente verwendet werden, selbst unter gleichen Typen einen weiten Sfeubereich hinsichtlich ihrer Abschnürspannung (Vp)oder hinsichtlich ihrer Schwellenspannung (Vth) aufweisen, so daß die Einstellung der Vorspannung zur Erzielung eines

y- gewünschten Arbeitspunktes des FET unvermeidlich ist. Insbesondere bei Geräten, die eine Mehrzahl von regelbaren Verstärkern enthalten, ist die Einstellung der an die einzelnen FETen anzulegenden Vorspannung äußerst mühsam und zeitraubend. Ein Beispiel für eine Schaltung mit einer Mehrzahl von regelbaren Verstärkern stellt die in der DE-OS 22 52 132 (entsprechend US-PS 38 25 684) näher erläuterte Vier-Kanal-Dekodiermatrix dar. Solchen Dekodierern wird ein erstes und ein zweites Kombinationssignal in bestimmter Amplitude und Phasenlage zugeführt, das beispielsweise aus den Direktschall-Eingangssignalen links-'.orn, rechts-vorn. links-hinten und rechts-hinten gebildet wurde. Der Dekodierer erzeugt vier entsprechende Ausgangssignale, wobei beim Dekodiervorgang die Misch- oder Matrix-Koeffizienten für das erste und das zweite Kombinationssignal entsprechend der Pegelbeziehung zwischen den Direktschall-Eingangssignalen verändert werden, die in dem ersten und dem /weilen Kombinationssignal enthalten sind. In einem solchen Dekodicrer sind ein oder zwei Paare von regelbaren Verstärkern enthalten, die zur Änderung der Matrixkocffizicnien dienen. Dieser Dekoder weist weiterhin ein oder zwei Generatoren zur Erzeugung von /wci Regclsignalen auf. deren Pegel in zueinander entgegengesetzter Richtung in bezug auf eine Bezugsspannung verändert werden, und zwar in Abhängigkeit von der Pegelbeziehung zwischen den im ersten und /weiten Kombinalionssignal enthaltenen Direktschall-Eingangssignalen. Der Verslärkungsgrad des regelbaren Verstärkers wird

■* > dadurch geregelt, daß die Regclspanming den Gates der mit den Verstärkern verbundenen Fcidciickt-Transisioren zugeführt wird.

Wenn dieser soweit beschriebene Dekodicrer in intcgrierler Technik hergestellt wird, muß er eine

v> integrierte Matrix und ein oder /wci ebenfalls in intcgrierler Technik ausgeführte Schaltkreise zur Erzeugung der Regelspannungen enthalten.

Es ist unvermeidlich, daß die Pegel der Bczugsspannungen, die von den integrierten Spannungscr/eugerschaltungen geliefert werden, einen Strcubcrcich aufweisen, so daß dieser bei der Festlegung des Arbeitspunktes der Rcgel-FETcn berücksichtigt werden muß.

Wie bereits erwähnt, liegt ein weiterer Grund für die

w> Notwendigkeit der Einstellung der Vorspannung der FETen darin, daß sie einen großen Streubereich hinsichtlich ihrer Abschnür-Spannung (Vp) und der Schwellenspannung (Vth) aufweisen. Es ist untersucht worden, ob es möglich ist, auf eine Einstellung der

Vorspannung der FETen dadurch zu verzichten, daß zunächst eine Auswahl zwischen den möglichen Typen von FETen, also zwischen Sperrschichi-FETen, FETen mit isoliertem Gate oder MOS-FETen hinsichtlich der

Abschnürspannung (Vp) oder der Schwellenspannung (Vth) vorgenommen wurde. Bei Sperrschicht-FETen jedoch weist die Abschnürspannung (Vp) einen weiten Bereich auf, so daß eine Differenzierung und Gruppeneinteilung schwierig wird. Auch wurde die Schwellenspannung (Vth) von zweihundertfünfundzwanzig MOS-FETen untersucht und es ergab sich, daß der Durchschnittswert für Vth bei 4,85 Volt !ag (Streubereich 4,2 bis -,5 Volt) und die Standardabweichung ±3a (0=0,204 Volt) etwa ± 12,6% beträgt. Die MOS-FETen weisen damit eine kleinere Standardabweichung auf als die Sperrschicht-FETen. Jedoch ist es auch bei diesen MOS-FETen schwierig, auf eine Einstellbarkcit der Vorspannung zu verzichten. Als Ergebnis der Untersuchung der Verteilung der Schwellenspannungen für eine Mehrzahl von MOS-FETen in einem gemeinsamen Halbleiter-Chip oder einer Halbleiterreihenanordnung zeigte es sich, daß die Standardabweichung +3σ (« = 0,029 Volt) bei etwa ± 1,8% lag, wobei sich weiter zeigte, daß die MOS-FETen in der gleichen Reihe einander im wesentlichen hinsichtlich der Schwciienspannung entsprechen. Wird daher angestrebt, auf eine Einstellbarkeit der Vorspannungen für die einzelnen FETen zu verzichten, so erscheint es als vorteilhaft, eine Anordnung vorzusehen, bei der die FETen in einem gemeinsamen Halbleiter-Chip ausgebildet sind. Doch selbst bei dieser integrierten Anordnung und selbst wenn gleiche Typen von FETen vorgesehen werden, stören noch die abweichenden Werte der Schwellenspannung. Es war daher erforderlich, sich dem Problem der Streuung der Schwellcnspannung zwischen den einzelnen Reihenanordnungen zuzuwenden, um einer Lösung des Problems näherzukommen, die Kinstellbarkcit der Vorspannung überflüssig /u machen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Regelschaltung für die Regelung des Verstärkungsgrads eines regelbaren Verstärkers unter Verwendung von Feldeffekttransistoren zu schaffen, bei der eine Einstellung der Vorspannung für die FETen weder wegen des StreubereLhs oder der Veränderungen des Pegels einer von einem Rcgelspannungsgeneralor gelieferten Bezugsspannung noch wegen des Streubereichs der Abschnürspaniiiingcn oder der Schwellenspannurigen der FETen. die zu der FET-Anordnung des Regelkreises gehören, nötig ist.

Diese Aufgabe ist bei der eingangs genannten Schaltungsanordnung erfindungsgemäß durch die im Kcnnzeichnungsteil des Patentanspruchs I angegebene Maßnahme gelöst.

Die durch die Erfindung erzielte Wirkung besteht im wesentlichen darin, daß der eine der beiden FETen, die auf eineui gemeinsamen Substrat angeordnet sind, als variabler Widerstand zur Regelung des Verstärkungsgrades eines regelbaren Verstärkers dient, während der andere FET als Vorspannungs-FET zur Lieferung einer Vorspannung dient, die den Arbeitspunkt des variablen Widerstands-FETs bestimmt. Diese Anordnung kompensiert die Schwankungen im Arbeiispunkt, die bei Verwendung diskreter Regelwiderstands-FETs unvermeidbar wären, deren Abschnür- und Schwellenspannungen nicht einheitlich sind. Selbst bei einem Unterschied in den Abschnürspannungen und den Schwellenspannungen zwischen einer FET-Reihe und einer anderen FET-Reihe ändert sich der Arbeitspunkt des Verstärkers nicht, unabhängig davon, welche FET-Reihe verwendet wird. Durch den Kompensations-FET, der zusammen nit dem bzw. den geregelten FETen auf einem gemeinsamen Substrat angeordnet ist,

werden die Exemplarstreuungen der Kennwerte der geregelten FETen (Absc-hnürspannung, Schwellenspunnung), die die Regelfaktoren der Verstärker verfälschen würden, ausgeglichen.

Eine vorteilhafte Ausgestaltung der Erfindung, die sich auf die Verwendung eines Kompensations-FET für mehrere geregelte FETen bezieht, ist im Anspruch 2 angegeben.

Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß durch den Kompensaiions-FET für jeden geregelten FET ein geeigneter Arbeitspunkt automatisch sichergestellt wird. Das geschieht dadurch, daß die Einstellung des Arbeitspunktes des Kompensations-FET in der erfindungsgemäßen Anordnung unabhängig von seiner Schweilenspannung Vth durch den Source-Strom erfolgt, dessen Größe durch den Source-Lastwiderstand oder die Siromquelle bestimmt ist. Da die Source-Elektroden der geregelten FETen mit der Sourre-Elektrode des Kompensations-FET verbunden sind, liegt zwischen Soun.; und Gate jedes geregelten FET die gleiche Vorsprnnung VV,-.> wie zwischen Source und Gate des Kompensaiions-FET, so daß für jeden geregelten FET der Arbeiispunkt bestimmt ist. Beim geregelten F'ET verändert sich der inner·· Widerstand in Abhängigkeit von der anliegenden Regelspannung, wobei der Arbeitspunkt bei der Regelung der Verstärkung des regelbaren Verstärkers als Bezugspunkt dient.

Da der Arbeitspunkt des Kompen.ationsFKT unabhängig von seiner Schweilenspannung Vth durch den Strom bestimmt ist. der zwischen Source und Drain liegt, werden die geeigneten Arbeitspunkte für die geregelten FETen auch dann automatisch eingestellt, wenn eine Streuung oder Abweichung von dem Durchschnittswert der .Schwellenspannungen Vth der geregellen FETen atif'.rilt. Da der Arbeitspunkt des Kompensations-FET außerdem auch unabhängig von der am Gate liegenden Bezugsspannung fesig.legt ist. wird der Arbeitspunkt eines geregellen FET auch durch eine Streuung oder Abweichung des Pegels der B^zugsspannung, die tier Regelspannungsgenerator liefert, nicht beeinflußt.

Die Erfindung und vorteilhafte Einzelheilen werden im folgenden in beispielsweisen Ausführungsformen anhand der Zeichung näher erläutert. Es /cigi

Fig. 1 das Schaltbild einer Vier-Kanal-Dekodiermatrix unter Verwendung einer Regelschaltung mit Merkmalen nach der Erfindung;

Fig. 2 eine Skizze zur Verdeutlichung, in welcher Weise der Matrix- oder Mischkoeffizient der Vier-Kanal-Dekodiermairix verändert wird,

Fig. 3 die Kennlinien der Ausgangsspannungen der Reg-;l:.pannungsgeneratoren.diebeider Dekodierschaltung nach F i g. I vorgesehen sind.

Fig. 4 die Ke inlinic der Regelspannung, die den Gates von FETen zugeführt wird, die den Verstärkungsgrad von regelbaren Verstärkern steuern, die in der DekodiersehalHing nach Fig. I enthalten sind.und

F i g. 5 eine Ve. stärkerregelschaltung mit Merkmalen nach der Erfindung in Verbindung mit einem regelbaren Verstärker.

Im folgenden wird ein Ausführungsbeispiel der Erfindung zunächst in Verbindung mit einer Vier-Kanal-Dekodiermatrix beschrieben:

Die Eingangsklernmen HL und 11/? eines Dekodierers sind mit einem ersten bzw. einem zweiten Kombinationssignal L bzw. R beaufschlagt, deren vektorielle Zusammensetzung aus Direktschall-Ein-

gangssigiialen Links Vorn (LV), Links-Hinten (LH), Rcchts-Vorn (RV) und Rechts-Hinten (RH) durch die Hinweiszeichen 12Z. und 12/? veranschaulicht ist. Ein erster regelbarer Verstärker 13 verstärkt ein Differenzsignal -(L- R)dcs Kombinationssignals L bzw. Wund das verstärkte Ausgangssignal gelangt auf einen Phasenunterteiler 14, der Ausgangssignale f(L—R) und -!(L-R) liefert, wobei mit /'der Verstärkungskoeffizient oder Verstärkungsgrad des Verstärkers 13 bezeichnet ist. Ein zweiter regelbarer Verstärker 15 verstärkt ein Summensignal (L+ R) aus den Kombinationssignalen L und R und liefert ein Ausgangssignal -b (L+R), worin mit b der Verstärkungskoeffizient dieses Verstärkers 15 bezeichnet ist. Ein dritter regelbarer Verstärker 16 verstärkt das invertierte Signal -R des zweiten Kombinationssignals R und liefert ein Ausgangssignal IR, wobei mit / der Verstärkungskoeffizient des Verstärkers 16 bezeichnet ist. F.in vierter regelbarer Verstärker 17 verstärkt das invertierte Signal — L des ersten Kombinationssignals L und liefert ein Ausgangssignal rL. wobei r den Verstärkungskoeffizient dieses Verstärkers 17 bezeichnet.

In einer ersten Matrixschaltung 18 werden die Signale L. R. ((L-R) und IR miteinander im Verhältnis (I +\T): I : 1 :/2 gemischt, um ein Ausgangssignal LV (Links-Vorn) zu erzeugen. Eine zweite Matrixschaltung 19 mischt die Signale /?._/. -((L-R) und rL im Verhältnis (I + {2): 1 : 1 : \ 2, um ein Ausgangssignal RV (Rechts-Vorn) zu erzeugen. In einer dritten Matrixschaltung 20 werden die Signale — L R. -b(l.+ R) und IR im Verhältnis ( + \2): 1 : 1 : \1 gemischt, um ein Ausgangssignal Z.W(Links-Hinten) zu erzeugen. Eine vierte Matrixschaluing 21 mischt die Signale - R, L -b(L+R) und rL im Verhältnis (1 +1^) : 1 : 1 :\!Ί. um ein Ausgangssignal RH'(Rechts-Hinten) zu erzeugen.

Die erwähnten Dekodierer-Ausgangssignale LV, RV, LH' und RH' lassen sich ersichtlicherweise durch die folgenden Gleichungen darstellen:

L V= k{( 1 + ][7)L +R + ((L-R)+\ 2IR |
R V= k\( 1+ ][2)R + L + ((R- L)+ _x IrL |
LH = - k{{ 1 + \?2~)L - R + b(L + R)- _V1IR } RH'=-k{{\+\il)R-L+ b(R+ L)-(IrL)

Darin ist mit k ein Proportionalitätsfaktor bezeichnet. Die Verstärkungs- oder Matrixkoeffizienten (. b. r. und / in obigen Gleichungen ändern sich entsprechend der in F i g. 2 dargestellten Graphik. Ersichtlicherweise werden / und b unter Beibehaltung einer gleichbleibend entgegengesetz-.cn Beziehung bis zu 3.414 in positiver Richtung und bis zu 0 in negativer Richtung geändert, wobei der Wert 1 als Bezug dient und dann erhalten wird, wenn die vorderen und hinteren Schalleingangssignale im gleichen Pegel im ersten und zweiten Kombinationssignal L und R vorliegen. In ähnlicher Weise werden die Faktoren / und r verändert wobei wiederum der Wert 1 als Bezug dient und erhalten wird, wenn die im ersten und zweiten Kombinationssignal L und R enthaltenen linken und rechten Schalleingangssignale im gleichen Pegel vorliegen. Werden dem Dekodierer keine Eingangssignale zugeführt oder sind — was aus der bisherigen Beschreibung ersichtlich ist — die im ersten und zweiten Kombinationssignal L und R enthaltenen vier Eingangssignale einander gleich, so werden die Größen^ b, r und / jeweils auf den Bezugswert 1 gesetzt

Zur Regelung der Matrixkoeffizienten f, b, /und r sind

die jeweiligen Sourcc-drain-Strecken der geregellen MOS-FETen 22, 23, 24 und 25 über Kondensatoren 26 und 27 mit den regelbaren Verstärkern 13,15,16 und 17 verbunden und liegen parallel zu den Emitterwiderständen Rf bzw. den Stromquellen. Die Gates der geregelten FETen 22, 23, 24 und 25 sind mit Regelspannungen Ei, Eb, El bzw. Er von einem Regelspannungsgenerator beaufschlagt, was weiter unten in Einzelheiten erläutert wird.

Zur Erzeugung der Regelspannungen Eiund Eb dient ein erster Phasendiskriminator 30. Dieser Phasendiskriminator 30 erzeugt die Regelspannungen EC und Eb'. deren Veränderungen in positiver und negativer Richtung hinsichtlich einer Bezugsspannung (bcispiclsweise 16 Volt) symmetrisch sind, wie F" i g. 3 erkennen läßt, als auch hinsichtlich der Phasenbeziehung zwischen dem ersten und zweiten Kombinationssignal L und R. d. h. insbesondere hinsichtlich der Pegelbeziehung zwischen den im ersten bzw. zweiten Kombinationssignal enthaltenen vorderen und hinteren Eingangssignalen. Der Fall, daß eine Phasendifferenz 0° zwischen dem ersten und zweiten Kombinationssignal L bzw. R vorliegt, entspricht dem Fall, daß die vorderen Signale allein in den Kombinationssignalen enthalten sind.

während bei einer Phasendifferenz von 180° zwischen /. und R der Fall vorliegt, daß allein die hinteren Signale in L und R enthalten sind. Bei einer Phasendifferenz von 90° zwischen L und R dagegen liegt der Fall vor. daß die vorderen und hinteren Signale im Pegel einander gleich

JO sind.

Um zu erreichen, daß sich ( und b hinsichtlich des Bezugswerts 1 in F i g. 2 unsymmetrisch ändern, werden die Ausgangsspannungen EC und Eb'des Phasendiskriminators 30 durch Korrekturschaltungen 31 und 32 umgesetzt, die jeweils eine Diode 33. Widerstände 34,35 und ein voreinstellbares Potentiometer 36 für die Regelspannungen Efbzw. Ei) enthalten, deren Veränderungen in positiver und negativer Richtung in bezug auf den in Fig.4 dargestellten Pegel der Bezugsspannung unsymmetrisch sind.

Zur Erzeugung der Regelspannungen E/und Frist ein zweiter Phasendiskriminator 40 vorgesehen, der die Ausgangsspannungen EV und Er'entsprechend Fig. 3 erzeugt, und zwar in Abhängigkeit von der Phasenb·:- ziehung zwischen einem Summensignal L+R <— 4fi⁼ des ersten und zweiten Kombinationssignals L und R und einem Differenzsignal L—R< -45°. d.h. also in Abhängigkeit von der Pegelbeziehung zwischen den linken und rechten Eingangssignalen, die in den Kombinationssignalen L und R enthalten sind. Die Ausgangsspannungen EV und Er' werden durcn die Korrekturschaltungen 41 und 42 in Regelspannungen El bzw. Er umgesetzt deren Veränderungen in positiver bzw. negativer Richtung in bezug auf den Pegel der Bezugsspannung unsymmetrisch sind, wie Fig.4 darstellt

Ein MOS-FET 28 ist in der Source-Folger-Anordnung mit einer Stromversorgungsklemme verbunden. Sind die FETen 22,23,24,25 und 28 vom P-Kanal-Typ, so ist der Source-Anschluß des FET 28 mit der Spannungs-Versorgungsklemme +V (beispielsweise +25VoIt), wie gezeigt über Lastwiderstände 50 und 51 verbunden. Die FETen 22, 23, 24, 25 und 28 sind vorzugsweise im gleichen Halbleiter-Chip ausgebildet und das gemeinsa me Substrat ist mit dem Verbindungspunkt der Widerstände 50 und 5t verbunden. Die Source-Anschlüsse der geregelten FETen 22 bis 25 sind mit dem Source-Bereich des kompensierenden FET 28 durchver-

blinden. Bei dieser Ausführungsform können die FETen vom Anreicherungs- oder Verarmungs-Typ sein. Das Gale des Kompensations-FET 28 ist mit einem Durchschnittswert der Ausgangsspannungen Ef und Eb' des ersten Phasendiskriminators 30 beaufschlagt. d. h. mit der Bezugsspannungen, die am Verbindungspum,^ der Widerstände 37 und 38 abgreifbar ist, die gleichen Widerstandswert aufweisen, und außerdem liegt der Durchschnittswert der Ausgangsspannungen C/'und /Tr'cles zweiten Phasendiskriminators 40 an. d. h. in die Hczugsspannung, die am Verbindungspunkl der Widerslände 4.3 und 44 abgreifbar ist, deren Widerslandswert dem der Widerstände 37 und 38 entsprichl. Das heißt dem Gate des Kompensalions-IET 28 wird der Durchschnittswert der Ausgangsspannungen des ersten und /weiten Phasendiskriminators 30 und 40 zugeführt.

nung eingestellt werden, so daß die FETen 22 bis 25 im wesentlichen den gleichen Pegel für Vth aufweisen wie auch der FET 28, d. h. der Arbeitspunkt läßt sich auch für diese Transistoren auf den des FET 28 festlegen.

Selbst wenn geregelte FETen in anderer Anordnung vorgesehen werden, die einen unterschiedlichen Wer' für Vth aufweisen, wird ein richtiger Arbeitspunkt gewährleistet, wenn lediglich feststeht, daß die gleiche Menge Source-Strom in den Kompensations-FET fließt. Für eine Dekodiereinrichtung in integrierter Technik, die ein Paar wahlweise einzusetzender Phasendiskrimi natoren aufweist, läßt sich damit die Erzeugung pcgelgleicher Bezugsspannungen sicherstellen. Ist entsprechend den Betriebsbedingungen die Bezugsspannung des einen Phasendiskriminators im Pegel unterschiedlich von der des anderen, so wird dadurch die crfindtingsgemäßc Regelschaltung nicht beeinflußt, da

c M t\i ici ei IVCiIt ι. ti

' teil /.U gel Ulli l.

so müssen, wie erwähnt, die jeweiligen Verstärkungsgrade f. b. /bzw. rder regelbaren Verstärker 13, 15, 16 bzvs. 17 auf I eingestellt werden. Aus diesem Grunde ist es erforderlich, bei Anlegen der Bczugsspannung an die jeweiligen Gates der Regeltransistoren 22 bis 25 diese F ETe η auf einen Arbeitspunkt einzustellen, d. h. auf einen inneren Widerstand (beispielsweise 2.3 kH). durch 2Ί den sich ein Verstärkungsgrad der regelbaren Verstärker von 1 ergibt.

Der Source-Drain-Leilwerl entsprechend dem Innenwiderstand des Kompensations-FET 28 ist durch einen Streu bestimmt, dessen Größe durch die Lastwider- jo stände 50 und 51 oder die Stromquelle festgelegt ist. unabhängig von der Schwellenspannung Vth des 1"CT 28. Ist beispielsweise der Source-Strom so bestimmt, daß der FET 28 einem Widerstandswert von 2,3 kÜ entspricht, so wird die Source-Gate-Spannung V_Sa des J5 FET 28 zu Vth + n.. Die Beziehung V₅= V_G+ Vth + Λ. stellt sich zwischen der Gatespannung Vr, und der Source-Spannung Vs ein. Da die geregelten FETen 22 bis 25 im wesentlichen die gleiche Schwellenspannung Vth wie die des Kompensations-FET 28 aufweisen und ihre Source-Bereiche mit dem des FET 28 durchverbunden sind, werden die Source-Gate-Vorspannungen V_sa jeweils Vth +α wie für den FET 28, so daß sich auch für die FETen 22 bis 25 jeweils ein Innenwiderstand von 2,3 V.O. einstellt. In anderen Worten: da der FET 28 gleichstrommäßig und die FETen 22 bis 25 wechselstrommäßig wirksam sind, ist der Source-Strom des FET 28 so festgelegt, daß sich für die FETen 22 bis 25 ein Innenwiderstand von 23 kO. ergibt.

Im folgenden wird die Betriebsweise des regelbaren Verstärkers anhand des Verstärkers 13 als Beispiel beschrieben: Steigt die Regelspannung £7um mehr als λ über den Pegel der Bezugsspannung, so wird Vsg des FET 22 gleich VfA. Unter dieser Bedingung wird der Innenwiderstand unendlich und damit der Verstärkungsgrad f des Verstärkers 13 zu Null. Fällt die Regelspannung Ef dagegen unter den Pegel der Bezugsspannung, so wird der Innenwiderstand des FET 22 kleiner als 23 VSl und mithin wird der Verstärkungsgrad f des Verstärkers 13 größer als 1. Die Variationsbreiten der Verstärkungsgrade der Verstärker 13, 15, 16 und 17 werden durch Einstellen des einstellbaren Potentiometers 36 so einjustiert, daß sich gute Trenn-K.ennwerte ergeben.

Da — wie erwähnt — der Kompensations-Fc. 1 28 auf einen geeigneten Arbeitspunkt eingestellt wird, kann der Innenwiderstand durch den Source-Strom unabhängig von der Schwellenspannung ViA und der Gatespanuti niuLti3|;uiiM ιινΛ tvuiiiptii3auuilj-| Ll AO Ultduttdll- gig von der Gaiespannung, d. h. unabhängig von der Bezugsspannung bestimmt wird.

Die bisherige Beschreibung bezog sich auf den Fall, daß die crfindiingsgemäße Regelschaltung in Verbindung mit einer Dekodiereinrichtung verwendet wird, die vier regelbare Verstärker und ein Paar von Regelspannungsgeneratorcn aufweist.

Die Erfindung läßt sich in analoger Weise auch auf Dekodicrer anwenden, die nur ein Paar regelbarer Verstärker und eine Regelspannungsgenerator enthalten. Hinsichtlich der FET-Anordnung nahm die Beschreibung auf P-Kanal-MOS-FETen Bezug. Dem Fachmann sind analoge Abwandlungen auf eine N-Kanal-MOS-FET-Anordnung und/oder auf eine Sperrschicht-FET-Anordnung möglich.

Die Erfindung ist ebenso auch auf eine Regelschaltung anwendbar, die nur zur Regelung eines Verstärkers dient. Wie die F i g. 5 erkennen läßt, dient die Source-Drain-Strccke eine P-Kanal-FET 62 innerhalb einer FET-Anordnung 63 als Regel-FET, die über Kondensatoren 65 und 66 mit einem Emitterwiderstand bzw. einer Stromquelle 61 eines regelbaren Verstärkungstransistors 60 in Parallelanordnung verbunden sind. Ein weiterer P-Kanal-MOS-FET 64 innerhalb der FET-Anordnung 63 wirkt als Kompensations-FET und ist an einer Spannungsquelle in Source-Folger-Anordnung angeschlossen. Der Source-Bereich des geregelten FET 62 ist mit dem Source-Bereich des Kompensations-FET 64 verbunden. Für den geregelten FET 62 is! ein geeigneter Arbeitspunkt durch eine vorgebbare Menge des Source-Stroms durch den Kompensations-FET 64 festgelegt, der wiederum durch einen Source-Lastwiderstand 68 bestimmt ist. Dem Gate des Regeltransistors 62 wird ein Regel-Spannungssignal von einem Regelspannungsgenerator 67 aus zugeführt, dessen Pegel sich relativ zu einer Bezugsspannung ändert. Das Gate des Kompensations-FET 64 ist mit der Bezugsspannung beaufschlagt Die Bezugsspannung kann beispielsweise Null Volt betragen. In diesem Fall sollten die FETen vom Anreicherungs-Typ sein. Ist das Gate des FET 64 mit der Stromversorgung (+ V) verbunden, so sollten die FETen vom Verarmungs-Typ sein. Der Verstärkungsgrad des regelbaren Verstärkers 60 ist im wesentlichen bestimmt durch das Produkt des Widerstandswerts eines Kollektorwiderstands Rc und des Source-Drain-Leitwerts g des FET 62, da die Stromquelle 61 einen im Vergleich zum Regeltransistor 62 hohen Innenwiderstand aufweist Wird das Bezugsspannungssignal des Regelspannungsgenerators 67 im Pegel geändert, so ändert sich auch die Source-Span-

niing Vi des FET 64 entsprechend der Beziehung V₅= V_(;+ Vth + Λ. Es ändert sich also auch der Pegel der Source-Spanniing des FET 62. Diese Veränderung jedoch wird zwischen Source und Gate des FET 62 ausgeglichen, so daß die Source-Gate-Spannung V«;

IO

durch die Veränderung der ßezugsspannung nicht beeinflußt wird. Als Folge davon wird für den geregelten FET 62 ein geeigneter Arbeitspunkt sichergestellt, unabhängig von einer Veränderung des Pegels der ßezugsspannung.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Regelung des Verstärkungsgrades eines Verstärkers in Abhängigkeit von Widerstandsänderungen der mit dem Verstärker wechselstrommäßig verbundenen Source-Drain-Strecke eines Feldeffekttransistors, dessen Gate eine Regelspannung zugeführt wird, dadurch gekennzeichnet, daß auf dem Halbleiter-Chip des geregelten Feldeffekttransistors (22 bis 25; 62) ein Kompensations-Feldeffekttransistor (28; 64) angeordnet ist, der in Source-Folger-Anordnung so an eine Stromquelle angeschlossen ist, daß ein durch einen festen Lastwiderstand bestimmter Gleichstrom über seine Source-Drain-Strecke fließt, und dessen Source-EIektrode gleichstrommäßig mit der Source-EIektrode des geregelten Feldeffekttransistors (22 bis 23; 62) und dessen Gate mit der Bezugsspannung verbunden ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Verstärkungsregelung von mindestens zwei Verstärkern (13, 15 bis 17) mindestens zwei den Verstärkern (13, 15 bis 17) zugeordnete, geregelte Feldeffekttransistoren (22 bis 25) mit einem Kompenratior.s-Feldeffektlransistor (28) auf einem Halbleiter-Chip angeordnet sind und daß die Source-Elektroden aller Feldeffekttransistoren (22 bis 25, 28) gleichstrommäßig miteinander verbunden sind.

3. Schalk ngsanordnung nach Anspruch I oder 2. dadurch gekennzeichnet, ir»3 die Feldeffekttransisiorcn (22 bis 25, 28, 62, 64) isolierte Gates aufweisen.