DE2360929C2 - Schaltungsanordnung zur Auswahl eines Diversitykanals über den Daten in Form von Bits übertragen werden - Google Patents

Description

3 4

1^s des Informationsbitregisters und der Ausgang codierer DC, der Fehlerkorrekturstufe FK und aus der ersten Paritätsstufe an je eine jeden Diversityka- der Datensenke DS.

nal zugeordnete weitere Paritätsstufe angeschlossen Als Datenquelle kann beispielsweise ein Fernsind, daß die Anzahl m gleich der Sun: me der Anzahl schreiber vorgesehen sein, der zeitlich nacheinander _m ι und m 2 und die Anzahl η gleich der Summe S die einzelnen Bits eines Zeichens ausgibt Die beiden der Anzahl π 1 und η 2 ist, daß die Ausgänge der Binärwerte derartiger Bits werden als 0-Wert und weiteren Paritätsstufen an eine Qualitätsbewertun^s- als L-Wert bezeichnet. Mit dem Codierer CD wird stufe angeschlossen sind, die die Steuersignale er- eine Umcodierung der eingangs zugeführten Daten zeugt, mit deiwn der Kanalschalter einen der Diversi- bewirkt, derart, daß der Codierer eine Folge von. Inrykanäle durchschaltet. io formationsbits und Paritätsbits abgibt Die Informa-

Die erfindungsgemäße Schaltungsanordnung zeich- tionsbits entsprechen den von der Datenquelle zugenet sich durch geringen technischen Aufwand aus, führten Daten, wogegen die Paritätsbits zur Erkenweil der erste Teil des empfangsseitig vorgesehenen nung von Datenfehlern und zur Korrektur derartiger Paritätsbitregisters und der erste Teil des empfangs- Fehler herangezogen werden. Mit dem Ausgangssiseitig vorgesehenen Informationsbitregisters zur Prü- 15 gnal des Codierers CD und mit den Modulatoren fung aller Diversitykanäle verwendet wird. Dieser MDl, MD 2, MD 3 wird je ein Träger moduliert. Vorteil fällt insbesondere dann ins Geweht, wenn Die Frequenzen dieser Träger sind unterschiedlich der empfangsseitige erste Teil des Informationsbitre- und Hegen innerhalb des Sprachfrequenzbandes von cisters aus Hunderten von Speicherzellen gebildet 0,3 bis 3,4 kHz. Die Ausgänge der Modulatoren sind _wird. μ miteinander verbunden, so daß der Funksender FS

Falls Datenfehler unter Verwendung eines konvo- ein Signalgemisch erhält, das aus den modulierten lutionellen Codes erkannt und ein Syndroi.i abgelei- Trägern gebildet wird. Im Funksender FS wird eine tet werden soll, dann ist dies mit geringfügigem zu- Frequenzumsetzung vom Sprachband in ein Kurzsätzlichen Aufwand durch die Verwendung einer wellenband vorgenommen und nach leistungsmäßiger zweiten Paritätsstufe möglich. An diese zweite Pari- _as Verstärkung abgestrahlt. Der Funkempfänger FE tätsstufe werden eingangsseitig die Ausgänge der er- empfängt das Signalgemisch und gibt sein Ausgangssten Paritätsstufe und einzelne Zellen der zweiten signal über drei Kanäle K1, K 2, K 3 an die ^Demo-Teile des Paritätbitregisters und des Informations!: it- dulatoren DMl, DM2, DM3 ab. Die Signale Dl. registers angeschlossen. Über den Ausgang der zwei- D 2, D 3 der Demodulatoren werden einerseits der ten Paritätsstufe wird dann das Syndrom abgegeben, 30 Prüfeinrichtung PE und anderseits dem Kanalschalmittels dessen unter Verwendung einer Fehlerkorrek- ter KS zugeführt. Mit der Prüfeinrichtung Pt I werturstufe eine Korrektur von Datenfehlern vorgenom- den Prüfsingnale Sl, S2, S3 erzeugt, die die augenmen werden kann. blickliche Güte der Kanäle signalisieren. Mit den von

Im folgenden werden Ausführungsbeispiele der der Qualitätsbewertungsstufe abgegebenen Steuersi-Erfindung an Hand der Fi g. 1 bis 8 beschrieben, wo- 35 gnalen Al, A 2, A3 wird der Kanalschalter KS gebei in mehreren Figuren dargestellte gleiche Gegen- schaltet und damit wird einer der Kanäle /Cl, KJt, stände mit gleichen Bezugszeichen bezeichnet sind. K3 an den Decodierer DC _u ^ang^ej^chl°^ss,f_v ^Der _p^^S _r" pT/eiet gang des Decodierers ist über die Fehlerkorrektur-

F i g 1 ein erstes Ausführungsbeispiel einer Schal- stufe FK mit der Datensenke DS verbunden, die beitungsanordnung zur Auswahl ein« Diversitykanals, 40 spielsweise ein Fernschreiber sein kann.

rig 2 eine ausführlichere Darstellung eines Ka- Fig. 2 zeigt ausführlicher den Kanalschalter KS,

na .halters, eines Decodierers und einer Pnifeinrich- den Decodierer DCI und die Prüfeinrichtung PEl. tung wie sie bei der F i g. 1 dargestellten vhaltungs- Der Kanalschalter KS besteht aus den Gattern G 6 anordnung verwendet werden, G 7, G 8, G 9, die in Abhängigkeit von den Steuers -

Fi g 3 Signale, die beim Betrieb des in Fig. 2 dar- 45 gnalen Al, A 2, A3 einen der Eingänge /, g, h mit eestellten Codierers und der dort dargestellten Prüf- dem Ausgang Gleitend verbinden. dnShtung auftreten, Der Decodierer DCI ist ein Ausfuhrungsbeisp.el

^einer

^naF?g.7 eine ausführlichere Darstellung einer Prüf- 55 bzw. ein L-Signal ^J^^^^*™

einrichtung und eines Decodierers, wie sie in der Eingangen anhegenden L-Werte gerade bzw. un

Fig,6 dnrgestellten Schaltungsanordnung verwend- gerade j* ^^ _m ^ ^ _{Amiünrungsbei}-

^baFiⁱⁿg 8^Ueine ausführlichere Darstellung einer Pari- spiel der in Fig. 1 ^rgestelltea Prüfeinrichtung PE

... % 60 Sie besteht aus den Registern JR 2, PH Z una den ra

Fei zeißt ein Datenübertragungssystem, beste- ritätsstufen PSIl, PS12, PD13, die ähnlich wie die

hend 'aus df Datenquelle DQ, dem Codierer CD, Paritätsstufen PS IPS 2 arb«^J" ^J^

den Modulatoren MD1 MD 2, MD 3, dem Funksen- stellt einen ersten Teil und die Register PR 2 stellen

Ο« SL De" lung beM«h,^Sde, « Td! ,R1 nur aus insgesa«

Zellen /1, /2, /3, /4, iS, 16, wogegen in der Praxis CS 3 im gleichen Rhythmus des Coderahmens umHunderte derartiger Zellen vorgesehen sein können. geschaltet werden, gleicht das Signal Sl dem Syn-Einige dieser Zellen, und zwar die Zellen il, i 4, / 6 drom S. Da die Signale S t und S während der Zeit 18 sind an die Paritätsstufe PSl angeschlossen. Im vor- die richtige Parität signalisieren, besteht kein Anlaß, liegenden Fall sind somit insgesamt drei Zellen ange- 5 auf einen anderen Kanal umzuschalten. Dagegen wird schlossen. Diese Zahl wird mit dem Bezugszei- während der Zeit f9 mit den Signalen S = L, chenra 1 bezeichnet. Sl = L signalisiert, daß das empfangene Paritätsbit

Vom ersten Teil PR1 des Paritätsbitregisters ist nicht mehr mit gesendeten Paritätsbit übereinstimmt,

im vorliegenden Fall nur eine einzige Zelle ρ 1 an die In diesem Fall kann ein anderer Kanal durchgeschal-

Paritätsstufe PSl angeschlossen. Die Anzahl dieser io tet werden. Dazu werden mit dem Signal Dl bzw.

Zellen des ersten Teils PR 1, die an die Paritätsstufe D 3 die Signale S2 bzw. S3 in ähnlicher Weise abge-

PSl angeschlossen sind, wird mit dem Bezugszei- leitet wie das Signal Sl. Wenn sich dabei heraus-

chen m 1 bezeichnet. Die Anzahl der vom zweiten stellt, daß während der Zeit 19 mit den Signalen

Teil PR2 des Paritätsregisters angeschlossenen ZeI- Sl = L, S2 = 0, S3 = L nur der zweite Kanal

len wird mit dem Bezugszeichen ml bezeichnet. Mit is Kl mit S2 = 0 die richtige Parität signalisiert, dann

der Paritätsstufe PSl werden somit ml = 1 Zellen kann es zweckmäßig sein, diesen zweiten Kanal und

des Registers PRl, und «1=3 Zellen des Registers damit das Signal Dl über den Kanalschalter KS an

JRl erfaßt. Mit der Paritätsstufe PSIl werden ins- den Coderahmenschalter CS durchzuschalten. Insge-

gesamt ml+nl Zellen über die Paritätssrufe PSl, samt ergeben sich bei den drei Signalen Sl, S2, S3

ferner m 2 Zellen über das Register PR 2 und η 2 ZeI- ao acht verseihedene Kombinationen und Wörter mit je

len über das Register JR1 erfaßt. Das Register PR 3 drei Bits, die der Qualitätsbewertungsstufe QB zu-

bzw. /A3 gleicht dem Register PÄ2 bzw. JRl. Mit geführt werden.

der Polaritätsstufe PS 2 werden auf diese Weise F i g. 4 zeigt ausführlicher die in den F i g. 1 und 2

ebenfalls ml+nl Zellen über die Paritätsstufe schematisch dargestellte Qualitätsbewertungsstufe

PSl, ferner m2Zellen des Registers PR3 und η 2 25 QB, bestehend aus den Invertern INI, INI, IN3,

Zellen des Registers JR3 berücksichtigt. Dabei /JV4, INS, IN6, INI, aus den UND-Gattern GlO,

sind m = ml +ml Paritätsbits abhängig von GIl, G12, G13, G14, G15, G16, G17, G18,

« = η 1 + π 2 Informationsbits, so daß vom Ausgang G19, aus den ODER-Gattern G 20, G 21, G 22,

der Paritätsstufe PS 2 das Syndrom S abgegeben G 23, G 24, G 25. G 26, aus dem Zähler Z und aus

wird. Das Syndrom S und das Signal Sl gleichen ein- 3» der Mehrheitsentscheidungsstufe ME. Von den Gat-

ander, wenn das Signal Dl über den Kanalschalter tern GlO bzw. GIl, bzw. G12 werden dann L-Si-

KS an den Coderahmenschalter CS durchgeschaltet gnale abgegeben, wenn ihnen eingangs die Worte

wird. OLL bzw. LOL bzw. LLO zugeführt werden. Es sind

Im folgenden wird die Wirkungsweise der in den dies die Fälle, in denen mit Sl = O bzw. S2 = 0 Fig. 1 und2 dargestellten Schaltungsanordnungen 35 bzw. S3 = 0 angezeigt wird, daß nur jeweils ein einan Hand der in Fig. 3 dargestellten Signale erläutert. ziger Kanal Kl bzw. Kl bzw. K3 fehlerfrei über-In Fig.3 ist oben das Signal Dl dargestellt, beste- trägt. In diesen Fällen werden über die Gatter G18 hend aus den Paritätsbits P1, P 2, P 3, P 4, P S, P 6, bzw. G16 bzw. G14 jeweils L-Signale abgegeben, so P 7, P 8, P 9 und aus den Informationsbits Jl, Jl, daß auch die Signale A 1 bzw. A 1 bzw. A 3 je einen J 3, J 4, J S, J 6, J 7, J S, J 9. Fast alle Signale haben 40 L-Wert annehmen und den entsprechenden Kanal die gleichen Bezugszeicben wie die Stufen, von denen K1 bzw. K1 bzw. K 3 einschalten,
sie abgegeben werden. Beispielsweise wird von der in Wenn jeweils 2 der Signale S1 und S 2 = 0 oder Fig. 2 dargestellten Zelle pl das in Fig. 3 darge- Sl und S3 = 0 oder S2 und S3 = 0 sind, dann sind stellte Signal pl abgegeben. Die Datenübertragung alle drei Signale Bl, Bl, B 3-L· und über den Inerfolgt in einem vorgegebenen Coderahmen, der 45 verter IN 7 wird ein 0-Signal abgegeben, das die Gatdurch die in F i g. 3 unten eingezeichneten Zeiten 10, ter G14, G16, G18 sperrt. In diesen Fällen sind die ti, ti, f 3 bis r9 gegeben ist. Die Signale Tl bzw. Signale Al, Al, A3 von den Ausgangssignalen der Tl kennzeichnen mit ihren Impulsen die gestrichelt Gatter G19 bzw. G17 bzw. G15 abhängig, die ih- bzw. voll dargestellten Schalterstellungen der Code- rerseits von den Signalen El, E2, E3 abhängig sind. rahmenschalter CS, CSl, CSl, CS3. Während der 50 Der Zähler Z zählt die Anzahl der Syndrome S = 1 Zeit f0 wird das erste Paritätsbit Pl in das Register innerhalb einer vorgegebenen Prüfperiode und gibt PR 3 eingegeben, wobei der Coderahmenschalter CS über den Ausgang bei Erreichen eines maximalen die Kontakte α und c leitend miteinander verbindet. Zählerstandes das Signal C = 1 ab, das anzeigt, daß Außerdem wird während der Zeit /0 das erste Infor- innerhalb der Prüfperiode der vorgegebene Zählermationsbit /1 in das Register JR 3 eingegeben, wo- 55 stand erreicht wurde. Mit dem Signal C = 1 werden bei der Coderahmenschalter CS die Kontakte α und b Ober den Inverter IN 7 die Gatter G14, G16, G18 leitend miteinander verbindet. In ähnlicher Weise gesperrt, so daß nunmehr die Signale Al, Al, A3 werden auch die folgenden Paritätsbits und Informa- von der Mehrheitsentscheidstufe ME abhängig sind, tionsbits in die Register eingegeben. Die in der Zelle Wenn innerhalb der Prüfperiode die Anzahl der vorp 2 des Registers PR 3 und die in der Zelle 1*8 des 60 gegebenen Fehler nicht erreicht wird, dann wird das Registers JR 3 gespeicherten Informationen werden Signal C = O vom Zähler Z abgegeben und falls über im Rhythmus des Coderahmens weitergeschoben, das Gatter G13 ein 0-Signal abgegeben wird, dann wodurch sich die Signale pl und il bis il ergeben. wird in weiterer Folge über den Inverter IN7 je ein Während der Zeit tS ergibt sich mit il = L, i4 = L, L-Signal an die Gatter GI4, G16, G18 gegeben und i6 = L, pl = L, das Signal PSl = 0. Während die- «5 damit sind die Signale Al, Al, A3 von den Signalen ser gleichen Zeit ί8 ergibt sich mit dem Signal Bl, B2, B3 abhängig.

PSl = O, /7 = L, /S = L, p2 = 0 das Syndrom Wenn zwei oder drei der Signale Dl, Dl, D3

S = O. Da alle Coderahmenschalter CS, CSl, CS 2, übereinstimmen, dann wird dasjenige der Signale

7 8

El, E 2, E 3 = L gesetzt, das dem Signal kleinster PS 13 je m 1 + m 2 + η 1 + η 2 Zellen angeschlossen

Nummer der übereinstimmenden Signale Dl, D 2, und über deren Ausgänge werden die Signale S1,

D 3 entspricht. Wenn beispielsweise die Signale S 2, S 3 abgegeben.

Dl = O, D2 = L, D3 = L sind, dann stimmen die Fig. 6 gleicht ausgehend von der Datenquelle DQ

Signale D 2 und D 3 mehrheitlich überein und es 5 bis zu den Demodulatoren DM1, DM 2, DM 3 der in

wird das Signal E2 = L abgegeben, das in weiterer Fig. 1 dargestellten Schaltungsanordnung und es gilt

Folge das Signal A 2 = L bewirkt, das den zweiten auch der entsprechende Text. Nach F i g. 6 werden

Kanal einschaltet, wenn er bisher nicht eingeschaltet die Signale Dl, D 2, D 3 über die Coderahmenschal-

war. ter CSl, CS 2, CS 3 einerseits der Prüfeinrichtung

F i g. 5 zeigt als weiteres Ausführungsbeispiel des io PE 3, und anderseits den Kanalschaltern KS zugein F i g. 1 dargestellten Decodierers DC den Decodie- führt. Über die Ausgänge der beiden Kanalschalter rer DCII und die Prüfeinrichtung PEII, die an Stelle KS werden die Informationsbits/ bzw. die Paritätsder in Fig. 1 dargestellten Prüfeinrichtung PE ver- bits P an den Decodierer DCIII abgegeben. Der Auswendbar ist. Die in F i g. 1 dargestellten Coderah- gang dieses Decodierers DCIII ist über die Fehlermenschalter CS, CSl, CS 2, CS 3 können mehrere 15 korrekturstufe FK an die Datensenke angeschlossen. Stellungen einnehmen, von denen zwecks einfacherer F i g. 7 zeigt ausführlicher die in F i g. 6 schema-Darstellung in Fig. 1 nur zwei Stellungen einge- tisch dargestellte Prüfeinrichtung PEIII und außerzeichnet wurden. Gemäß F i g. 5 können diese Code- dem ausführlicher den Decodierer DCIII. Durch die rahmenschalter jeweils vier Stellungen einnehmen, in Paritätsstufe PS 1 werden wieder m 1 Zellen des erdenen Mittelkontakte α mit den Kontakten b, c, d, e, 20 sten Teils PR1 des Paritätsbitregisters und /1 1 Zellen verbunden sind. Der erste Teil JR1 des Informa- des ersten Teils JR1 des Informationsbitregisters ertionsbitregisters wird nun entsprechend den drei faßt. Mit dem zweiten Teil PR 2 des Polaritätsbitregi-Kontakten b, c, d des Coderahmenschalters CS aus je sters werden m 2 Zellen erfaßt und mit dem einem Register gebildet und auch das Register JR 3 zweiten Teil JR 2 des Informationsbitregisters werist mit je zwei Zellen an die Kontakte b, c, d ange- as den η 2 Zellen erfaßt, so daß mit den Paritätsstufen schlossen. Der Kontakte des Coderahmenschalters PSIl, PS 12, PS 13 insgesamt ml + m2 + n\ + nl CS ist über das Register PR 3 an den ersten Teil Zellen berücksichtigt werden. Mit der Paritätsstufe PR 1 des Paritätsbitregisters angeschlossen. PS 2 werden ebenso viele Zellen bei der Gewin-

Die zweiten Teile JR 2 des Informationsbitregi- nung des Synchroms S berücksichtigt,

sters sind an die Kontakte 6, c, d der Coderahmen- 30 Als Qualitätsbewertungsstufe OB kann beispiels-

schalter CS1, CS 2, CS 3 angeschlossen. Die zweiten weise die in F i g. 4 dargestellte Schaltungsanordnung

Teile PR 2 des Paritätsbitregisters sind an die Kon- verwendet werden. Der Kanalschalter KS ist gemäß

takte e der Coderahmenschalter CS1, CS 2, CS 3 an- F i g. 7 in doppelter Ausfertigung vorgesehen und ist

geschlossen. in F i g. 2 ausführlicher dargestellt.

Mit der Parifätsstufe PS 1 werden m 1 Zellen 35 F i g. 8 zeigt ausführlicher die Paritätsstufe PS 1,

des ersten Teils PR1 und η 1 Zellen des ersten Teils bestehend aus den Exklusiv-ODER-Gattern G 30,

JRl erfaßt. Mit dem zweiten Teil PR 2 des Paritäts- G 31, G 32. Je zwei Eingangssignale werden somit je

bitregisters werden m 2 Zellen erfaßt und mit dem einem Gatter zugeführt und die Ausgänge je zweiei

zweiten Teil JR2 des Informationsbitregisters wer- Gatter münden wieder in ein Gatter, bis schließlich

den η 2 Zellen erfaßt und an die zugeordneten Pari- 40 nur ein einziger Ausgang verbleibt. Die übrigen Pari-

tätsstufen. PSIl, PS 12, PS 13 angeschlossen. Insge- tätsstufen PS 2, PSIl, PS 12, PS 13 können ähnlich

samt sind somit an diese Paritätsstufen PS 11, PS 12, ausgebildet sein.

Hierzu 7 Blatt Zeichnungen

Claims (5)

1 2 Eingänge zweier Kanalschalter (KS) angeschlos- Patentansprüche: sen sind, von denen der eine die Informationsbits (J) und der andere die Paritätsbits (P) an den De-

1. Schaltungsanordnung zur Auswahl eines codierer (DC ΠΙ) abgibt (F i g. 6).
Diversitykanals über den Daten in Form von Pa- &
ritätsbits und Informationsbits übertragen werden

und die Paritätsbits bzw. die Infonnationsbits

empfangsseitig über einen Kanalschalter und
über einen Coderahmenschalter seriell in ein Paritätsbitregister bzw. Infonnationsbitregister ein- io Die Erfindung betrifft eine Schaltungsanordnung gegeben werden, wobei m Paritätsbits abhängig zur Auswahl eines Diversitykanals, über den Daten sind von« Informationsbits, dadurch ge- in Form von Paritätsbits und Infonnationsbits überkennzeichnet, daß die Eingänge einer er- tragen werden und die Paritätsbits bzw. die Informasten Paritätsstufe (PSl) mit Ausgängen von m 1 tionsbits empfangsseitig über einen Kanalschalter und Zellen (p 1) eines ersten Teils (PR 1) des Pari- 15 über einen Coderahmenschalter seriell in ein Paritätsbitregisters (PR 1 und PR 2) und mit η 1 ZeI- tätsbitregister bzw. Infonnationsbitregister eingegelen (/1, i 4, i 6) eines ersten Teils (JR 1) des In- ben werden, wobei m Paritätsbits abhängig sind von formationsbitregisters (JR 1 und JR 2) verbunden η Informationsbits. Es können zwei oder mehrere ist, daß jeder Diversitykanal (K 1 bzw. K 2 bzw. Diversitykanäle vorgesehen sein, über die die Daten K 3) über je einen Coderahmenschalter (CSl 20 gemäß einem Raumdiversity-Verfahren, Zeitdiver- bzw. CS 2 bzw. CS 3) mit den Eingängen je eines sity-Verfahren oder Frequenzdiversity-Verfahren zweiten Teils (PR 2) des Paritätsbitregisters und übertragen werden. Die Daten können sendeseitig je eines zweiten Teils (JR 2) des Informationsbit- nach Art eines konvolutionellen Codes oder nach registers (JRl und JRl) verbunden sind, daß Art eines Blockcodes codiert werden, so daß auf m 2 Zellen des zweiten Teils (PR 2) das Paritäts- »5 Grund der empfangenen Paritätsbits und Informabitregisters (PR 1 und PR 2), η 2 Zellen des zwei- tionsbits Datenfehler erkannt werden,
ten Teils (JR 2) des Informationsbitregisters Es ist bekannt, unter Verwendung von Diversity- (JR 1 und JR 2) und der Ausgang der ersten Pa- Verfahren die Qualität der Datenübertragung zu verritätsstufe (PSl) an je eine jeden Diversitykanal bessern und die Fehlerrate herabzusetzen. Dabei (K 1 bzw. 2 bzw. K 3) zugeordnete weitere Pari- 30 kann der zeitweise beste Übertragungskanal durch tätsstufe (PS 11 bzw. PS 12 bzw. PS Ii) ange- Messung des Empfangspegels der über die einzelnen schlossen sind, daß die Anzahl m gleich der Kanäle übertragenen Signale gefunden werden. Es Summe der Anzahl ml und ml und die An- wird somit derjenige Kanal durchgeschaltet, der zu zahl η gleich der Summe der Anzahl η 1 und einem gegebenen Zeitpunkt ein Signal mit größtem η 2 ist, daß die Ausgänge der weiteren Paritäts- 35 Pegel überträgt. Dieses bekannte Verfahren führt stufen (PS 11, PS 12, PS 13) an eine Qualitäts- nicht immer und insbesondere dann nicht zum gebewertungsstufe (QB) angeschlossen sind, die die wünschten Erfolg, wenn über einen Kanal Signale Steuersignale (A I, Al, A 3) erzeugt, mit denen eines fremden Senders mit größerem Pegel übertrader Kanalschalter (KS) einen der Diversitykanäle gen werden. Besonders nachteilig ist dies dann, wenn (Kl, K2, K3) durchschaltct (Fig. 1,2, 5, 7). 40 der fremde Sender ein Störsender ist, so daß jener

2. Schaltungsanordnung nach Anspruch 1, da- Kanal besonders bevorzugt wird, der auf keinen Fall durch gekennzeichnet, daß die Diversitykanäle durchgeschaltet werden sollte. In einem derartigen (Kl, K 2, K 3) über den Kanalschalter (KS) und Fall kann es vorteilhaft sein, die Ka.iäle nicht in Abüber einen weiteren Coderahmenschalter (CS) mit hängigkeit vom Empfangspegel, sondern in Abhändem ersten Teil (PR 1) des Paritätsbitregisters 45 gigkeit von den empfangenen Codeworten auszuwäh-(PR 1 und PR 2) bzw. mit dem ersten TeM (JR I) len. Wenn die Paritätsbits von einer größeren Anzahl des Informationsbitregisters (JR 1 und JR 2) ver- von Informationsbits abhängig sind, kann bereits bei bunden ist (F i g. 2). einem einzigen Kanal ein relativ großer technischer

3. Schaltungsanordnung nach Anspruch 2, da- Aufwand erforderlich sein, um Übertragungsfehler gedurch gekennzeichnet, daß zwischen den weite- 50 gebenenfalls zu erkennen. Wenn nicht nur ein einziger ren Coderahmenschalter (CS) und den ersten Tei- Kanal sondern mehrere Diversitykanäle überprüft len (PRl, JRl) des Paritätsbitregisters und des werJen müssen, ist ein um so größerer Aufwand zu Inforniationsbitregisters je ein weiteres Register erwarten.

(PR 3 bzw. JR 3) eingeschaltet ist, das den zwei- Der Erfindung liegt die Aufgabe zugrunde, eins

ten Teilen (PR2, JRl) des Paritätsbitregisters 55 Schaltungsanordnung der eingangs genannten A:

bzw. des Informationsbitregisters entspricht anzugeben, mittels der einer der Diversitykanäle mil

(F i g. 2). relativ geringem technischem Aufwand auswählbar

4. Schaltungsanordnung nach Anspruch 3, da- ist.

durch gekennzeichnet, daß eine zweite Paritäts- Die Erfindung ist dadurch gekennzeichnet, daß die

stufe (PS 2) vorgesehen ist, deren Eingänge an 60 Eingänge einer ersten Paritätsstufe mit Ausgänger

den Ausgang der ersten Paritätsstufe (PSl), fer- von m 1 Zellen eines ersten Teils des Paritätsbitregi-

ner anm2 Zellen des weiteren Registers (PR3), sters und mit η 1 Zellen eines ersten Teils des Infor

und an η 2 Zellen des weiteren Registers (JR3) mationsbitregisters verbunden ist, daß jeder Divcrsi·

angeschlossen ist und über dessen Ausgang das tykanal über je einen Coderahmenschalter mit der

Syndrom (S) abgegeben wird (F i g. 2). 65 Eingängen je eines zweiten Teils des Paritätsbitregi·

5. Schaltungsanordnung nach Anspruch 1, da- sters und eines zweiten Teils des Informationsbitregi durch gekennzeichnet, daß die Ausgänge der sters verbunden sind, daß m 2 Zellen des zweiter Coderahmenschalter (CSl, CS2, CS3) an die Teils des Paritätsbitregisters, /1 2 Zellen des zweiter