DE2360929B1 - Schaltungsanordnung zur Auswahl eines Diversitykanals über den Daten in Form von Bits übertragen werden - Google Patents

Description

ORIGINAL INSPECTED

Teils des Informationsbitregisters und der Ausgang codierer DC, der Fehlerkorrekturstufe FK und aus

der ersten Paritätsstufe an je eine jeden Diversityka- der Datensenke DS.

nal zugeordnete weitere Paritätsstufe angeschlossen Als Datenquelle kann, beispielsweise ein Fernsind, daß die Anzahl m gleich der Summe der Anzahl schreiber vorgesehen sein, der zeitlich nacheinander m 1 und m 2 und die Anzahl η gleich der Summe S die einzelnen Bits eines Zeichens ausgibt. Die beiden der Anzahl η 1 und η 2 ist, daß die Ausgänge der Binärwerte derartiger Bits werden als O-Wert und weiteren Paritätsstufen an eine Qualitätsbewertungs- als L-Wert bezeichnet. Mit dem Codierer CD wird stufe angeschlossen sind, die die Steuersignale er- eine Umcodierung der eingangs zugeführten Daten zeugt, mit denen der Kanalschalter einen der Diversi- bewirkt, derart, daß der Codierer eine Folge von Intykanäle durchschaltet. io formationsbits und Paritätsbits abgibt. Die Informa-

Die erfindungsgemäße Schaltungsanordnung zeich- tionsbits entsprechen den von der Datenquelle zuge-

net sich durch geringen technischen Aufwand aus, führten Daten, wogegen die Paritätsbits zur Erken-

weil der erste Teil des empfangsseitig vorgesehenen nung von Datenfehlern und zur Korrektur derartiger

Paritätsbitregisters und der erste Teil des empfangs- Fehler herangezogen werden. Mit dem Ausgangssi-

seitig vorgesehenen Informationsbitregisters zur Prü- 15 gnal des Codierers CD und mit den Modulatoren

fung aller Diversitykanäle verwendet wird. Dieser MDl, MD 2, MD 3 wird je ein Träger moduliert.

Vorteil fällt insbesondere dann ins Gewicht, wenn Die Frequenzen dieser Träger sind unterschiedlich,

der empfangsseitige erste Teil des Informationsbitre- und liegen innerhalb des Sprachfrequenzbandes von

gjsters aus Hunderten von Speicherzellen gebildet 0,3 bis 3,4 kHz. Die Ausgänge der Modulatoren sind

wird. ao miteinander verbunden, so daß der Funksender FS

Falls Datenfehler unter Verwendung eines konvo- ein Signalgemisch erhält, das aus den modulierten rationellen Codes erkannt und ein Syndrom abgelei- Trägern gebildet wird. Im Funksender FS wird eine tet werden soll, dann ist dies mit geringfügigem zu- Frequenzumsetzung vom Sprachband in ein Kurzsätzlichen Aufwand durch die Verwendung einer wellenband vorgenommen und nach leistungsmäßiger zweiten Paritätsstufe möglich. An diese zweite Pari- as Verstärkung abgestrahlt. Der Funkempfänger FE tätsstufe werden eingangsseitig die Ausgänge der er- empfängt das Signalgemisch undgibt sein Ausgangssten Paritätsstufe und einzelne Zellen der zweiten signal über drei Kanäle Kl, Kl, K3 an die Demo-Teile des Paritätbitregisters und des Informationsbit- dulatoren DMl, DM2, DM3 ab. Die Signale Dl. registers angeschlossen. Über den Ausgang der zwei- Dl, D 3 der Demodulatoren werden einerseits der ten Paritätsstufe wird dann das Syndrom abgegeben, 30 Prüfeinrichtung PE und anderseits dem Kanalschalmittels dessen unter Verwendung einer Fehlerkorrek- ter KS zugeführt. Mit der Prüfeinrichtung PEI werturstufe eine Korrektur von Datenfehlern vorgenom- den Prüfsingnale 51, 52, 53 erzeugt, die die augenmen werden kann. blickliche Güte der Kanäle signalisieren. Mit den von

Im folgenden werden Ausführungsbeispiele der der Qualitätsbewertungsstufe abgegebenen Steuersi-

Erfindung an Hand der F i g. 1 bis 8 beschrieben, wo- 35 gnalen Al, Al, A3 wird der Kanalschalter KS ge-

bei in mehreren Figuren dargestellte gleiche Gegen- schaltet und damit wird einer der Kanäle Kl, K 2,

stände mit gleichen Bezugszeichen bezeichnet sind. K 3 an den Decodierer DC angeschlossen. Der Aus-

Es zeigt gang des Decodierers ist über die Fehlerkorrektur-

F i g. 1 ein erstes Ausführungsbeispiel einer Schal- stufe FK mit der Datensenke DS verbunden, die^bei-

tungsanordnung zur Auswahl eines Diversitykanals, 40 spielsweise ein Fernschreiber sein kann.

Fig. 2 eine ausführlichere Darstellung eines Ka- Fig. 2 zeigt ausführlicher den Kanalschalter KS,

nalschalters, eines Decodierers und einer Prüfeinrich- den Decodierer DC I und die Prüfeinrichtung PE I.

tung, wie sie bei der Fig. 1 dargestellten Schaltungs- Der Kanalschalter KS besteht aus den Gattern G 6,

anordnung verwendet werden, G7,G8,G9, die in Abhängigkeit von den Steuersi-

F i g. 3 Signale, die beim Betrieb des in F i g. 2 dar- 45 gnalen Al, Al, A3 einen der Eingänge /, g, h mit

gestellten Codierers und der dort dargestellten Prüf- dem Ausgang k leitend verbinden,

einrichtung auftreten, Der Decodierer DCI ist ein Ausführungsbeispiel

F i g. 4 eine ausführlichere Darstellung einer Qua- des in F i g. 1 dargestellten Decodierers DC und be-

litätsbewertungsstufe, steht aus den Registern JR1, JR 3, PR1, PR 3, und

Fig.5 weitere Ausführungsbeispiele eines Deco- 50 aus den Paritätsstufen PSl, P52. Der Coderahmen-

dierers und einer Prüfeinrichtung, schalter CS wird derart betrieben, daß in die Register

F i g. 6 ein weiteres Ausführungsbeispiel einer JR 3 und JR1 die Informationsbits und in die Regi-

Schaltungsanordnung zur Auswahl von Diversityka- ster PR 3, PR1 die Paritätsbits gespeichert- werden,

nälen, Die Paritätsstufen PSl, PSl geben ein O-Signal

Fig.7 eine ausführlichere Darstellung einer Prüf- 55 bzw. ein L-Signal ab, wenn die Summe der an ihren

einrichtung und eines Decodierers, wie sie in der Eingängen anliegenden L-Werte gerade bzw. un-

Fig. 6 dargestellten Schaltungsanordnung verwend- gerade ist.

bar sind, und Die Prüfeinrichtung PEI ist ein Ausführungsbei-

F i g. 8 eine ausführlichere Darstellung einer Pari- spiel der in F i g. 1 dargestellten Prüfeinrichtung PE.

tätsstufe. 60 Sie besteht aus den Registern JR1, PR1 und den Pa-

Fig. 1 zeigt ein Datenübertragungssystem, beste- ritätsstufen PSH, PS 12, PD13, die ähnlich wie die

hend aus der Datenquelle DQ, dem Codierer CD, Paritätsstufen PS 1, PS 1 arbeiten. Das Register PR1

den Modulatoren MD1, MD 2, MD 3, dem Funksen- stellt einen ersten Teil und die Register PR 2 stellen

der FS, dem Funkempfänger FE, den Demodulato- je einen zweiten Teil eines Paritätsbitregisters dar.

ren DMl, DM2, DM3, der Synchronisiereinrich- 65 Das Register JR1 stellt einen ersten Teil und die Re-

tung SYN, der Prüfeinrichtung PE, der Qualität- gister/R 2 stellen je einen zweiten Teil eines Infor-

bewertungsstufe QB, dem Kanalschalter KS, den mationsbitregisters dar. Zwecks einfacherer Darstel-

Coderahmenschaltern CS, CSl, CSl, CS3 dem De- lung besteht der erste Teil JRl nur aus insgesamt 6

5 6

Zellen il, ζ 2, ζ 3, z4, /5, ί6, wogegen in der Praxis CS 3 im gleichen Rhythmus des Coderahmens umHunderte derartiger Zellen vorgesehen sein können. geschaltet werden, gleicht das Signal Sl dem Syn-Einige dieser Zellen, und zwar die Zellen i 1, i 4, i 6 drom S. Da die Signale Sl und S während-der Zeit 18 sind an die Paritätsstufe PSl angeschlossen. Im vor- die richtige Parität signalisieren, besteht kein Anlaß, liegenden Fall sind somit insgesamt drei Zellen ange- 5 auf einen anderen Kanal umzuschalten. Dagegen wird schlossen. Diese Zahl wird mit dein Bezugszei- während der Zeit t9 mit den Signalen S = L, chen η 1 "bezeichnet. Sl = L signalisiert, daß das empfangene Paritätsbit

Vom ersten Teil PR1 des Paritätsbitregisters ist nicht mehr mit gesendeten Paritätsbit übereinstimmt,

im vorliegenden Fall nur eine einzige Zelle ρ 1 an die In diesem Fall kann ein anderer Kanal durchgeschal-

Paritätsstufe PS 1 angeschlossen. Die Anzahl dieser ίο tet werden. Dazu werden mit dem Signal D 2 bzw.

Zellen des ersten Teils PjR 1, die an die Paritätsstufe D 3 die Signale Sl bzw. S3 in ähnlicher Weise abge-

PSl angeschlossen sind, wird mit dem Bezugszei- leitet wie das Signal Sl. Wenn sich dabei heraus-

chen m 1 bezeichnet. Die Anzahl der vom zweiten stellt, daß während der Zeit 19 mit den Signalen

Teil PR 2 des Paritätsregisters angescMossenen ZeI- Sl = L, S2 = Ö, S3 = L nur der zweite Kanal

len wird mit dem Bezügszeichen m 2 bezeichnet. Mit 15 -K2 mit S2 = 0 die richtige Parität signalisiert, dann

der Paritätsstufe PSl werden somit m 1 = 1 Zellen kann es zweckmäßig sein, diesen zweiten Kanal und

des Registers PR1, und η 1 = 3 Zellen des Registers damit das Signal Ό 2 über den Kanalschalter KS an

/Rl erfaßt. Mit der Paritätsstufe PSIl werden ins- den Coderahmenschalter CS durchzuschalten. Insge-

gesamt ml+nl Zellen, über die Paritätsstufe PSl, samt ergeben sich bei den drei Signalen Sl, S 2, S3

ferner m 2 Zellen über das Register PR 2 und η 2 ZeI- ao acht verscihedene Kombinationen und Wörter mit je

len über das Register JR2 erfaßt. Das Register PR 3 drei Bits, die der Qualitätsbewertungsstufe QB zu-

bzw. JR 3 gleicht dem Register PR 2 bzw. JR 2. Mit geführt werden.

der Polaritätsstufe PS2 werden auf diese Weise Fig.4 zeigt ausführlicher die in den Fig. 1 und2

ebenfalls ml+nl Zellen über die Paritätsstufe schematisch dargestellte Qualitätsbewertungsstufe

PSl, ferner m2Zellen des Registers Pi?3 und η2 25 QB, bestehend aus den Invertern INI, IN2, IN3,

Zellen des Registers JR3 berücksichtigt. Dabei /JV4, INS, IN6, IN7, aus den UND-Gattern GlO,

sind m = ml+m2 Paritätsbits abhängig von GIl,. G12, G13, G14, G15, G16, Gl^ G18,

η = η 1 + η 2 Infonnationsbits, so daß vom Ausgang G19, aus den ODER-Gattern G20, G21, G22,

der Paritätsstufe PS2 das Syndrom S abgegeben G23, G24, G 25. G26, aus dem ZählerZ und aus

wird. Das Syndrom S und das Signal Sl gleichen ein- 3<* der Mehrheitsentscheidungsstufe ME. Von den Gat-

ander, wenn das Signal Dl über den Kanalschalter tern GlO bzw. GIl, bzw. G12 werden dann L-Si-

KS an den Coderahmenschalter GS durehgeschaltet gnäle abgegeben, wenn ihnen eingangs die Worte

wird. OLL bzw. LOL bzw. LLO zugeführt werden. Es sind

Im folgenden wird die Wirkungsweise der in den dies die Fälle, in denen mit Sl = 0 bzw. S2= 0 Fig. 1 und2 dargestellten Schaltungsanordnungen 35 bzw. S3 ^= 0 angezeigt wird, daß nur jeweils ein einan Hand der in Fig. 3 dargestellten Signale erläutert. ziger Kanal Kl bzw. K2 bzw. K3 fehlerfrei über-In F i g. 3 ist oben das Signal D1 dargestellt, beste=· trägt. In diesen Fällen werden über die Gatter G18 hend aus den Paritätsbits P1, P 2, P 3, P 4, P 5, P 6_r bzw. G16 bzw. G14 jeweils L-Signale abgegeben, so Pl, P 8, P9 und aus den Informationsbits /1, /2, daß auch die Signale A 1 bzw. A 2 bzw. A 3 je einen /3, 74, /5, 76, 77, 78, 79. Fast alle Signale haben 4° L-Wert annehmen und den entsprechenden Kanal die gleichen Bezugszeichen wie die Stufen, von. denen K1 bzw. K 2 bzw* K 3 einschalten,
sie abgegeben werden. Beispielsweise wird von der in Wenn jeweils 2 der Signale Sl und S 2 = 0 oder Fig. 2 dargestellten Zelle ρ2 das in Fig. 3 darge- Sl und S3 = 0 öder 52 und S3 == 0 sind, dann sind stellte Signal ρ 2 abgegeben. Die Datenübertragung alle drei Signale B1, B 2, B 3 = L und über den Inerfolgt in einem vorgegebenen Cpderahmen, der 45 verter IN 7 wird ein Ö-Signal abgegeben, das die Gatdurch die in Fig. 3 unten eingezeichneten Zeiten t'G, ter G14, G16, G18 sperrt.- In diesen Fallen sind die ti, t2, i3 bis t9 gegeben ist. Die Signale Tl bzw. Signale A 1, A 2, A 3 von den Ausgangssignalen der T 2 kennzeichnen mit ihren Impulsen die gestrichelt Gatter G19 bzw; G17 bzw. G15 abhängig, die ih- bzw. voll dargestellten Schalterstellungen der Code- rerseits von den Signalen El, Zs 2, 2s 3 abhängig sind, rahmenschalter CS, CSl, CS 2, CS 3. Während der 5ό Der Zähler Z zählt die Anzahl der Syndrome S=I Zeit i0 wird das erste Paritätsbit Pl in das Register innerhalb einer vorgegebenen Prüfperiode und gibt PR 3 eingegeben, wobei der Coderahmenschalter CS über den Ausgang bei Erreichen eines maximalen die Kontakte α und c leitend miteinander verbindet, Zählerstandes das Signal C = 1 ab, das anzeigt, daß Außerdem wird-während der Zeit iO das erste Infor- innerhalb der Prüfperiode der vorgegebene Zählermationsbit 71 in das Register JR 3 eingegeben, wo- 55 stand erreicht wurde. Mit dem Signal C=I werden bei der Coderähmenschalter CS die Kontakte α und b über den Inverter IN 7 die Gatter G14, G16, G18 leitend miteinander verbindet. In ähnlicher Weise gesperrt, so daß nunmehr die Signale Ai, A2, A3 werden auch die folgenden Paritätsbits und Informa- von der Mehrheitsentscheidstufe ME abhängig sind, tionsbits in die Register eingegeben. Die in der Zelle Wenn innerhalb der Prüfperiode die Anzahl der vor- p 2 des Registers PR 3 und die in der Zelle r'8 des 6o gegebenen Fehler nicht erreicht wird, dann wird das Registers 72? 3 gespeicherten Informationen werden Signal G = O vom Zähler Z abgegeben und falls über im Rhythmus des Coderahmens weitergeschoben, das Gatter G13 ein 0-Signal abgegeben wird, dann wodurch sich die Signale ρ 1 und i 7 bis i 1 ergeben. wird in weiterer Folge über den Inverter INI je ein Während der Zeit tS ergibt sich mit il — L, iA — L, L-Signal an die Gatter G14, G16, G18 gegeben und /6 = L, pl = L, das Signal PSl = 0. Während die- $5 damit sind die Signale Al, A2, A3 von den Signalen ser gleichen Zeit 18 ergibt sich mit dem Signal Bl, B 2, B 3 abhängig.

PSl = O, z"7 = L, 18 — L, p2 = 0 das Syndrom Wenn zwei oder drei der Signale Dl, D2, D3

S = 0.Da alle Goderahmenschalter CS, CSl, CS 2, übereinstimmen, dann wird dasjenige der Signale

7 8

El, E 2, E3 = L· gesetzt, das dem Signal kleinster PS 13 je m 1 + m2 + η 1 + η2Zellen angeschlossen

Nummer der übereinstimmenden Signale Dl, D 2, und über deren Ausgänge werden die Signale 51,

D 3 entspricht. Wenn beispielsweise die Signale S 2, S 3 abgegeben.

Dl = O, D 2 = L, D 3 = L sind, dann stimmen die Fig.6 gleicht ausgehend von der DatenquelleDQ

Signale D 2 und D 3 mehrheitlich überein und es 5 bis zu den Demodulatoren DM1, PM 2, DM3 der in

wird das Signal El — L abgegeben, das in weiterer Fig. 1 dargestellten Schaltungsanordnung und· es gilt

Folge das Signal A2 = L bewirkt, das den zweiten auch der entsprechende Text. Nach Fig.6 werden

Kanal einschaltet, wenn er bisher nicht eingeschaltet die Signale Dl, D 2, D 3 über die Coderahmenschal-

war. ter CSl, CS 2, CS 3 einerseits der Prüfeinrichtung

Fig.5 zeigt als weiteres Ausführungsbeispiel des io PE3, und anderseits den Kanalschaltern KS zugein F i g. 1 dargestellten Decodierers DC den Decodie- führt. Über die Ausgänge der beiden Kanalschalter rer DCII und die Prüfeinrichtung ΡΕΪΪ, die an Stelle KS werden die Informationsbits/ bzw. die Paritätsder in F i g. 1 dargestellten Prüfeinrichtung PjE ver- bits P an den Decodierer DCIII abgegeben. Der Auswendbar ist. Die in Fig. 1 dargestellten Coderah- gang dieses Decodierers DCIII ist über die Fehlermenschalter CS, CS1, CS 2, CS 3 können mehrere 15 korrekturstufe FK an die Datensenke angeschlossen. Stellungen einnehmen, von denen zwecks einfacherer F i g. 7 zeigt ausführlicher die in F i g. 6 schema-Darstellung in Fig. 1 nur zwei Stellungen einge- tisch dargestellte Prüfeinrichtung ΡΕΙΠ und außerzeichnet wurden. Gemäß Fig. 5 können diese Code- dem ausführlicher den Decodierer DCDL Durch die rahmenschalter jeweils vier Stellungen einnehmen, in Paritätsstufe PSl werden wieder m 1 Zellen des erdenen Mittelkontakte α mit den Kontakten b, c, d, e, 20 sten Teils PR1 des Paritätsbitregisters und η 1 Zellen verbunden sind. Der erste Teil JR1 des Informa- des ersten Teils JR1 des Informationsbitregisters ertionsbitregisters wird nun entsprechend den drei faßt. Mit dem zweiten Teil Pi? 2 des Polaritätsbitregi-Kontakten b, c, d des Coderahmenschalters CS aus je sters werden m 2 Zellen erfaßt und mit dem einem Register gebildet und auch das Register JR 3 zweiten Teil JR 2 des Informationsbitregisters werist mit je zwei Zellen an die Kontakte b, c, d ange- 25 den η 2 Zellen erfaßt, so daß mit den Paritätsstufen schlossen. Der Kontakte des Coderahmenschalters PSU, PS12, PS13 insgesamt ml+m2 + nl +n2 CS ist über das Register P-R 3 an den ersten Teil Zellen berücksichtigt werden. Mit der Paritätsstufe PjR 1 des Paritätsbitregisters angeschlossen. PS 2 werden ebenso viele Zellen bei der Gewin-

Die zweiten Teile JR 2 des Informationsbitregi- nung des Synchroms S berücksichtigt,

sters sind an die Kontakte b, c, d der Coderahmen- 30 Als Qualitätsbewertungsstufe OB kann beispiels-

schalter C51, CS2, CS3 angeschlossen. Die zweiten weise die in Fig. 4 dargestellte Schaltungsanordnung

Teile PR 2 des Paritätsbitregisters sind an die Kon- verwendet werden. Der Kanalschalter KS ist gemäß

takte e der Coderahmenschalter CSl, CS2, CS3 an- Fig. 7 in doppelter Ausfertigung vorgesehen und ist

geschlossen. in F i g. 2 ausführlicher dargestellt.

Mit der Paritätsstufe PSl werden ml Zellen 35 Fig.8 zeigt ausführlicher die Paritätsstufe PSl, des ersten Teils Pi? 1 und η 1 Zellen des ersten Teils bestehend aus den Exklusiv-ODER-Gattern G 30, /i?l erfaßt. Mit dem zweiten Teil PR 2 des Paritäts- G 31, G 32. Je zwei Eingangssignale werden somit je bitregisters werden m 2 Zellen erfaßt und mit dem einem Gatter zugeführt und die Ausgänge je zweier zweiten Teil JRl des Informationsbitregisters wer- Gatter münden wieder in ein Gatter, bis schließlich den η 2 Zellen erfaßt und an die zugeordneten Pari- 40 nur ein einziger Ausgang verbleibt. Die übrigen Paritätsstufen PSIl, PS 12, PS 13 angeschlossen. Insge- tätsstufen PS 2, PSIl, PS 12, PS 13 können ähnlich samt sind somit an diese Paritätsstufen-PS 11, PS 12, ausgebildet sein.

Hierzu 7 Blatt Zeichnungen

Claims (5)

1 2 . , Eingänge zweier Kanalschalter (KS) angeschlos- Patentansprüche: sen sind, von denen der eine die Informationsbits (/) und der andere die Paritätsbits (P) an den De-

1. Schaltungsanordnung zur Auswahl eines codierer (DC III) abgibt (F i g. 6).
Diversitykanals über den Daten in Form von Pa- S

ritätsbits und Informationsbits übertragen werden

und die Paritätsbits bzw. die Informationsbits .
empfangsseitig über einen Kanalschalter und
über einen Coderahmenschalter seriell in ein Paritätsbitregister bzw. Informationsbitregister ein- io Die Erfindung betrifft eine Schaltungsanordnung gegeben werden, wobei m Paritätsbits abhängig zur Auswahl eines Diversitykanals, über den Daten sind von η Informationsbits, dadurch ge- in Form von Paritätsbits und Informationsbits überkenn zeichnet, daß die Eingänge einer er- tragen werden und die Paritätsbits bzw. die Informasten Paritätsstufe (PS X) :mit Ausgängen von ml üonsbits empfangsseitig über einen Kanalschalter und Zellen (pl) eines ersten Teils (PRl) des Pari- 15 über einen Coderahmenschalter seriell in ein Paritätsbitregisters (PRt und PR2) und mit η 1 ZeI- tätsbitregister bzw. Informationsbitregister eingegelen (H, ζ 4, ζ 6) eines ersten Teils (JRl) des In- ben werden, wobei m Paritätsbits abhängig sind von formationsbitregisters (JR 1 und JR 2) verbunden η Informationsbits. Es können zwei oder mehrere ist, daß jeder Diversitykanal (Kl bzw. K 2 bzw. Diversitykanäle vorgesehen sein, über die die Daten K 3) über je einen Coderahmenschalter (CSl ao gemäß einem Raumdiversity-Verfahren, Zeitdiver- bzw. CS 2 bzw. CS 3) mit den Eingängen je eines sity-Verfahren oder Frequenzdiversity-Verfahren zweiten Teils (PR 2) des Paritätsbitregisters und übertragen werden. Die Daten können sendeseitig je eines zweiten Teils (JR 2) des Informationsbit- nach Art eines konvolutionellen Codes oder nach registers (JRl und JR2) verbunden sind, daß Art eines Blockcodes codiert werden, so daß auf m 2 Zellen des zweiten Teils (PR 2) das Paritäts- 25 Grund der empfangenen Paritätsbits und Infonnabitregisters (PRl und Pi? 2), η 2 Zellen des zwei- tionsbits Datenfehler erkannt werden,
ten Teils (JR 2) des Informationsbitregisters Es ist bekannt, unter Verwendung von Diversity- (JR 1 und JR 2) und der Ausgang der ersten Pa- Verfahren die Qualität der Datenübertragung zu verritätsstufe (PS 1) an je eine jeden Diversitykanal bessern und die Fehlerrate herabzusetzen. Dabei (K 1 bzw. 2 bzw. K 3) zugeordnete weitere Pari- 30 kann der zeitweise beste Übertragungskanal durch tätsstufe (PSU bzw. PS 12 bzw. PS 13) ange- Messung des Empfangspegels der über die einzelnen schlossen sind, daß die Anzahl m gleich der Kanäle übertragenen Signale gefunden werden. Es Summe der Anzahl m 1 und m2 und die An- wird somit derjenige Kanal durchgeschaltet, der zu zahl η gleich der Summe der Anzahl η 1 und einem gegebenen Zeitpunkt ein Signal mit größtem η 2 ist, daß die Ausgänge der weiteren Paritäts- 35 Pegel überträgt. Dieses bekannte Verfahren führt stufen (PS 11, PS 12, PS 13) an eine Qualitäts- nicht immer und insbesondere dann nicht zum gebewertungsstufe (QB) angeschlossen sind, die die wünschten Erfolg, wenn über einen Kanal Signale Steuersignale (A 1, A 2, A 3) erzeugt, mit denen eines fremden Senders mit größerem Pegel übertrader Kanalschalter (KS) einen der Diversitykanäle gen werden. Besonders nachteilig ist dies dann, wenn (Kl, ^2, X3) durchschaltet (Fig. 1, 2, 5, 7). 40 der fremde Sender ein Störsender ist, so daß jener

2. Schaltungsanordnung nach Anspruch 1, da- Kanal besonders bevorzugt wird,, der auf keinen Fall durch gekennzeichnet, daß die -Diversitykanäle durchgeschaltet werden" sollte. In einem derartigen (Kl, K2, K3) über den Kanalschalter (KS) und Fall kann es vorteilhaft sein, die Kanäle nicht in Abüber einen weiteren Coderahmenschalter (CS) mit hängigkeit vom Empfangspegel, sondern in Abhändem ersten Teil (PR 1) des Paritätsbitregisters 45 gigkeit von den empfangenen Codeworten auszuwäh- (PR 1 und. PR 2) bzw. mit dem ersten Teil (JR 1) len. Wenn die Paritätsbits von einer größeren Anzahl

-des Informationsbitregisters (Zi? 1 und JR 2) ver- von Informationsbits abhängig sind, kann bereits bei

bundenist (Fig. 2). einem einzigen Kanal ein relativ großer technischer

3. Schaltungsanordnung, nach Anspruch 2, da- Aufwand erforderlich sein, um Übertragungsfehler gedurch gekennzeichnet, daß zwischen den weite- 50 gebenenf alls zu erkennen. Wenn nicht nur ein einziger ren Coderahmenschalter (CS) und den ersten Tei- Kanal sondern mehrere Diversitykanäle überprüft len (PR 1, JR1) des Paritätsbitregisters und des werden müssen, ist ein um so größerer Aufwand zu Informationsbitregisters je ein weiteres Register erwarten. --.

(PR3 bzw. JR 3) eingeschaltet ist, das den zwei- . Der Erfindung liegt die Aufgabe zugrunde, eine ten Teilen (PR2, JR 2) des Paritätsbitregisters 55 Schaltungsanordnung * der eingangs genannten Art bzw. des Informationsbitregisters entspricht anzugeben, mittels der einer der Diversitykanäle mit (Fig. 2). relativ geringem technischem Aufwand auswählbar

4. Schaltungsanordnung nach Anspruch 3, da- ist.

durch gekennzeichnet, daß eine zweite Paritäts- Die Erfindung ist dadurch gekennzeichnet, daß die stufe (PS 2) vorgesehen ist, deren Eingänge an 60 Eingänge einer ersten Paritätsstufe mit Ausgängen den Ausgang der ersten Paritätsstufe (PSl), fer- von m 1 Zellen eines ersten Teils des Paritätsbitreginer an m 2 Zellen des weiteren Registers (PR 3), sters und mit η 1 Zellen eines ersten Teils des Inforund an η 2 Zellen des weiteren Registers (JR 3) mationsbitregisters verbunden ist, daß jeder Diversiangeschlossen ist und über dessen Ausgang das tykanal über je einen Coderahmenschalter mit den Syndrom(S) abgegeben wird (F i g. 2). 65 Eingängen je eines zweiten Teils des Paritätsbitregi-

5. Schaltungsanordnung nach Anspruch 1, da- sters und eines zweiten Teils des Informationsbitregidurch gekennzeichnet, daß die Ausgänge der sters verbunden sind, daß m 2 Zellen des zweiten Coderahmenschalter (CSl, CS 2, CS 3) an die Teils des Paritätsbitregisters, η 2 Zellen des zweiten