DE2359862A1 - Integrierte logikschaltung fuer den decoder eines mehrkanal-stereogeraetes - Google Patents

Description

Integrierte Logikschaltung für den Decoder eines Mehrkanal-Stereogeräte s .-"·-"-·..

Die Erfindung betrifft allgemein Mehrkanal-Stereogeräte und insbesondere eine verbesserte Logikschaltung zur Verwendung mit dem Decoder eines Mehrkanal-Stereogerätes von der Art, welcher zwei zusammengesetzte Signale" in vier Ausgangssignale umwandelt oder,decodiert, welche die jeweiligen Dominantsignalkomponenten und Sübdominantsignalkomponenten als Übersprechen enthält.

Es wurde bisher ein sogenanntes Matrix-^Vierkanal-Stereosystem vorgeschlagen, bei welchem vier Originaltonsignale (die zweckmässig als Lp, L_ß, Rp und R_ß für "links vorne",

409824/07 89

"links hinten", "rechts vorne" und "rechts hinten" bezeichnet werden, in Signale von nur zwei Kanälen durch als Kodierer bezeichnete Matrixnetzwerke zur Übertragung oder Aufnahme auf herkömmlichen Zweikanalmedien, wie FM-Multiplexübertragung oder Magnetbandaufnahme umgewandelt werden. Zur Wiedergabe der codierten Signale aus den beiden Kanalmedien werden sie durch Matrixnetzwerke,' die als Decoder bezeichnet werden, decodiert.

Es ist vorzuziehen, daß die Originaltonsignale Lp, L_ß, Rp undR_R nur jeweils von einem gesonderten Lautsprecher wiedergegeben werden. Jedoch enthält bei solchen Matrix-Vierkanal-Stereosystemen, jedes der vier Ausgangssignale aus dem Decoder jeweils eine Dominantsignalkomponente sowie Subdominantsignalkomponenten. Daher wird für jedes Tonsignal, das durch einen der Lautsprecher wiedergegeben wird, ein weiteres Tonsignal durch einen anderen der Lautsprecher gleichzeitig in Form eines ÜberSprechens wiedergegeben, was unerwünscht ist, da es die Empfindung der Trennung der wiedergegebenen Signale beeinträchtigt.

Es wurde vorgeschlagen, dieses unerwünschte Übersprechen durch die Verwendung von Logikschaltungen auszuschalten. Eine Art einer solchen Logikschaltung wird als "Wellenanpassungslogik" bezeichnet. Die Grundlage der Wellenanpassungslogik besteht darin, daß die Signale, die an entgegengesetzten Enden des Raumes aus gesonderten Eckensignalen wiedergegeben werden, in ihrer Amplitude gleich und in Phasenquadratur zueinander stehen. Die Wellenanpassungslogik erkennt diesen Zustand und trifft das Urteil, dass ein Paar gleicher Signale, wenn sie mit genau 90° zueinander stehen, und nur an dem einen Ende des Raumes vorhanden sind, übertragene Signale darstellen, die gedämpft werden sollten. Durch die Wahl geeigneter Knotenpunkte der Decodiermatrix

409824/0789

wird die'Phäsenquadratur zu einer Beziehung verändert, die einen phasengleichen oder, phasenversetzten Zustand darstellt, der sich leichter als die Phasenquädraturbeziehung kennzeichnen läßt. Ein Problem bei dieser Art von Schaltung besteht darin, daß die Wellenänpassungslogik mit der inneren Schaltungsanordnung des- Decoders verbunden werden muß und nicht nur mit dem Eingangs- bzw. Ausgangsanschluß des Decoders verbunden werden kann.

In den letzten Jahren war es üblich, zu versuchen, solche Decoder so zu gestalten, daß sie leicht als integrierte Schaltungen hergestellt werden können. Die Verwendung solcher Wellenanpassungslogikschaltungen erfordert jedoch, daß zusätzliche Anschlüsse am Decoder der integrierten Schaltung vorgesehen werden müssen« Die Kosten der integrierten Schaltung sind mehr oder weniger direkt proportional der Zahl der erforderlichen Anschlüsse, so daß die Verwendung solcher bekannter Wellenänpassungslogikschaltungen, die zusätzliche Anschlüsse des Decoders in integrierter Schaltungstechnik erfordern, deren Kosten erhöhen» .

Eine frühere Wellenanpassungslogikschaltung als integrierte Schaltung, bei der versucht worden ist, diesen Nachteil zu vermeiden, ist in einem Aufsatz mit dem Titel "Discrete vs. SQ: Matrix Quadraphonic Disc" beschrieben, der in der Ausgabe vom Juli 19 72 von Audio auf den Seiten •18 - 26 beschrieben ist. Bei der in Verbindung mit Fig. in diesem Aufsatz beschriebenen Wellenanpassungslogikschaltung werden die Eingänge der Logikschaltung aus den Ausgängen des Decoders "erhalten und dazu verwendet, die Verstärkungsfaktoren von Regelverstärkern zu regeln, die gesondert mit den Ausgängen des Decoders verbunden sind.

0 9 8 2 A / 0 7 8 9

Eine solche Wellenanpassungslogikschaltung erzeugt jedoch kein Ausgangssteuersignal zur Dämpfung der Ausgangssignale aus dem Decoder, wenn ein "Mitte-vorn"- oder ein "Mitte-rückwärts"-Signal vorhanden ist, so daß es notwendig ist, zusätzliche Logikschaltungen vorzusehen, die als Vorwärts-Rückwärts-Logikschaltungen bekannt sind, damit diese Orte erkannt werden können. Ein Beispiel einer solchen Vorwärts-Rückwärts-Logikschaltung ist in einem Aufsatz der C.B.S, Laboratories mit dem Titel ¹¹SQ Logic Decoder-Theory of Operation" von R,G, Allen und B.B, Bauer vom l_e Mai 1972 beschrieben. Aufgrund eines Mitte-vorn-(Cp)-Signals beispielsweise werden gleichzeitig die Verstärkungsfaktoren der Verstärker der Links- und Rechts-Vorne-Signale (Lp und Rp) erhöht und gleichzeitig das Cp-Signal gedämpft, welches ferner in den Rückwärts-Tonsignalkanälen vorhanden ist, ohne auch die Dominantsignale L_ß und Rg in den Rückwärts-Tonsignalkanälen zu dämpfen.

In der US-Patentanmeldung Ser.No. 36 7 868 vom 7, Juni 1973 wird vorgeschlagen, viele der vorerwähnten Nachteile zu vermeiden mit einer Wellenanpassungs-Logikschaltung und einer Vorwärts-Rückwärts-Logikschaltung zur Verwendung mit einem Vierkanal-Stereodecoder von der Art, welche die beiden zusammengesetzten Signale L_, und R™ in vier Ausgangssignale umwandelt, die Dominantsignalkomponenten Lp', Rp¹, Lg¹ bzw, Rg' enthalten, wobei jedes der Ausgangssignale ferner Subdomxnantensignalkomponenten als Übersprechen umfaßt. In der Wellenanpassungs-Logikschaltung werden durch eine Anzahl Vollweg-Gleichrichter die vier Decodierausgangssignale gleichgerichtet, erzeugt eine erste Subtraktionsschaltung ein Signal, welches die Differenz zwischen den Lp'- und Rp¹-Ausgangssignalen darstellt, und eine zweite Subtraktionsschaltung erzeugt ein Ausgangs-

409824/0789

signal, welches die Differenz zwischen den gleichgerichteten. Lg'-- und Rg'-Aus gangs Signalen darstellt. Eine Vergleichsschaltung erzeugt erste und zweite Steuersignale von entgegengesetzter Polarität, welche je die Differenz zwischen den Differenzsignalausgängen darstellen.

Bei der Vorwärts-Rückwärts-Logikschältung werden die Lp'- und Rp'-Decodierausgangssignale ferner einer Summiereinrichtung sowie einer Differenzeinrichtung zugeführt, deren Ausgänge gesondert vollweggleichgerichtet und einer zweiten Vergleichsschaltung zugeführt werden, die dritte und vierte Steuersignale von entgegengesetzter Polarität erzeugen. Das dritte Steuersignal wird zu dem ersten Steuersignal addiert und dazu verwendet, die Verstärkungsfaktoren des ersten und des zweiten Regelverstärkers zu steuern, welche die Lp¹- und Rp'-Ausgangssignale vom Decoder auf die jeweiligen Lautsprecher"übertragen, während das vierte Steuersignal zu dem zweiten Steuersignal addiert und dazu verwendet wird, die Verstärkungsfaktoren der dritten und vierten Regelverstärker zu steuern, welche die L'- und Rg'-Ausgangssignale vom Decoder auf die jeweiligen Lautsprecher übertragen. Das dritte und das vierte Ausgangssignal aus der Vorwärts-Rückwärts-Logikschaltung steuern ferner zwei Halbleiter-Mischstufen, die zwischen die Ausgänge des ersten und des zweiten Regelverstärkers bzw. zwischen die Ausgänge des dritten und des vierten Regelverstärkers geschaltet sind«,

In der Praxis erfordert jedoch die bestehende Schaltungsanordnung der vorangehend beschriebenen Wellenanpassungs- und Vorwärts-Rückwärts-Logikschaltungen eine große Anzahl von elektronischen,Elementen, wie Transistoren, Dioden, Widerstände und Kondensatoren $ so daß die entsprechenden Logikschaltungen für den Zusammenbau mit dem Decoder not-.

409824/0789

wendigerweise teuer sind. Ferner müssen bei der Herstellung dieser Logikschaltungen die sehr zahlreichen elektronischen Elemente derselben von Hand verbunden werden oder zumindest so gewählt werden, daß sie frei von Veränderungen sind. Ferner müssen die komplexen Logikschaltungen an vielen Stellen geprüft oder eingestellt werden, um sicherzustellen, daß die gewünschten logischen Funktionen erhalten werden.

Eine Aufgabe der Erfindung ist daher die Angabe einer verhältnismässig einfachen Logikschaltung, die leicht und verhältnismässig billig als integrierte Schaltung von wesentlich verringerter Größe hergestellt werden kann, beispielsweise zur Verwendung als Wellenanpassungs- oder Vorwärts-Rückwärts-Logikschaltung in Verbindung mit dem Decoder eines Mehrkanal-Stereogerätes.

Im besonderen gehört es zur Aufgabe der Erfindung, eine logische integrierte Schaltung anzugeben, wie erwähnt, bei der eine verringerte Anzahl von elektronischen Elementen mit verhältnismässig einfachen Verbindungen zwischen sich verwendet werden kann und bei der für den zuverlässigen Ablauf der gewünschten logischen Operationen erforderliches Prüfen und Einstellen auf ein Mindestmaß herabgesetzt ist.

Ferner gehört es zur Aufgabe der Erfindung, eine logische integrierte Schaltung anzugeben, wie erwähnt, bei der eine Anzahl Transistoren vorgesehen ist, die eine gemeinsame Kollektorelektrode haben, so daß die Größe der integrierten Schaltung verringert werden kann.

Weiter gehört es zur Aufgabe der Erfindung, logische integrierte Schaltungen anzugeben, mit der die wünschenswerten logischen Operationen durchgeführt werden können, wie sie in der US-Patentanmeldung Ser.No. 367 886 offenbart sind,

409824/07

von der vorangehend ausführlicher die Rede war·

Desgleichen gehört es zur Aufgabe der Erfindung, eine Schaltungsanordnung beispielsweise für·eine logische integrierte Schaltung anzugeben, bei welcher eine Begrenzungs- oder Abkappschaltung in einem Differentialverstärker zur Vereinfachung der Schaltungsanordnung vorgesehen ist. .

Eine erfindungsgemäße Logikschaltung besitzt eine Anzahl Vollweggleichrichter zum gesonderten Gleichrichten jedes der vier Decodierausgangssignale Lp¹» Rp¹, L' und Rg¹, einen ersten Differentialverstärker zur Erzeugung eines Ausgangssignals, welches die Differenz zwischen den gleichgerichteten Lp'- und Rp'-AusgangsSignalen darstellt, einen zweiten Differentialverstärker zur Erzeugung eines Ausgangssignals, welches die Differenz zwischen den gleichgerichteten L_ß'- μηά R_ß'-Ausgangssignalen darstellt, und einen dritten Differentialverstärker, welcher die Differenzsignalausgänge des ersten und des zweiten Differentialverstärkers vergleicht und erste sowie zweite Steuersignale von entgegengesetzter Polarität erzeugt, welche je die Differenz" zwischen den Differenzausgangssignalen darstellen und dazu verwendet werden, die entsprechenden Regelverstärker zu steuern, die in vier Ausgangssignal-Übertragungsleitungen zur Unterdrückung des Übersprechens angeordnet sind.

Bei der erfindungsgemäßen logischen integrierten Schaltung wird der erste Differentialverstärker durch einen ersten •und einen zweiten Transistor gebildet, denen die gleichgerichteten Decodierausgangssignale Lp¹ und Rp¹ der jeweiligen Basiselektrode zugeführt werden, der zweite Differentialverstärker durch einen dritten und einen vierten

409824/0 7 89

Transistor gebildet wird, deren Basiselektroden die gleichgerichteten Decodierausgangssignale L' und R_R' zugeführt werden, die Basiselektroden eines fünften, sechsten, siebenten und achten Transistors mit den Kollektorelektroden des ersten, zweiten, dritten bzw. vierten Transistors verbunden sind, die Kollektorelektroden des fünften und des sechsten Transistors miteinander und mit einem Ausgangsanschluß für das erste Steuersignal verbunden sind, die Kollektorelektroden des siebten und des achten Transistors miteinander und mit einem Ausgangsanschluß für das zweite Steuersignal verbunden sind, und ist eine Einrichtung vorgesehen, die Emitterelektroden, des fünften, sechsten, siebenten und achten Transistors so zu verbinden, daß die letzteren den dritten Differentialverstärker bilden.

Die vorstehenden und weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden näheren Beschreibung einer beispielsweisen Ausführungsform derselben in Verbindung mit den beiliegenden Zeichnungen und zwar zeigen:

Fig. 1 ein schematisches Blockschaltbild des Kodierers und Decoders eines Mehrkanal-Stereogerätes von einer Art, auf welche die Erfindung angewendet werden kann;

Fig. 2 ein Blockschaltbild erfindungsgemäßer Logikschaltungen für den Decoder nach Fig. 1;

Fig. 3 und 4 Wellenformdiagramme von Ausgangssignalen, die aus einem der Differentialverstärker in Fig.2 erhalten werden;

4098 2 4/0789

Fig. 5 eine schematische Darstellung-der Schallquellen

. des in der Beschreibung, gegebenen-Originalschallfeldes; . :

Fig. 6 eine schematische Darstellung der Größe des Ausgangssignals aus einem Gleichrichter in den Logikschaltungen der Fig. 2 für verschieden angeordnete Tonsignalquellen; . . = . . . · '

Fig. 7 ein Wellenformdiagramm, auf welches bei der Erläuterung der _; Arbeitsweise der erfindungsgemäßen Logikschaltung Bezug genommen wird;

Fig. 8 die Phasenlagekomponenten eines Mitte-Hinten-Signals, auf das bei der Erläuterung der Erfindung Bezug genommen wird; '

Fig. 9 eine schematische Darstellung der Größe des Ausgangssignals aus einem Gleichrichter in einer Logikschaltung von Fig. 2 für verschieden angeordnete Tonsignalquellen;

Fig.10 und 11 Phasenlagediagramme, welche die Ausgangssignale von Differentialverstärkern einer Logik-, schaltung nach Fig. 2 darstellt;

F.ig«12 ein Schaltbild, welches Einzelheiten der erfindungsgemäßen Logikschaltung zeigt, und

Fig.13 eine graphische Darstellung, welche die Beziehung des Eingangs zum Ausgang in einer Begrenzungs- bzw. Abkappschaltung in der Logikschaltung von Fig. 12 zeigt. "

409824/0789 ^;

Das in Fig. 1 gezeigte Mehrkanal-Stereogerät, auf das die Erf induing angewendet werden kann, besitzt einen Kodierer 18, der an seinen Eingangs ans chlüs sen 10, 12, 14 bzw. 16 Links-vorne-(Lp), Links-hinten-(L_ß), Rechts-hinten-(R ) und Rechts-vorne-(Rp)-Signale empfängt. Der Kodierer 18 empfängt ferner einen 0,5-Teil eines Mitte-vorne-(Cp)-Signals an seinen Eingangsanschlüssen 10 und 16 und einen 0,5-Teil eines Mitte-hinten-(Cg)-Signals an seinen Eingangsanschlüssen 12 und 14. Der Kodierer formt diese Eingangssignale in zwei zusammengesetzte Ausgangssignale, die mit L_T und R„ bezeichnet sind, an seinen Ausgangsanschlüssen 20 und 22 um. Die Phasenlagekomponenten dieser Signale sind durch die Phasenlagediagramme benachbart den jeweiligen Anschlüssen dargestellt. Diese zusammengesetztenSignale können in komplexer Schreibweise wie folgt gekennzeichnet werden:

L_T = Lp - O,7O7R_B + j (O,7O7L_B) .

R_T = Rp = O,7O7L_B - j (0,707R_B) ^:

(wenn C_ und C_n nicht vorhanden sind)

Die codierten zusammengesetzten Signale können sodann einem gedgneten Zweikanalmedium zugeführt werden, wie durch Kanäle 2 3 und 25 dargestellt, welche beispielsweise zwei Oberflächen der V-förmigen Nut in einer Stereoplatte, ein Zweikanal-Magnetband oder ein FM-Multiplex-Radiokanal sein können. Nach der Rückgewinnung aus dem Zweikanalmedium werden die zusammengesetzten .Signale L„ und R₁^ zwei Eingangsanschlüssen 30 und 32 eines Decoders 34 zugeführt. Die zusammengesetzten Signale werden dann mit Paaren von V -Netzwerken 38 und 50 und 4 2 und 44 phasenverschoben, um die

409824/0789

235986?

Phasenlagekomponenteh der zusammengesetzten Signale mit Bezug aufeinander in einer Weise einzustellen, welche eine selektive Addition und Subtraktion begünstigt, so daß vier Ausgangssignale abgeleitet werden, von denen jedes eine vorherrschende Komponente enthält, die einem der Originaleingangssignale entspricht. Der Grundphasenverschiebungswinkel ψ , der durch die V-Netzwerke hereingebracht wird, ist eine Funktion der Frequenz.

Daher verschiebt das Netzwerk 38 das zusammengesetzte Signal Lm um den Grundphasenverschiebungswinkel ψ , das/Netzwerk 40 verschiebt das zusammengesetzte Signal L._, um einen Phasenwinkel von V.+ 90°, das Netzwerk 4 2 verschiebt das zusammengesetzte Signal R_m um einen Phasenwinkel von ι + und das Netzwerk 44 verschiebt das zusammengesetzte Signal R„ um den Grundphasenwinkel V . Der Ausgang aus dem Phasenschieber 38 wird einem AusgangsanSchluß 62 zugeführt, und der Ausgang aus dem Phasenschieber 44 wird einem Ausgangsanschluß 6 8 zugeführt. Ein 0,707-Teil des Ausgangs des Phasenschiebers 38 wird zu den 0,707 des Ausgangs aus dem Phasenschieber 42 an einem Summierungsknotenpunkt addiert und das resultierende Signal wird einem Ausgangsanschluß 66 des' Decoders .34 zugeführt. Gleiche negative Teile der Ausgänge der Phasenschieber 40 und 4,4, d.h. - 0,707 der Ausgänge der Phasenschieber· 4 0 und 42 werden an einem Summierungsknotenpunkt 46 kombiniert und das resultierende Signal wird dem Ausgangsanschluß 64 des Decoders 34 zugeführt.

Das erste, zweite, dritte und vierte Decodierausgangssignal, die an den Ausgangsanschlüssen 62, 64, 66 und 68 des Decoders 34 auftreten, enthalten vorherrschend die Originalsignale Lp, Lg, Rg bzw. Rp und verschiedene Q,707-Größe

409 82A/07 89

(-3dB) Komponenten der anderen Signale, wie durch di.e Phasenlagegruppen 54, 56, 58 bzw. 60 dargestellt. Diese Phasenlagegruppen wurden mit Lp¹, L_ß ^f, R ' bzw. Rp' bezeichnet.

Die hörbare Widergabe dieser Signale durch eine erfindungsgemäße Schaltung wird nachfolgend insbesondere in Verbindung mit dem Blockschaltbild der Fig. 2 beschrieben. Die an den Ausgangsanschlüssen 62, 68, 64 und 66 auftretenden Signale werden den Eingängen von Regelverstärkern 70, 76, 72, 74 zugeführt. Die Ausgänge aus den Regelverstärkern 70, 76, 72 und 74 werden Vollweggleichrichterschaltungen 78, 80, 82 bzw. 84 zugeführt. Aufgabe der Vollweggleichrichter ist die Ausschaltung negativer Spannungen, so daß ein Signal mit einer Phasendifferenz von 180 das Äquivalent einer Phasendifferenz von 0° für symmetrische Signale ist.

Der Ausgang aus dem Vollweggleichrichter 80 wird von dem Ausgang des Vollweggleichrichters 78 in einem Differentialverstärker 8 6 subtrahiert. Der Differenzsignalausgang des Differentialverstärkers 8 6 wird einem Vollweggleichrichter 90 über eine Zeitkonstantenschaltung 95 zugeführt. Der Ausgang aus dem Vollweggleichrichter 90 wird einer Begrenzungs-(bzw. Abkappungs)-Schaltung 9 7 zugeführt. Der Ausgang aus der Begrenzungsschaltung 97 wird dem positiven Eingangsanschluß eines Differentialverstärkers 94 zugeführt, Der Ausgang aus dem Vollweggleichrichter .84 wird von dem Ausgang des Vollweggleichrichters 8 2 in einem Differentialverstärker 88 subtrahiert. Der Differenzsignalausgang aus dem Differentialverstärker 88 wird einem Vollweggleichrichter 92 über eine Zeitkonstantenschaltung 96 zugeführt.

Der vollweggleichgerichtete Ausgang aus dem Gleichrichter wird über eine Begrenzungs- bzw. Abkappungsschaltung 98

24/0789

235988

dem negativen EingangsanSchluß des Verstärkers 94 züge- führt. Die Ausgänge aus den Voliwegverstärkern 78, 80,_: 8 2 und 84 werden in einem Sümmierungsknotenpunkt 151. kombiniert und das Ausgangssignal aus dem letzteren wird dazu verwendet, die Verstärkungsfaktoren der Regelverstärker 70,. 76, 72 und 74 zu regeln. Die Regelverstärker 70, 72, 74 und 76' sind so gewählt, daß sie identische oder sehr ähnliche Verstärkungsregelungskennlinien haben..

Die vorgenannten Elemente 70 - .98 und 151 bilden, eine WeI-lenanpassungs-Logikschältung A, die.ein erstes Steuersignal am positiven Ausgangsanschluß des Differentialverstärkers 9.4 erzeugt, welches Signal über eine Zeitkonstantenschaltung 104 einem Sümmierungsknotenpunkt 106 zugeführt wird. Ein· zweites Steuersignal, dessen Polarität dem des ersten Steuersignals entgegengesetzt ist, wird am negativen Ausgangsanschluß des Differentialverstärker's 94 erzeugt, und dieses zweite Steuersignal wird über eine zweite Zeitkonstantenschaltung 114 einem SummierungsknOtenpunkt 116 zugeführt. Der Ausgang das Knotenpunktes 106 wird über einen Begrenzer 108 den Verstärkungsregelanschlussen von Regelverstärkern 100 und 102 zugeführt. Die Eingänge der Verstärker 100 und 102 sind die Signale, die an den* Ausgangsanschlüssen 62 und 68 des Dekoders 34 auftreten. . ■

Das zweite Steuersignal wird vom Knotenpunkt 116 über einen Begrenzer 118 den Verstärkungsregelanschlussen von Regelverstärkern 110 und 112 zugeführt. Die Eingänge für die Verstärker 110 und 112 werden von den Aisgangsanschlüssen . 64'und 66 des Dekoders 34 abgeleitet. Die Ausgänge der Verstärker 100, 102, 110 und 112 werden Lautsprechern 120, 122, 124 und 12 6 zugeführt. Diese Lautsprecher befinden. ■' sich in der linken vorderen,' rechten vorderen-, linken hinteren und rechten hinteren Ecke eines Hörbereiches.

409824/0789

23B9862

Wenn angenommen wird, daß die Übersprechkomponenten L_R und R_ß nicht in den Ausgangssignalen Lp¹ und R_' enthalten sind, die an den Ausgangsklemmen 62 und 68 auftreten, trat ein Signal, das entweder positiv CL„ überschreitet Rp) oder negativ (Rp überschreitet Lp) ist, am Ausgang des Differentialverstärkers 8 6 auf. Da die Mitte-Vorn-Signal-Komponenten (Cp) in den Lp¹- und Rp'-Signalen von der gleichen Phase sind und die gleiche Amplitude haben, werden sie im Differentialverstärker 86 gelöscht, so daß kein Mitte-Vorn-Signal am Ausgang des Differentialverstärkers 8 6 auftritt, '

Das Differenzsignal aus dem Differentialverstärker 8 6 ist nach der Gleichrichtung durch den Vollweggleichrichter 90 ein positives Signal. Daher tritt, wenn das Tonsignal an der in Fig. 5 gezeigten linken vorderen Stelle (Lp) oder Stellung (1) entsteht, ein verhältnismässig großes positives Signal am Ausgang des Gleichrichters 90 (Fig. 6) auf. Wenn nur ein Mitte-Vorn-Signal (Cp) vorherrscht, d.h., wenn das Tonsignal an der Stellung (3) in Fig. 5 entsteht, tritt kein Signal am Ausgang des Gleichrichters 90 auf. Wenn das Tonsignal rechts vorne (R„) oder in der Stellung (3) in Fig, 5 entsteht, tritt ein verhältnismässig großes positives Signal am Ausgang des Gleichrichters 90 auf. Es kann daher gesagt werden, daß, wenn der Ursprung des Tons sich zwischen den Stellungen (1) und (2) (links vorne und mitte vorne) befindet, verändert sich das dem positiven Anschluß des Differential verstärker s 9M- auf der Leitung 130, in Fig. 6, zugeführte Steuersignal. Wenn sich der Ursprung des Tons zwischen den Stellungen (2) und (3) befindet, (Mittevorn und rechts-vorn), verändert sich das Steuersignal auf der Leitung 132,

Wenn andererseits die Links-vorne- und Rechts-vorne (L_ und

409824/0789

Rp)-Signale nicht in den Lp'- und Rp'-Signalen enthalten sind und nur die Übersprechkomponenten L„ und R_ß in diesen enthalten sind, tritt nur ein positives Signal von geringer Größe an der Ausgangsstufe des Gleichrichters 90 auf. Dieses kleine positive Signal stellt die Differenz zwischen den Lg-Komponenten in den !·„*- und -Rp.'—Signalen dar, die um 90 phasenverschoben sind. Das kombinierte Lg-Signal hat, wie in Fig. 7 dargestellt, eine im wesentlichen dreieckige Wellenform. Ein ähnliches Signal wird durch die Differenzbildung der um 90° phasenverschpbenen R„-SubdominantSignalkomponenten erzeugt. Daher tritt, wie sich aus Fig. 5 und 6 ergibt, wenn nur das Rechts-Hinten-Signal (R_R) in der Stellung (4) erzeugt wird, ein kleines positives Signal am Ausgang des Gleichrichters 90 auf. Wenn der Ton in -der Mitte-Rückwärts-CCg)- bzw. Stellung (5) entsteht, tritt kein Ausgangssignal am Gleichrichter. 90 auf, und, wenn-das Signal in der Links-Hinten (Lg)- bzw. Stellung (6) entsteht, tritt wieder ein kleines positives Signal am Ausgang des Gleichrichters 90 auf.

Es kann daher gesagt werden, daß. die P-hasenlagekomponente Cg durch die Subdomxnantkomponenten von R_g und L_ß in den - L '- und Rp'-Signalen synthetisiert wird. Diese beiden synthetisierten Cg-Signale sind jedoch von der gleichen Amplitude und zueinander phasenversetzt (wie in Fig. 8 gezeigt), so daß sie im Differentialverstärker 8 6 gelöscht werden.

Wenn das Originalsignal sich zwischen den Stellungen (3) und (M-5 (rechts vorne und rechts hinten), den Stellungen (4 und (5) (rechts hinten und Mitte hinten) oder den Stellungen (5) und (6) (Mitte hinten .und links hinten), verändert sich das Steuersignal, das an der Ausgangsstufe des Gleichrichters -90 auftritt, entsprechend den Kurven, die in Fig.6

409824/0789

durch die Linien 134, 136 bzw. 138 gebildet werden. Daher werden sowohl die Mitte-vorn-Signal- und die Mitte-hinten-Signal-Komponente, die in den Lp¹- und Rp'-Signalen enthalten sind, im Differentialverstärker 8 6 gelöscht, welches Merkmal bei der Arbeitsweise der Logikschaltung A von Bedeutung ist.

Ein Ergebnis, das dem vorangehend hinsichtlich der Signale Lp' und Rp' ähnlich ist, wird für die Signale L ' und R_R' erzielt. Die Amplitudenkennlinie des am Ausgang des Gleichrichters 9 2 auftretenden Ausgangssignals ist in Fig. 9 dargestellt. In ähnlicher Weise wie vorangehend beschrieben, werden die Übersprechkomponenten der Mitte-vorn- und Mittehinten-Signale (Cp bzw. Cg), die in den Lg¹- und R '-Signalen enthalten sind, im Differentxalverstärker 88 gelöscht. Daher wird, wenn die Signale nur an der linken vorderen oder rechten vorderen Stellung vorherrschend sind, nur ein verhält nismässig kleiner Betrag des positiven Steuersignals am Ausgang des Gleichrichters 92 erzeugt.

Durch eine geeignete Wahl der Zeitkonstanten in den Zeitkonstantenschaltungen 104 und 114 ist es möglich, diese geringe Spannung, die vorhanden, ist, wenn nur die Übersprechkomponenten in den Signalen Lp', Rp', L_ß' und R' enthalten sind, auf Null herabzusetzen. Ferner können, da die Ausgangssignale aus den Gleichrichtern 90 und 92 den Begrenzungsschaltungen 97 und 9 8 zugeführt werden, die Begrenz ungs- bzw, Abkapp-Pegel so gewählt werden, wie durch die Linie 140 inFig,6 dargestellt, daß die Subdominantsignale gelöscht werden. Daher stellt das dem positiven Eingang des Verstärkers 94 zugeführte Eingangssignal die Differenz zwischen der Hauptkomponente Lp in dem zusammengesetzten Lp'-Signal und die Hauptkomponente Rp in dem Rp'-Signal dar, d.h.:

40982 4/0789

■2 35-9*8

In ähnlicher Weise kann ein dem negativenEingangsanSchluß des Verstärkers 94 zügeführtes Eingangssignal durch eine geeignete Wahl des Begrenzungspegels der Begrenzungsschaltung 98 so erzeugt werden, daß es die Differenz darstellt zwischen der Hauptkomponente L_ß in.dem-L'-Signal und der Hauptkomponente R_ß in dem Rg¹-Signal oder:

Mit diesen beiden Eingangssignalen können die Äusgangssignale am positiven und negativen Anschluß des Verstärkers bezeichnet werden: · -

	-	■ RF	LB	-""— ■	RB
LF,

Diese Signale werden dann deh^: Rege!verstärkern 100, 102, 110 und 112 zugeführt, wie beschrieben". Die beiden Signale haben entgegengesetzte Polaritäten, die wie folgt bestimmt werden: wenn der absolute Wert .der Differenz zwischen Lp und Rp grosser als der absolute'Wert der Differenz' zwischen _n und R₁,

D D

L_n und R₁, ist, nämlich wenn

RF	>	- ■	RB

dann ist die Polarität des Signals am positivenAüsgangsanschluß des Verstärkers 94 derart, daß die Verstärkungsfak-

409824/0789

toren der Verstärker 100 und 102 erhöht werden, während die Polarität des Signals am negativen AusgangsanSchluß des Verstärkers 94 von der entgegengesetzten Polarität ist, wodurch die Verstärkungsfaktoren der Verstärker 110 und 112 entsprechend verringert werden. Signale, die sonst durch Lautsprecher 124- und 12 6 wiedergegeben werden würden, werden daher von dem zuhörer nicht gehört und die Ubersprechsignalkompönenten Lp und R_, die in den L '- und R_R'-Signalen enthalten sind, werden im wesentlichen ausgeschaltet. Ähnliche Ergebnisse werden in den anderen Kanälen erhalten. Dies bedeutet, daß, wenn der absolute Wert der Differenz zwischen den L_R- und R -Signalkomponenten größer als der absolute Wert der Differenz zwischen den L- und -R„-Signalkomponenten ist, d.h., wenn

	-	RB	>	LF	-	.Rp.
LB

dann wird ein Ausgangssignal am negativen Ausgangsanschluß des Verstärkers 94 erhalten, das von einer solchen Polarität ist, daß die Verstärkungsfaktoren der Verstärker 110 und 112 erhöht wird, während das Steuersignal am positiven Ausgangsanschluß des Verstärkers 94 von der entgegengesetzten Polarität ist, wodurch die Verstärkungsfaktoren der Verstärker 100 und 102 herabgesetzt werden. Hierdurch werden die Ubersprechkomponentensignale von L_R und R_ß in denSignalen Lp¹ und Rp¹ im wesentlichen ausgeschaltet.

Zur nochmaligen Hervorhebung der Hauptmerkmale der vorangehend beschriebenen Wellenanpassungs-Logikschaltung A ist zu erwähnen, daß, da die Komponenten Lp und Rp in den

4Q9824/0789

Lp'- und Rp'-Signalen in Phase sind, werden die darin enthaltenen Mitte-vorn-Signale Cp im Differentialverstärker 86 gelöscht und in gleicher Weise, da die Mittehinten-Cg-Signale, die in den L-'- und Rp'-Signalen enthalten sind, phasenversetzt sind, werden sie im Differentialverstärker 86 ebenfalls gelöscht (da eine Phasendifferenz vonl80° nach einer Vollweggleichrichtung als Phasendifferenz 0 erscheint). In ähnlicher Weise sind die Signalkomponenten L_ß und R_ß und die Signale L_ß' und Rg' phasengleich, so daß das darin enthaltene Mitte-Hinten-C_R-Signal im Differentialverstärker 88 gelöscht werden, wie die Mitte-Vorn-Signale Cp, die zueinander phasenversetzt und darin enthalten sind. Hierdurch wird es unnötig, eine Zeitkonstantenschaltung bzw. Zeitkonstantenschaltungen zwischen jedem der Gleichrichter 7 8 und 80 und dem Differentialverstärker 8 6 sowie zwischen jedem der Gleichrichter 8 2 und 84 und dem Differentialverstärker .88 vorzusehen.

Wie erwähnt, erzeugt die Wellenanpassungslogikschaltung A kein Ausgangssteuersignal für die Mitte-vorn- oder die Mitte-hinten-Signale. Da die Mitte-vorn-Signals teilung besonders beliebt für die Anordnung von Solostimmen oder -Instrumenten ist, muß eine zusätzliche Vorwärts-rückwärts-Logikschaltung B vorgesehen werden, welche diese Stellen _ erkennt. Bei der dargestellten Ausführungsform der Vorwärts-rückwärts-Logikschaltung B wird der Ausgang aus dem Verstärker 70, der das Lp'-Signal darstellt, einem positiven Eingangsanscnluß eines DifferentialyerstärkerS zugeführt'und der Ausgang des Verstärkers 76, der das Rp'-Signal darstellt, wird einem negativen Eingangsanschluß des Differenzialverstärkers 150 über eine Phasenumkehrstufe 148 zugeführt, um ein Summensignal 154 zu erzeugen, wie. in Fig. 10 gezeigt. Die Lp'- und Rp'-Signale werden, ferner dem positiven und dem negativen Eingangsansdhluß eines Dif-

409824/Ö-7&9

ferentialverstärkers 15 2 zugeführt, um ein Differenzsignal 156 zu erzeugen, wie in Fig, 11 gezeigt. Das Summensignal 154 wird durch einen Gleichrichter 158 vollweggleichgerichtet und wird durch einen Parallel-RC-Kreis 162 integriert, bevor es dem positiven Eingangsanschluß eines Differentialverstärkers 16 0 zugeführt wird. Das Digferenzsignal 156 aus dem Differentialverstärker 15 2 wird durch einen Gleichrichter 164 vollweggfeichgerichtet und durch einen Parallel-RC-Kreis 166 integriert, bevor es dem negativen Eingangsanschluß des Differentialverstärkers 160 zugeführt wird. Die RC-Glieder 162 und 16 6 wirken als Zeitkonstantenschaltungen.

Das Ausgangssignal vom positiven Anschluß des Verstärkers 160 bildet ein drittes Steuersignal, das zu dem ersten Steuersignal am Summierungsknotenpunkt 106 addiert wird, und ferner der Torelektrode eines Feldeffekttransistors (FET) 170 zugeführt, dessen Quelle- und Senkeelektroden zwischen die Ausgänge der Verstärker 110 und 112 geschaltet sind. Der Feldeffekttransistor 170 wirkt als Mischstufe zur Mischung der Ausgänge der Verstärker 110 und 112 aufgrund des dritten Steuersignals. Das am negativen Ausgangsanschluß des Verstärkers 160 abgeleitete Ausgangssignal bildet ein viertes Steuersignal, das zu dem zweiten Steuersignal am Summierungsknotenpunkt 116 addiert und ferner der Torelektrode eines Feldeffekttransistors 172 zugeführt wird, dessen Quelle- und Senkeelektroden zwischen die Ausgänge der Verstärker 100 und 102 geschaltet sind, so daß die Ausgänge der letzteren aufgrund des vierten Steuersignals gemischt werden.

In Fig. 10 ist ersichtlich, daß in dem Summensignal 154 die Lp,- und Rp-Signalkomponenten phasengleich sind, während die Rg- und L_g-Signale phasenversetzt sind. Daher wird ein

409824/0789

Mitte-hinten-Signal C_R, wenn ein solches vorhanden ist, im Differentialverstärker 150 gelöscht, während ein Mittevorn-Signal, falls vorhanden, trotzdem erhalten wird. Andererseits sind im Differenzsignal 156 (Fig. 11) die Lp^- und Rp-Signalkömponenten phasenversetzt, während die L_R- und R_R-Signalkomponenten phasengleich sind, sodaß, wenndäs Mitte-vorn-Signal vorhanden ist, dieses im Differentialverstärker 152 gelöscht und das Mitte-hinten-Signal C_R, falls vorhanden, erhalten wird.-

Daher tritt, wenn ein Mitte-vorn-Signal vorhanden ist, ein drittes Steuersignal von einer Polarität, durch welche die Verstärkungsfaktoren der Verstärker 100 und 102 erhöht werden, am positiven Ausgangsanschluß des Verstärkers 160 auf, wenn

|v-vj> ₀₎

und dieses dritte Steuersignal wird über _vden Knotenpunkt 106 dem Verstärkungsregler der Verstärker 100 und 102 zugeführt, wodurch deren Verstärkungsfaktoren erhöht und die Lautstärke der durch den linken vorderen und den rechten vorderen Lautsprecher 120 bzw. 122 erzeugten Töne erhöht# Ferner werden durch die Zufuhr des dritten Steuersignals" zur Torelektrode des Feldeffekttransistors 170 die in dem Signal· Lg' und R_R' enthaltenen Mitte-vorn-Signale gemischt und gelöscht. Ein Signal von entgegengesetzter Polarität wird am negativen Ausgangsanschluß des Differentialverstärkers 160 entwickelt, welches die Verstärkungsfaktoren der Verstärker 110 und 112 herabsetzt';und den Feldeffekttransistor 172' im wesentlichen nichtleitend macht. .

409824/Ö7W

Wenn andererseits das Mitte-hinten-Signal vorhanden ist, dann tritt ein Signal von einer Polarität, welche die -> Verstärkungsfaktoren der Verstärker 110 und 112 erhöht, am negativen Ausgangsanschluß des Differentialverstärkers 160 auf, und dieses vierte Steuersignal verursacht eine Zunahme des Verstärkungsfaktor? der Verstärker 110 und 112 und die Vermischung der Signalausgänge aus den Verstärkern 100 und 102, so daß'die Mitte-hinten-Signale, die in den Signalen Lp' und Rp¹ enthalten sind, gelöscht werden. An dem positiven AusgangsanSchluß des Verstärkers 160 entsteht ein Signal von der entgegengesetzten Polarität, welches die Verstärkungsfaktoren der Verstärker 100 und 102 herabsetzt und den Feldeffekttransistor 170 im wesentlichen nichtleitend macht.

Bei der Schaltungsanordnung nach Fig. 2 eliminieren die Misch-Feldeffekttransistoren 170 und 17 2, die mit der Vorwärts-rückwärts-Logikschaltung B verbunden sind, die Mittesignale aus den (Rückwärts- oder Vorwärts-) Kanälen, in welche sie nicht eigentlich gehören, gleichzeitig mit der Erhöhung der Verstärkungsfaktoren .der Verstärker in den eigentlichen (Vorwärts- oder Rückwärts-).. Kanälen, während die Verstärkungsfaktoren der Verstärker in den uneigentlichen (Rückwärts- oder Vorwärts-) Kanälen herabgesetzt werden. Im Gegensatz zu manchen bekannten VorwärtB-Rückwärts-Logikschaltungen ermöglicht der vorangehend beschriebene Signalmischvorgang Herabsetzungen der Verstärkungsfaktoren der Verstärker in den uneigentlichen Kanälen, weniger als bei solchen bekannten Schaltungen, so daß die Dominantsignale nicht ebenfalls auf einen Subaudiopegel herabgesetzt werden.

Aus Fig. 12 ergibt sich, daß bei einer erfindungsgemäßen integrierten Schaltung derjenige Teil der Wellenanpassungs-

409824/0789

-.23 -

Logiksehaltung A,·der sich von den Differentialverstärkern 86 und 88 über den Diffefentialverstärker 94 erstreckt·, der erste Differentialverstärker 8 6 durch einen eisten und einen zweiten Trarisistof 276, 27 7 gebildet wird, deren Emitter miteinander und mit einer konstanten Spannungsquelle verbunden sind, die einen Transistor 278 aufweist. Der zweite Differentialverstärker 88 wird in ähnlicher Weise durch einen dritten und einen vierten Transistor 27 9, 280 gebildet, deren Emitter miteinander· sowie mit-einer konstanten Spannungsquelle verbunden sind, die einen Transistor 281 aufweist. Der dem Differentialverstärker 86 zugeordnete Vollweggleichrichter 90 ist als durch einen fünften und einen sechsten Transistor 282, 283 gebildet dargestellt, deren Basiselektroden mit den Kollektorelektroden des ersten und des zweiten Transistors 276 bzw.: 277 verbunden sind. Die Kollektorelektroden der Transistoren 28 2 und 28 3 sind miteinander verbunden und die Emitter der Transistoren 282 und 283 sind ebenfalls miteinander verbunden. In ähnlicher Weise wird der dem Differentialverstärker 88 zugeordnete Vollweggleichrichter 92 durch einen siebten und einen achten Transistor 284, 285 gebildet, deren Basiselektroden mit dan Kollektorelektroden des dritten und des vierten Transistors 27 9 und 280 verbunden sind. Die Emitter der-Transistoren 284 und 285 sind miteinander verbunden und die Kollektorelektroden der Transistoren 281 und 285 sind ebenfalls miteinander verbunden.

- ti -

Widerstände 286 und 287 sind am einen Ende mit den miteinander verbundenen Emittern der Transistoren 284 und 285 verbunden und die anderen Enden der Widerstände 286 und 287 sind mit einer konstanten Stromquelle, die durch einen Transistor 319 gebildet wird, verbunden. Aufgrund der vorstehend beschriebenen Anordnung bewirken der fünfte

9824/0789

und der sechste Transistor 28 2 bzw. 28 3 und der siebte sowie der achte Transistor 284 bzw. 285 eine differentiel-Ie Verstärkung, d.h., diese Transistoren 282 - 285 wirken zur Bildung, des Differentxalverstärkers 94 der WeI-lenanpassungs-Logikschaltung A zusammen.

Der erste, der zweite, der dritte und der vierte Eingangsanschluß 290, 291, 29 2 und 29 3, welche die Signale Lp¹, ^Rr·'» ^Lr>' und R_n ¹ aus den Gleichrichtern 78, 80, 82 und 84 und sind mit den Basiselektroden der Transistoren 276, 277, 279 und 280 verbunden. Die Ausgangsanschlüsse 288 und 289 sind mit den miteinander verbundenen Kollektorelektroden des fünften undoes sechsten Transistors 282 bzw. 283 verbunden, sowie mit den miteinander verbundenen Kollektorelektroden des siebten und des achten Transistor 284 bzw. 285, welche Ausgangsanschlüsse 288 und289 dem positiven und negativen Ausgangsanschluß des Differentxalverstärkers 94 entsprechen, die, wie in Fig. 2 gezeigt, mit den Zeitkonstantenschaltungen 104 und 114 verbunden sind.

Die Zeitkonstantenschaltungen 95 und 96 von Fig. 2 sind bei der integrierten Schaltung nach Fig. 12 an den Eingangs Seiten der Differentialverstärker 86 und 88 vorgesehen. Im besonderen weist, wie gezeigt, die Zeitkonstantenschaltung 95 einen ersten Zeitkonstantenkreis 95a auf, der aus einem Widerstand 294, welcher zwischen dem Eingangsanschluß 290 und der Basiselektrode des Transistors 276 geschaltet ist, und aus einem Kondensator 297 besteht, der zwischen die Anschlüsse 295 und 296 der integrierten Schaltung geschaltet ist, die mit den Basiselektroden der Transistoren 276 und 277 verbunden sind. Die Zeitkonstantenschaltung 95 umfaßt ferner einen zweiten Zeitkonstantenkreis 95b, der aus einem Widerstand 298, welcher zwischen den EingangsanSchluß 291 und die Basis des Transistors

409824/0789

geschaltet ist, und: dem vorerwähnten Kondensator- 299 be— steht. Die Zeitkonstantenschältung 96 umfaßt in ähnlicher Weise einen ersten Zeitkonstantenkreis 96a, der aus einem Widerstand 299, welcher 'zwischen den Eingangsanschluß 292 und der Basis des Transistors 279 geschaltet ist, und aus einem Kondensator 302 besteht, der zwischen die Anschlüsse 300 und 301 der integrierten Schaltung geschaltet ist, welche Anschlüsse mit/den Basiselektroden der Transistoren 27 9 und 280 verbunden ist. Ferner umfaßt die Zeitkonstantenschältung. 96 einen zweiten Zeitkonstantenkreis 96b, der aus einem Widerstand 303, welcher zwischen den EingangsanSchluß 293 und die Basis des Transistors 280 geschaltet ist, und dem vorerwähnten Kondensator 302 besteht.

Bei der erfindungsgemäßen integrierten Schaltung sind, wie in Fig* 12 gezeigt, die Begrenzungsstufen 97 und 98 der Wellenanpassungs-Logikschaltung A von Fig. 2 den Differentialverstärkern 86 und &8 einverleibt. Im besonderen sind, wie gezeigt, Begrenzungstransistoren 304- und 305 im Differentialverstärker 86 vorgesehen, deren Emitter mit den Emittern des ersten und des zweiten Transistors 276 und 277 verbunden sind;, während die Kollektorelektroden der Begrenzungstransistoren 30¹+ und 305 mit den Kollektorelektroden des ersten und des zweiten Transistors276 und 277 verbunden sind.

Die Basiselektroden der Begrenzungstransistoren 304 und sind miteinander sowie mit den Basiselektroden der Transistoren· 276: und 277; über Widerstände 312 und 313 verbunden. Ferner sind die Basiselektroden der'Begrenzungstransistoren 304 ünd 305 mit einer konstanten Stromquelle verbunden, die einen Transistor 306 aufweist. Eine ähnliche Schaltungsanordnung; ist für den Differentiaiverstärker ÖS vorgesehen, d.h. es sind: dem Differentialverstärker 88 Begren-

4 esa 2 4

zungstransistoren 307 und 308 einverleibt, deren Basiselektroden miteinander sowie mit den Basiselektroden des dritten und des vierten Transistors 279 und 280 über Widerstände 314 und 315 verbunden sind. Ferner sind die Basiselektroden der Begrenzungstransistoren 307 und 308 mit einer konstanten Spannungsquelle verbunden, die einen Transistr 309 aufweist. Die Emitter der Begrenzungstransistoren 307 und 308 sind mit den Emittern des dritten und des vierten Transistors 27 9 und 280 verbunden und die Kollektorelektroden der Transistoren 307 und 308 sind mit den Kollektorelektroden der Transistoren 27 9 und 280 verbunden. Ferner ist der Kollektor-Emitter-Weg eines Begrenzungstransistors 310 zwischen die Kollektorelektroden und die Emitter des fünften und des sechsten Transistors 28 2 und 28 3 geschaltet und in ähnlicher Weise ist der Kollektor-Emitter-Weg eines Begrenzungstransistors 311 zwischen die Kollektorelektroden und die Emitter des siebten und des achten Transistors 284 und 28 5 geschaltet. Die Basiselektroden der Begrenzungstransistoren 310 und 311 sind miteinander verbunden und werden mit einer bestimmten Vorspannung ge- · speist. Die dargestellte integrierte SchäLtung weist ferner, "-wie gezeigt, einen positiven Spannungsanschluß 316, einen negativen Spannungsanschluß 317 und einen Erdanschluß 318 auf» .,

Die Arbeitsweise der vorangehend beschriebenen integrierten Schaltung der Wellenanpassungs-Logikschaltung A ist wie folgt:

Wenn die gleichgerichteten Codierausgangssignale

p^f| , |^LB* [ ^Und |^RB*l ^{den Ein}S^anS^{sanscnlüssen} 290, 291, 292 und 293 von den Vollweggleichrichtern 78, 80, 8 2 und 8¹* zugeführt werden, werden diese gleichgerichteten Decodier ausgangssignale durch die Zeitkonstantenkreise 95a, 95b,

409824/&789

96a und 96b geglättet und als Gleichstromsignale den Basiselektroden des ersten, des zweiten, des dritten und des vierten Transistors' 27 6, 277, 279 und 280 zugeführt. Wenn eine Differenz zwischen gleichgerichteten Signalen

)Lp'J und JRp¹ I grosser als ein bestimmter Pegel ist, tritt ein'Ausgangs signal JRp'i - |Lp'| an der Kollektorelektrodedes Transistors 276 auf, so daß es der Basis des Transistors 282 zugeführt wird. Gleichzeitig tritt ein Ausgangssignal von \Lp^f| - \Rp'\. am Kollektor des Transistors 277 auf und wird, daher der Basis des Transistors 28 3 zugeführt. In ähnlicher Weise tritt, wenn die Differenz zwischen den gleichgerichteten Decodierausgangssighäle'n j Lg¹J und [R₅ ¹J grosser als ein bestimmter Pegel ist, ein Aüsgangssignal von |Rg'[ - \^L _BM am Kollektor des Transistors 279 auf, und wird daher der Basis des Transistors 284 zugeführt, und gleichzeitig tritt ein Ausgangssignal von J Lg¹V - \ R_ß*f am Kollektor des Transistors 280 auf,- so daß es der Basis des Transistors 285 zugeführt wird.;

Die vorangehend beschriebenen Ausgangssignale I Rp'J - jLp ¹J und \Lp^f\ - l^Rp'l werden durch die Basisemitterübergänge der Transistoren 28 2 und 28 3 gleichgerichtet, so daß ein Ausgangs signal |Lp'| "*"\*V^fli ' welches ein absoluter Wert des Differenzsignals .ILp ¹^ "'|^Rp'\ ist» an den Emittern ' der Transistoren 28 2 und 28 3 auftritt. Als Folge des Vorangehenden wird ein verstrecktes Ausgangssignal Ij'Lp ¹J - IRp¹Il an den Kollektorelektroden der Transistoren 282 und 283 erhalten. In ähnlicher Weise tritt ein Ausgangssignalu L_B'| ^Rg¹Jj an den Emitterelektroden der Transistoren 284 und 285 auf, so daß ein verstärktes Aüsgangssignal j| L' j - IR_R ^w I an den Kollektorelektroden der Transistoren 284 und 285 erhalten wird.

Wie vorangehend in Verbindung mit der Wellenanpassungs-

409824/0789

Logiksehaltung A von Fig. 2 beschrieben, bewirken die Vollweggleichrichtungsfunktionen der Transistoren 28 2 und 28 3 und die Begrenzungsfunktionen der Transistoren 304, 305 und 310, daß das verstärkte Ausgangs signal, das an den Kollektorelektroden der Transistoren 282 und 28 3 auftritt, ein absoluter Wert der Differenz zwischen den Hauptkomponenten Lp und Rp ist, d.h. |( LpJ - (^Rp|j · ^In ähnlicher Weise ist das verstärkte Ausgangssignal, das an den Kollektorelektroden der Transistoren 284 und 285 auftritt, ein absoluter Wert der Differenz zwischen den Hauptsignalkomponenten Lg und Rg, d.h. KL_b|-|r || . Da die Transistoren 282 und 283 sowie die Transistoren 284 und 285 dazu dienen, differentiell zu verstärken, d.h. den Differentialverstärker 94 von Fig. 2 bilden, tritt ein Ausgangssignal |1l_b| - "iRgVJ - llL_F\ - ^Rplj an den Kollektorelektroden der Transistoren 28 2 und 28 3 und damit am Ausgangsanschluß 288 auf. In ähnlicher Weise tritt ein Ausgangssignal |\ Lp\ - |Rp|l - |jL_B\ - \R_b|I an den Kollektorelektroden der Transistoren 284 und 285 und damit am Ausgangsanschluß 28 9 auf.

Hinsichtlich der Begrenzungs- bzw. Abkappungsfunktion im Differentialverstärker 86 ergibt sich, daß, da die Transistoren 276 und 277. mit der konstanten Stromquelle verbunden sind, die durch den Transistor 306 gebildet wird, und bei welcher der durch den Kollektor des Transistors 306 fliessende Strom eine Konstante ist, das Potential der Basiselektroden der Begrenzungstransistoren 304 und 305 niedriger als das Potential der Basiselektroden des ersten und des zweiten Transistors 276 und 277 ist. Daher werden, wenn der Wert der Differenz zwischen den Signalen j Lp·J und I R * | mehr als ein bestimmter-Wert ist, die Transistoren 2 76 und 277 abgeschaltet, so daß kein Ausgangssignal an den Basiselektroden der Transistoren 282 und 28 3 auftritt.

409824/0789

Wenn jedoch der Wert der Differenz, zwischen den Signalen j Lp ¹I und I Rp'I grosser als der bestimmte Viert ist," werden die Transistoren 276 und 277 eingeschaltet und die vorangehend beschriebenen Ausgangssignale treten an den Basiselektroden der,Transistoren 282 und 283 auf. Die Begrenzungsfunktion ist in Fig. 13 dargestellt, in welcher der "Eingang" die Differenz zwischen den Signalen ¹J und I Rp11 darstellt und der "Ausgang" den Pegel des Ausgangsanschluß 288 auftretenden Signals darstellt. Eine Begrenzungsfunktion wird in ähnlicher Weise im Differentialverstärker 8 8 hinsichtlich des Wertes der Differenz zwischen den Signalen jLg'j und .[Rg₁ ¹I₁ durchgeführt. Bei der beschriebenen integrierten Schaltung kann der Pegel, bei welchem die Begrenzung stattfindet,dadurch eingestellt werden,- daß der durch den Kollektor des Transistors 30'6 und des Transistors 309 fliessende Strom verändert wird. Die beschriebene Schaltungsanordnung ist ferner deswegen vorteilhaft, weil sie zur Begrenzung eines kleinen Signals angepaßt werden kann.

Obwohl die in Fig. 12 gezeigte integrierte Schaltung die Anwendung der Erfindung auf die Wellenanpassungs-Logikschaltung A von Fig. 2 darstellt, können natürlich die Differentialvers tärker 150 und 152, die Gleichrichter 15 8 und 164, die Zeitkonstantenschaltungen 162 und 166 und der Differentialverstärker 160 der Rückwärts-Vorwärts-Logikschaltung B von Fig. 2 in ähnlicher Weise als integrierte Schaltung gestaltet werden.

Bei der beispielsweise in Fig. 12 dargestellten erf indungsgemässen integrierten Schaltung sind die Transistorpaare 276 und 304, 27 7 und 305, 279 und 307, 280 und 308, 282 und 283 sowie 2 84 und 285 vorzugsweise mit gemeinsamen Kollektorelektroden geformt, um die Integration der Schal-

4098 2 4/07 89

-so- 2353862

tung zu vereinfachen und die Kollektorbereiche einer solchen Schaltung so zu verringern, daß die Gesanrtabmessungen der integrierten Schaltung entsprechend verringert wird. Ferner wird, da die Transistoren 282 285 die Funktionen der Gleichrichter 90 und 92 sowie auch des DifferentialVerstärkers 94 der Logikschaltung A ausführen, die resultierende integrierte Schaltung weiter vereinfadt und in ihrer Größe verringert.

Obwohl im Vorangehenden eine beispielsweise Ausführungsform in Verbindung mit den beiliegenden Zeichnungen beschrieben wurde, ist die Erfindung natürlich nicht auf diese genaue Ausführungsform beschränkt und kann innerhalb ihres Rahmens verschiedene Änderungen erfahren.

Patentansprüche:

409824/07 8-9

Claims (7)

1. P a te η t anspr ü c h e

   l7) Mehrkanal-Stereogerät mit einem Decode-r zur Decodierung von zwei zusammengesetzten Signalen in mindestens ein erstes, ein zweites, ein drittes und ein viertes Decodierausgangssignal, von denen jedes eine Dominantsignalkomponente und mindestens eine Subdominantsignalkomponente enthält, mindestens einer Logik zur Erkennung der DominantSignalkomponente, die'in jedem der Decodierausgangssignale enthalten ist, und Erzeugung eines ersten und eines zweiten Steuersignals, und veränderlichen Übertragungsorganen zur Veränderung der Übertragungsbedingungen für die erwähnten Decodierausgangssignale aufgrund der erwätmten Steuersignale, dadurch gekennzeichnet, daß die erwähnte Logik (A, B) in Form einer integrierten Schaltung (Fig. 12) umfaßt einen ersten, zweiten, dritten, vierten, fünften, sechsten, siebten und achten Transistor (276, 277, 279, 280, 282, 283, 294, 285), von denen jeder eine Basis, einen Emitter und einen Kollektor besitzt, der erste und der zweite Transistor (276, 277) einen ersten Differentialverstärker ( 8 6 ) bilden,· der dritte und der vierte Transistor (279, 280) einen zweiten Differentialverstärker (88) bilden, Schaltungsverbindungen (290, 291, 292, 293) für die Zufuhr des ersten, zweiten, dritten und vierten Deoodierausgangssignals (Lp'_s Rp', Lg¹,-K')- zu den Basiselektroden des ersten, zweiten, dritten und vierten Transistors (276, 277, 27 9, 280), die Basiselektroden des fünften, sechsten, siebten und achten Transistors

   409824/0789

   (282, 283, 284, 285) mit den Kollektorelektroden des ersten, zweiten, dritten und vierten Transistors (276, 277, 279, 280) verbunden sind, die Kollektorelektroden des fünften und des sechsten Transistors (282, 283) miteinander und mit einem ersten AusgangsanSchluß (288) verbunden sind, die Kollektorelektroden des siebten und des achten Transistors (284, 285) miteinander und mit einem zweiten AusgangsanSchluß (289) verbunden sind, und eine Schaltung (286, 287) die Emitter des fünften, sechsten, siebten und achten Transistors (282, 28 3, 284, 285) miteinander verbindet, so daß die letzteren einen dritten Differentialverstärker (94) bilden und das erste und das zweite Steuersignal ( i L_D| - j R₀I

   Jl Lp| - I R_F|] und [i Lp| - |r_fI| - (I L_Bi - |R_b(( ) an dem

   ersten bzw. an dem zweiten Ausgangsanschluß (28 8, 289) erhalten wird.
2. 2. Mehrkanal-Stereogerät mit einer integrierten Logikschaltung nach Anspruch 1, ferner gekennzeichnet durch eine erste und eine zweite Begrenzungsschaltung (304, 305, 306 und 307, 308, 309), die mit dem ersten bzw. zweiten Differentialverstärker (86 bzw. 88) verbunden sind, so daß die Transistoren (276, 277 und 279, 280) des jeweiligen Differentialverstärkers nur leitend werden, wenn die Differenzen zwischen dem ersten und dem zweiten Decodierausgangssignal CI Lp * J , J Rp* j ) und zwischen dem dritten und vierten Decodierausgangssignal ( 1 Lg ¹I , jRg'j ) einen bestimmten Wert überschreiten.
3. 3. Mehrkanal-Stereogerät mit einer integrierten Logikschaltung

   409824/0789

   nach Anspruch 2, dadurch gekennzeichnet, daß die erste und die zweite Begrenzungsschaltung (slice circuit) einen ersten und einen zweiten Transistor (304, 305 oder 307, 308")' sowie eine konstante Stromquelle (306 oder 309) aufweist» die mit den Basiselektroden des ersten und des zweiten Transistors (304, 305 oder 307, 308)" der jeweiligen Begrenzungsschaltung verbunden ist, die Emitter und die Kollektorelektroden des ersten und des zweiten Transistors (304, 305) der ersten Begrenzungsschaltung mit den Emittern und Kollektorelektroden des ersten bzw. zweiten Transistors "(276, 277) des ersten Differentialverstärkers (86) verbunden sind, während die Emitter und Kollektorelektroden des ersten und des zweiten Transistors (30F, 308) der zweiten Begrenzungsschaltung mit den Emittern und Kollektorelektroden des dritten und des vierten Transistors (307, 308) des zweiten Differentialverstärkers (88) verbunden/sind. - * " '
4. 4» Mehrkanal-Stereogerät mit einer integrierten Logikschaltung nach den vorangehenden Ansprüchen, dadurch gekennzeichnet," daß" eine Begrenzungsschaltung mit dem- erwähnten dritten Dxfferentialverstärker (94) verbunden ist.
5. 5, Mehrkanal-Stereogerät mit einer integrierten Logikschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die mit dem dritteti* Dxfferentialverstärker (9j4) verbundene Begrenzungs-. . schaLtung einen ersten und einen zweiten Begrenzungstransistor (310, 311) aufweist, von denen jeder eine Basis, einen Emitter und einen Kollektor besitzt, die Basiselektro-

   den des ersten und des zweiten Begrenz.ungstransistors (310 und 311) miteinander verbunden sind, und eine bestimmte Vorspannung aufnehmen, während die Kollektorelektroden und Emitter des ersten und des zweiten Begrenzungstransistors (310, 311) mit den Kollektorelektroden bzw. Emittern des fünften und des sechsten Transistors (282, 283)bzw. des siebten und achten Transistors (284, 285) verbunden sind.
6. 6. Mehrkanal-Stereogerät mit einer integrierten Logikschaltung nach den vorangehenden Ansprüchen, dadurch gekennzeichnet, daß Zeitkonstantenkreise (95a, 95b, 96a, 96b) mit den Basiselektroden des ersten, zweiten, dritten bzw. vierten Transistors (276, 277, 27 9, 280) verbunden sind.
7. 7. Mehrkanal-Stereogerät mit einer integrierten Logikschaltung nach Anspruch 6, dadurch gekennzeichnet, daß jeder der Zeitkonstantenkreise einen Widerstand (29H, 298, 299, 303)besitzt, der zwischen die Basis des jeweiligen Transistors (276, 277, 27 9, 280) und die jeweilige Schaltungsverbindung (290, 291, 292, 293) geschaltet ist, und einen Kondensator (297, 302) zwischen den Anschlüssen (295, oder 300, 301), die mit den Basiselektroden des ersten und des zweiten Transistors (276, 277) bzw. mit den Basiselektroden des dritten und des vierten Transistors (279, 280) verbunden sind.

   Der Patentanwalt

   409 824/0789

   te .

   Lee rs e rte