DE2348244B2 - Ladungsübertragungsdekodierer mit N Ladungssignal-Eingangspunkten - Google Patents
Ladungsübertragungsdekodierer mit N Ladungssignal-EingangspunktenInfo
- Publication number
- DE2348244B2 DE2348244B2 DE2348244A DE2348244A DE2348244B2 DE 2348244 B2 DE2348244 B2 DE 2348244B2 DE 2348244 A DE2348244 A DE 2348244A DE 2348244 A DE2348244 A DE 2348244A DE 2348244 B2 DE2348244 B2 DE 2348244B2
- Authority
- DE
- Germany
- Prior art keywords
- components
- signals
- groups
- control
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 30
- 230000005669 field effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 38
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
- G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1055—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices of the so-called bucket brigade type
Description
Die Erfindung bezieht sich auf einen Ladungsübertragungsdekodierer.
In vielen Systemen werden Signale gleichzeitig an eirrr Vielzahl von Klemmen erzeugt. Beispielsweise
kann ein Bildabtast-Matrixfeld in Zeilen und Spalten angeordnete Elemente enthalten. Jedesmal, wenn
' eine Zeile ausgelesen wird, wird die zu jedem der Elemente gehörende Information dieser Zeile zu einem
anderen Spaltenleiter übertragen. Die parallel an den Spaltenleitern anliegenden Signale müssen dann aufeinanderfolgend
zu einer einzigen Ausgangsklemme übertragen werden.
Bekannte, übliche Dekodierschemen zur Erfüllung dieser Funktion erfordern viele Komponenten und/
oder dämpfen das Signal und führen spitze Störimpulse
in das Signal ein. Ladungsübertragungsschaltungen der Art mit einer eimerkettenartigen Ladungsweitergabe
von Stufe zu Stufe und der Art mit
Ladungskopplung ergeben eine Ladungssignal-Übertragung von extrem hohem Wirkungsgrad und es wird
erwogen, diese Schaltungen an Stelle der bekannten Schaltungen zu verwenden.
Eine bekannte Ladungsübertragungsschaltung zum
aufeinanderfolgenden Übertragen der Signale von den Spalten zu einer einzigen Ausgangsklemme umfaßt
ein Ausgangsregister mit einer Anzahl von Stufen gleich der Anzahl von Spalten. Jede Stufe des Ausgangsregisters
ist mit einer anderen Spalte verbunden.
Die von der Zeile ausgelesenen Signale werden parallel zu den Spaltenleitern und von diesen zum Ausgangsregister
übertragen. Im Ausgangsregister werden die Signale dann durch dieses hindurch von Stufe
zu Stufe weitergeschoben und treten an der Ausgangsklemme nacheinander auf. Eine bei diesem System
auftretende Schwierigkeit besteht darin, daß die Informationen von den der Ausgangsklemme am entferntesten
liegenden Spalten viele Stufen durchlaufen müssen, bevor sie die Ausgangsklemme erreichen.
Zusätzlich werden die Signale in den verschiedenen Spalten auf Grund der unterschiedlichen Zahl von
durchlaufenen Registerstufen in verschiedenem Maß gedämpft. Außerdem muß das Ausgangsregister mit
verhältnismäßig hoher Frequenz betrieben werden, um gelten und zum erneuten Anfüllen von Signalen
einer anderen Zelle bereit zu werden. Der hochfrequente Vorgang verursacht eine weitere Dämpfung
der übertragenen Signale.
Eine andere Möglichkeit, Felder (,der Reiher aus
zulesen. besteht in der Verbindung jedes Spaltenieilers
über einen Schalter mit einer Ausgangsklemme Das Koppeln vieler Schalter mit einer Ausgangs
klemme erhöht jedoch an dies-r die Kapazität wo * durch die angelegten Signale erheblich gedämpft'wer
den. Beispielsweise erfordert ein Feld mit 500 Spalten von denen jede über einen Schalter mi! der Ausgangs'
klemme verbunden ist. 500 Schalter. Eine so große Zahl von Schaltern erhöht erheblich die Kapazität der
Ausgangsbelastung und vermehrt hierdurch die Schalt-Störimpulse im Ausgangssignal, dessen Signal-zu-Rausch-Verhältnis
erniedrigt wird. Außerdem wird zur Steuerung der Schalter für die Spalten
ein einzelnes digitales Schieberegister mit so vielen aufeinanderfolgenden Stufen benötigt, als Spalten
vorhanden sind.
Der vorliegenden Erfindung liegt, ausgehend von diesem Stand der Technik, die Aufgabe zugrunde einen
Ladungsübertragungsdecodierer anzugeben der ein Herauslesen der Signale mit geringer, von Signal
zu Signal gleicher Dämpfung sowie hohem Störabstand ermöglicht.
Diese Aufgabe wird durch die im Anspruch 1 unter Schutz gestellte Erfindung gelöst. a5
Ein Ladungsübertragungsdecodierer gemäß der Erfindung hat also mehrere Eingangsklemmen, denen
jeweils Signale parallel zugeführt werden. Die Eingangsklemmen sind jeweils durch eine Anzahl von
Ladungsübertragungswegen, die jeweils die gleiche Anzahl von Ladungsübertragungs-Bauelementen
enthalten, mit einer einzigen Ausgangsklemme verbunden. Die Ladungsübertragungswege können
nacheinander selektiv Ladungssignale von den Eingangsklemmen zur Ausgangsklemme übertragen.
Der Ladungsübertragungsdecodierer gemäß der Erfindung zeichnet sich durch eine geringe Dämpfung
aus, die wegen der gleichen Anzahl durchlaufener Ladungsübertragungsbauelemente
auch von Signal zu Signal praktisch gleich ist. Der Aufbau des Ladungsübertragungsdecodierers
gemäß der Erfindung ist verhältnismäßig einfach, und das Ausgangssignal zeichnet sich durch einen großen Störabstand aus, da
er nur wenig Störungen in das Nutzsignal einführt.
Mit dem vorliegenden Decodierer kann z. B. eine Sensormatrix ausschließlich mit Hilfe der Ladungsübertragungstechnik abgefragt werden. Der Decodierer
läßt sich digital adressieren, und die Eingänge können daher in jeder beliebigen Reihenfolge abgefragt
werden. In dem gewählten Ladungsübertragungsweg ist jeweils nur eine Ladungsübertragungseinheit
gleichzeitig in Betrieb, so daß eine einwandfreie Isolation zwischen Eingangs- und Ausgangsklemmen gewährleistet
ist.
Die Erfindung wird im folgenden z. T. an Hand von Beispielen unter Bezugnahme auf die Zeichnung näher
erläutert. Es zeigt
Fig. 1 einen schematischen Schaltplan einer unter Zugrundelegung der Erfindung aufgebauten Sensor-
und Dekodieranordnung,
Fig. 2 einen Schaltplan einer weiteren unter Zugrundelegung der Erfindung aufgebauten Anordnung,
und
Fig. 3 ein Diagramm von Spannungsverläufen von an die Schaltung nach Fig. 2 angelegten Signalen.
Die in der Erläuterung der Erfindung angegebenen Transistoren sind p-leikndc Isolierschicht-Feldeffekttransistoren
(IGFETS . Es können jedoch auch andere Bauelemente, beispielsweise ladungsgeknppelte
Elemente (CCD) oder Transistoren mit einer Steuerelektrode und einem Leitungspfad an Stelle der
oder zusätzlich zu den dargestellten Transistoren verwendet werden. In der folgenden Beschreibung wird
jeder Transistor durch einen großen Buchstaben S, 7, Q angegeben, den im Index zwei Zahlen /', ;' folgen.
Die erste Zahl i bestimmt die Ordnungsnummer der Zeile und die zweite Zahl j bestimmt die Spalte.
Bei einigen der Transistoren, beispielsweise bei den
Transistoren T2r 7"3/, Q21 und Q^, ist zwischen die
Gate-Elektrode und die Kollektor-Elektrode ein Kondensator geschaltet. Mit dieser Schaltung übertragen
diese Transistoren, wenn sie leitend gemacht sind, ein Signal in Form einer Ladung von ihrer Emitter-Elektrode
zu ihrer Kollektor-Elektrode. Diese Transistoren werden allgemein als Ladungsübertragungs-Baue/emente
bezeichnet.
Die Schaltung nach Fig. 1 enthält ein X-V-BiIdsensorfeld
10, von dem zwei Zeilen und acht Spalten dargestellt sind. Zu jedem Element des Felds gehören
eine Fotodiode D-t und ein Transistor S11, wobei der
Index i die Zeile und der Index ;' die Spalte angeben. Jeder Transistor S„ des Felds ist mit seiner Gate-Elektrode
mit einem Zeilenleiter für die Zeile X, mit einem Ende seines Leitungspfads mit einem Spaltenleiter
der Spalte Y und mit dem anderen Ende seines Leitungspfads mit der Anode der entsprechenden Fotodiode
verbunden. An den Kathoden der Fotodioden liegt ein Potential an, um sie in Sperrichtung vorzubelasten.
Ein an einen der Zeilenleiter angelegter leitend machender Impuls führt alle Transistoren in dieser
Zeile in den leitenden Zustand über. Die Transistoren legen dann die an ihren entsprechenden Fotodioden
erzeugten Signale an die Spalten des Felds. Jedesmal, wenn eine der Zeilen auf Durchlaß schaltet, werden
also die von den Fotodioden erzeugten Signale dieser Zeile an die Spalten gelegt und laden oder entladen
die Spaltenkapazitäten. Diese Ladesignale treten schließlich aufeinanderfolgend an einer Ausgangsklemme
5 auf.
Ein Parallelspeicher 12 dient der parallelen Übertragung der Signale von den Spaltenleitern des Sensors
10 zu Eingangsleitungen Ll bis LH eines Dekodierers 14. Der Parallelspeicher 12 ermöglicht es auch, den
Dekodierer 14 vom Sensor 10 zu trennen. Der Parallelspeicher 12 enthält drei Reihen von Transistoren.
Die erste Reihe der Transistoren T11 ist wahlweise
vorgesehen. Die Transistoren Γ); in der ersten Reihe
sind mit ihren Gate-Elektroden mit Leitern 11 verbunden, an die eine feste Vorspannung von — V Volt
angelegt ist. Die gemäß ihrer Vorspannung leitenden Transistoren 7"|; arbeiten als geerdete Gate-Verstärker,
deren Verwendung die Übertragung der Ladungssignale von den Spaltenleitern, die eine relativ
hohe Kapazität haben, zur zweiten Reihe des Parallelspeichers 12 verbessert. Die Transistoren T2- in der
zweiten Reihe, die tatsächlich die erste Stufe des Parallelspeichers 12 darstellen, sind mit ihren Gate-Elek-Iroden
gemeinsam an einen Leiter 13 angeschlossen, an den ein Impuls K1 angelegt wird. Die Gate-Elektroden
der Transistoren TV der dritten Reihe, also der zweiten Stufe des Parallelspeichers 12, sind gemeinsam
mit einem Leiter 15 verbunden, an dem ein Impuls V2 angelegt wird. Vom Sensor JO kommende
Information wird in der zweiten Reihe eingespeichelt,
während die in der dritten Reihe, die vom impuls V2
gesteuert wird, befindliche Information vom Dcko-
dierei zur Ausgangskleninie 5 übertragen wird.
Der Dekodierer 14 überträgt in einer gegebenen Reihenfolge die an seinen Eingangsleitungcn /.1 bis
/.8 anliegenden Signale an die Ausgangskleninie 5. Zwischen jeder Eingangsleitung und der Ausgangsklemme
5 befinden sieh zwei Dekodicr-Transistoren Q1J und Q2/. deren Leitungspfad in Reihe mit dem
Leitungspfad eines Transistors Qy1 liegt. Werden die
beiden Dekodicr-Transistoren einer Spalte leitend gemacht, so tritt das Signal von der betreffenden Eingangsleitung
zur Ausgangsklemme uber. Die Transistoren Qi1 sind sämtlich auf Durchlaß vorgespannt,
an ihrer Gate-Elektrode liegt eine Spannung von K Volt an und vermittelt ein dekodiertes Ausgangssignal
zur Ausgangsklemme 5, während es den Dekodierer 14 von der Ausgangsklemme 5 trennt. Jeder Transistor
Qy1 ist als Triode geschaltet. Die Kombination
der Transistoren Q21 und Qy funktioniert jedoch wie
eine Tetrode.
Ein Schieberegister 22 erzeugt aufeinanderfolgende Taktsignale /Z41 und HA2 auf Leitern 17 bzw.
19. Die Gate-Elektroden der Transistoren Qu his Q14
sind mit dem Leiter 17 und die Gate-Elektroden der Transistoren (J1, bis QlK mit dem Leiter 19 verbunden.
Ein Schieberegister 24 erzeugt aufeinanderfolgende Taktsignale HBi, Hn2, Wfl,und H114HUf Leitern
21, 23, 25 bzw. 27. Die Gate-Elektroden der Transistoren <y,| und Q2<
sind mit dem Leiter 21, diejenigen der Transistoren Q22 und Q21x mit dem Leiter 23, diejenigen
der Transistoren Q23 und Q21 mi! dem Leiter
25 und diejenigen der Transistoren Q24 und Q211 mit
dem Leiter 27 verbunden. Die acht Eingangsleitungen IA bis LH in den Dekodierer 14 sind also in zwei
Vierergruppen unterteilt. Die eine Gruppe mit den Leitungen Ll bis LA wird durch das Taktsignal W41
und die andere Gruppe mit den Leitungen LS bis LH durch das Taktsignal HA2 gesteuert. Jede Gruppe wird
dann in vier Untergruppen unterteilt, von denen jede durch ein anderes der Taktsignale ΗΒλ, HB2, HBi und
HB4 gesteuert wird. Das HA -Schieberegister 22 und
das //„-Schieberegister 24 können von üblicher Bauart
sein.
Die Ausgangsklemme 5 ist mit der Eingangsklemme einer Verstärkerstufe 9 verbunden, die von
bekannter Bauart sein kann. Das Ausgangssignal des Verstärkers 9 ist an einer Klemme 7 abnehmbar, die
als »Video-Ausgangsklemme« bezeichnet wird.
Zum besseren Verständnis der nun folgenden Disk ussion der Betriebsweise des Dekodierers werden die
Bedingungen für die Ladungsübertragung von einem Bauelement zum folgenden Bauelement entlang einem
Pfad im einzelnen beschrieben.
Für p-leitende Bauelemente wird das Gate-Potential
der ladungsübertragenden Bauelemente T2j, Ty,
Q2: und Q2j, zwischen + K Volt, insbesondere + 3
Volt, und - K Volt, insbesondere - 3 Volt, umgeschaltet. Beim Anlegen von + K Volt an die Gate-Elektrode
sperrt das Bauelement und kann keine La-Jung übertragen. Ändert sich das an die Gate-Elektrode
des ladungsübertragenden Bauelements von + V Volt zu-K Volt, so schaltet das Bauelement
auf Durchlaß und es kann eine Ladungsübertragung /on der Emitter-Elektrode zur Kollektor-Elektrode
-•rfolgen. Die Gate-Elektrode liegt dabei auf - KVoIt
jnd der Kollektor geht auf —3 K Volt auf Grund der
Kopplung der negativen 2- K-Volt-Stufe über einen 'wischen der Gate-Elektrode und der Kollektor-
-lektrodc lifücndcn Kondensator (',„,. Die I.adungsübertragung
erlolgt, wenn das Potential an der L-.in it ter-Elektrode
des Bauelements positiver ist als seir Gate-Potential.
Es sei beispielsweise angenommen, daß eine Ladung vom Knotenpunkt Leitung IA, also vom Kollektor
des Transistors '/'-,,. der einen »Geber« darstellt,
/um Knotenpunkt M1. also zum Kollektor des Transistors ο,j, der einen »Empfänger« darstellt, übertragen
werden soll. Weiterhin sei angenommen, daß das
ίο Potential V1 , am Kollektor des Transistors 7",, bei
LA gleich (—3 V +C1,) Volt ist, wenn der Impuls
V2 bei - V Volt liegt, und daß das Potential V1 ,,wenn
der Impuls V2 auf + V Volt übergeht, ( - V +<",,)
Volt beträgt. K11 ist dem Potential an der Emitter-Elektrode
des Transistors O11 identisch. Ist das Potential
des Impulses des Taktsignals H41, das an die
Gate-Elektrode des Transistors Qn angelegt wird,
+ V Volt, so sperrt der Transistor O11 und es kann
keine Ladungsübertragung stattfinden, da das Gate-
ao Potential positiver ist als sowohl die Emitter- als auch
die Kollektorspannung. Geht HA , auf - K Volt über
so wird der Transistor O11 auf Durchlaß gesteuert und
kann in Abhängigkeit vom Potential an seiner Emitter-Elektrode leiten. 1st das Potential an IA, also an
»5 der Emitter-Elektrode von O11, — K Volt oder weniger,
so leitet (J11 nicht, obwohl er auf Durchlaß gesteuert
ist. Ist das Potential auf der Leitung LX positiver als — V Volt, so wird die diesem Potential
entsprechende Ladung zum Knotenpunkt /V/l übcrtragen.
Für die Übertragung von Ladungssignalen von einem »Geber«-Bauelement zu einem »Empfänger«-Bauelement
müssen also zwei Bedingungen erfüllt sein, nämlich (1) müssen - KVoIt an die Gate-Elektrode
des Empfänger-Bauelements angelegt sein, der Transistor muß also auf Durchlaß gesteuert sein;
und (2) muß das Emitter-Potential des Empfänger-Bauelements positiver als - K Volt sein. Damit dies
eintritt, muß die Gate-Elektrode des Geber-Bauelements auf + V Volt gebracht werden.
Für den Betrieb der Schaltung nach Fig. 1 sei angenommen, daß das Potential jedes der Spaltenleiter Cx
bis C8 normalerweise - K Volt beträgt. Wird eine Zeile von Informationen ausgelesen, so steigt das Potential
der Spaltenleiter auf (- V + eS)) Volt an, wobei
ev eine Signalspannung ist, deren Amplitude eine
Funktion der auf den Spaltenleiter übertragenen Ladung der entsprechenden Photodiode ist. Die Transistoren
Tfl des Parallelspeichers 12 sind auf Durchlaß
vorgespannt, wobei an ihre Gate-Elektroden - K Volt angelegt werden. Die an den Spaltenleitern C1
bis C8 anliegenden Ladungssignale werden zur zweiten Reihe des Parallelspeichers 12 parallel übertragen,
wenn das an den Leiter 13 angelegte Signal K1 von + K Volt auf - V Volt übergeht und damit alle Transistoren
T2j in der zweiten Reihe auf Durchlaß schaltet. Dies legt ein Potential von — K Volt an die Gate-Elektroden
und von — 3 K Volt über die Kapazität zwischen der Gate- und der Kollektorelektrode an die
Kollektorelektroden der Transistoren T2 an. Die an
6σ den Spaltenleitern anliegenden Ladungssignale werden also zu den Kollektorelektroden der Transistoren
T21 übertragen und erhöhen dort das Potential auf
(-3K + esj) Volt, wobei e, das Signal am Knotenpunkt
und der Index j den Spaltenleiter angeben.
Wenn K1 auf + KVoIt zurückkehrt, werden die Transistoren
T2j sperrend und das Potential an ihren Kollektor-Elektroden
steigt auf Grund von Cn, auf (- I
+ *■„} Volt.
Io
Geht der Impuls V1 von + V Volt auf — V Volt wird die zweite Gruppe der dekodierenden Bauele
über, so werden alle Transistoren T}j auf Durchlaß mente, nämlich die Transistoren Q15 bis Q18, leitern
gesteuert. Die Ladungssignale werden parallel von der und die auf den Leitungen LS bis L8 gespeichertei
zweiten Reihe des Parallclspeichers 12 zu den Leitun- Ladungssignale werden parallel zu Knotenpunktei
gen LX bis LH übertragen und errichten an diesen 5 M5 bis Ms übertragen. Wenn HA2 anschließend wie
ein Potential von ( — 3 V + <?y·) Volt. Nachdem der der positiv wird, bewirken die Taktimpulse HB dam
Impuls V2 auf + V Volt zurückkehrt, steigen die Si- aufeinanderfolgend die Übertragung dieser Signal·
gnale auf den Leitungen Ll bis LS auf den Pegel von zur Ausgangsklemme 5 in gleicher Weise, wie es obei
(— V + f,;) Volt. Die auf den Leitungen L\ bis LS beschrieben wurde. Bei den erfindungsgemäßen La
liegenden Signale können dann mit Hilfe des Deko- 10 dungsübertragungsdekodierern ergibt sich eine par
dierers 14 und einer Tetroden-Zusammenfächer- tielle Signaldekodierung, beispielsweise werden dii
schaltung 16 nacheinander zur Ausgangsklemme 5 Signale auf den Leitungen Ll bis LA parallel zu dei
übertragen werden. Knotenpunkten M1 bis M4 übertragen, und die Si
Es sei nun angenommen, daß das Schieberegister gnale werden durch eine Ladungsübertragung voi
22 impulsweise ein auf Durchlaß steuerndes Taktsi- 1S Stufe zu Stufe entlang ausgewählten Übertragungs
gnal HA ,am Leiter 17erzeugt. Fürp-leitende Bauele- wegen dekodiert. Hierin liegt ein Gegensatz zu be
mente ist dieser auf Durchlaß steuernde Impuls ein kannten Dekodierschemen, bei denen zur Durchfüh
ins Negative verlaufender Impuls von gleicher Ampli- rung der Übertragung alle die Schalter ode
tude wie der Impuls K1, jedoch typisch von kürzerer Bauelemente entlang einem ausgewählten Leitungs
Dauer. Die Impulse des Taktsignals HA] steuern die ao pfad angesteuert werden müssen, um einen Leitungs
Transistoren O11 bis O14 auf Durchlaß und die an den pfad zwischen einem Eingangspunkt und einem Aus
Leitungen LX bis L4 anliegenden Ladungssignale gangspunkt zu erzeugen.
werden zu den Knotenpunkten Ml bis MA übertra- Ladungsübertragungsdekodierer der Art nacl
gen. Nach dem ins Negative, also vom 4- V Volt nach Fig. 1 benötigen nur zwei Übertragungen, nämlict
- V Volt gehenden Anstieg des Impulses des Taktsi- «5 Q}j und Q11, pro Spalte oder Linie. Allgemein benö-
gnals HAI kann das Potential an jedem der Knoten- tigt diese Art des Dekodierers zum einzigen Dekodie
punkte M1 bis M4 ausgedrückt werden als (-3K ren einer von Z Eingangsklemmen Übertragungs
+ es ). Wenn HA , von - V Volt nach + V Volt zu- Bauelemente, die in zwei Dekodierstufen angeordne
rück'kehrt, werden die Transistoren Qn bis ζ>|4 wieder sind, wobei jede Stufe Z Bauelemente enthält. Di«
sperrend und das Potential an ihren Kollektor-Elek- 3° erste Dekodierstufe, also die Transistoren Q11, kanr
troden, also an den Knotenpunkten M1 bis M4, steigt in Wl Gruppen unterteilt werden, von denen jede
um 2 K Volt an und kann ausgedrückt werden als (- V Gruppe Wl Bauelemente enthält, wobei Wl ■ Wt
+ e,) Volt. = 2. Jede der Wl Gruppen wird von einem anderer
Öie vom Register 24 erzeugten Impulse des Taktsi- Steuersignal gesteuert und erfordert eine Steuerlei
gnals H11, die die gleiche Amplitude haben wie die 35 tung. Die zweite Dekodierstufe, nämlich die Transi·
Impulse des Taktsignals HA, steuern die Transistoren stören Q2j, enthält Wl Untergruppen, von denen jede
Q2 auf Durchlaß und bewirken, daß die Signale an Untergruppe Wl Bauelemente enthält. Jeder der Wi
den Knotenpunkten M zu entsprechenden Knoten- Untergruppen wird von einem anderen Steuersigna
punkten N weiterlaufen. Beispielsweise macht ein ins gesteuert und erfordert eine Steuerleitung. Die Ge-
Negative gehender Impuls des Taktsignals HBl den 4« samtzahl der erforderlichen Steuerleitungen beträgi
Transistor Q2, leitend, und das Signal am Knoten- also Wl + Wl. In der Schaltung,nach Fig. 1 ist Z= ί
punkt M1 wird zum Knotenpunkt N1 übertragen. der ersten Dekodierstufe in zwei Gruppen geteilt, es
Wenn dann HBl wieder ins Positive läuft, wird sodann ist also Wl = 2, und die zwei Gruppen werden vor
das Signal am Knotenpunkt N, direkt mit Hilfe des den beiden Steuerleitungen 17 und 19 gesteuert, ar
Tetroden-Transistors Q31 zur Ausgangsklemme 5 45 die die Taktsignale HAl und HA1 angelegt werden
übertragen. Die Transistoren Q3, die durch das AnIe- die vom zweistufigen Schieberegister 22 stammen. Die
gen eines Potentials von - V Volt an ihren Gate- zweite Dekodierstufe ist in vier Gruppen eingeteilt
Elektroden für Durchlaß vorgespannt sind, übertra- es ist also Wl = 4, und die vier Gruppen werder
gen jedes Signal über - V Volt an ihrer Emitter-Elek- von den vier Steuerleitungen 21, 22, 25 und 27 ge-
trode zur Ausga.:gsklemme 5. In gleicher Weise 50 steuert, an die nacheinander die Taktsignale H81, HB2
machen ins Negative gehende, also auf Durchlaß steu- HB3 und HBA angelegt werden, die vom vierstufiger
ernde Impulse der Taktsignale HB2, HB3 und HBA an Register 24 stammen.
den Leitern 23, 25 und 27 aufeinanderfolgend die Bei einem System, bei dem die Anzahl der EinTransistoren
Q22, Q23 und Q24 leitend zum Übertra- gangsklemmen 512 beträgt, beispielsweise mit einem
gen der an den Knotenpunkten M2, M3 und M4anlie- 55 *Y-Sensor mit 512 Elementen pro Zeile, kann die
genden Ladungssignale nacheinander an die Aus- Dekodierung in Wl = 16 Gruppen und Wl = 32
gangsklemme 5. Untergruppen unterteilt sein, wobei die Gesamtzahl
Die auf Durchlaß steuernden, ins Negative gehende der Steuerleitungen W1 + W2 = 48.
Impulse des Taktsignals HB steuern in gleicher Weise Die zum Betreiben des Dekodierers erforderliche
die Transistoren Q25, Q26, Q27 und Q28 zum Leiten. 60 Zahl von Leitungen sowie die Zahl von Übertra-
Da jedoch an den Knotenpunkten Ai5 bis Af8 keine gungs-Bauelementen zur Bildung des Dekodierers
Signale anliegen, bleiben die Transistoren Q25 bis Q28 stellen einen wichtigen Gesichtspunkt dar. Die zwei
nichtleitend, und es werden nur die Ladungssignale Übertragungsstufen zwischen den Eingangsklemmen
an den Knotenpunkten M1 bis M4 aufeinanderfolgend und den Ausgangsklemmen des Dekodierers ergeber
an der Ausgangsklemme S erzeugt. 65 einen erheblichen Vorteil. Jedoch kann die Zahl dei
Wird sodann ein auf Durchlaß steuernder Impuls Leitungen und Schieberegisterstufen, die zum Betreides
Taktsignals W4, an den Leiter 19 angelegt, wobei ben des Dekodierers notwendig sind, bei einigen Anaiso
HA-, von + V* Volt auf - V Volt übergeht, so Wendungen die Möglichkeit einer erfolgreichen Her-
Stellung der Schaltung in Miniaturgröße begrenzen. Fig. 2 zeigt eine weitere Ausführungsform des Ladungsübertragungsdekodierers,
bei dem mehr Übertragungsstufen pro Spalte vorhanden sind, bei dem jedoch die Zahl der zum Betrieb des Dekodierers erforderlichen
Steuerleitungen minimalisiert ist.
Wie in Fig. 1 enthält die Schaltung nach Fig. 2 das Matrix-Bildsensorfeld 10, dessen Spaltenleiter C, bis
C8 an den Paraüelspeicher 12 gelegt sind, der parallel
die Signale von den Spaltenleitern zu den Eingangsleitungen Ll bis L8 eines Dekodierers 14« überträgt.
Beim Dekodierer 14« gemäß Fig. 2 wird jede der acht Eingangsleitungen einzeln mit Hilfe von drei
Übertragungsstufen dekodiert. Die erste Übertragungsstufe enthält die Transistoren Q1;, die in zwei
Gruppen unterteilt sind. Die Transistoren Q11 bis Q14
der ersten Gruppe sind mit ihren Gate-Elektroden an einen Leiter 31 angeschlossen, an den Impulse eines
Taktsignals /ή angelegt werden, und die Transistoren
Q15 bis Q18 der zweiten Gruppe sind mit ihren Gate-Elektroden
an einen Leiter 33 angeschlossen, an den Impulse eines Taktsignals Hd angelegt werden. Die
zweite Dekodiejstufe enthält die Transistoren Q2/, die
in zwei Gruppen unterteilt sind. Die Transistoren Q21, Q22, Q25 und Q26 der ersten Gruppe sind mit ihren
Gate-Elektroden mit einem Leiter 35 verbunden, an den Impulse eines Taktsignals Hr angelegt werden,
und die Transistoren Q23, Q24, Q27 und Q28 der zweiten
Gruppe sind mit ihren Gate-Elektroden mit einem Leiter 37 verbunden, an den Impulse eines Taktsignals
Hj angelegt werden. Die dritte Dekodierstufe enthält
Transistoren Q3), die ebenfalls in zwei Gruppen unterteilt
sind. Die Transistoren Q31, Q33, Q35 und Q37
der ersten Gruppe sind mit ihren Gate-Elektroden mit : einem Leiter 39 verbunden, an den Impulse eines
Taktsignals Hg angelegt werden, und die Transistoren
Q32, Q34, Q36 und Q38 der zweiten Gruppe sind mit
ihren Gate-Elektroden an einen Leiter 41 angeschlossen, an den Impulse eines Taktsignals H1 angelegt
werden. Es ist zu beachten, daß jede Gruppe in einer Dekodierstufe eine andere Hälfte der Transistoren als
die Gruppen der vorhergehenden Dekodierstufen umfaßt.
Jede Stufe enthält ein einzelnes Übertragungs-Bauelement und die drei Übertragungs-Bauelemente,
die eine Linie oder Spalte dekodieren, sind mit ihren Emitter-Kollektor-Strecken in Reihe geschaltet. Beispielsweise
wird die Leitung Ll mit Hilfe der aufeinanderfolgend leitend gemachten Transistoren Q11,
Q21 und Q23 dekodiert. Die Ladungssignale werden
von der Leitung Ll zum Knotenpunkt M1, vom Knotenpunkt M1 zum Knotenpunkt N1 und vom Knotenpunkt
N1 zu einem Knotenpunkt P1 übertragen. Die
Knotenpunkte P1 bis P8 sind mit der Ausgangsklemme
5 über eine konvergierende Pyramide oder einen Ladungsübertragungs-Zusammenfächerbaum
verbunden. Dieser Zusammenfächerbaum 26 wird als Alternative zur Tetroden-Zusammenfächerschaltung
16 gemäß Fig. 1 verwendet. Der Zusammenfä- :hcrbaum 26 überträgt jedes dekodierte Ausgangssijnal
entlang konvergierenden Übertragungswegen, lie die Kapazität jedes folgenden Knotenpunkts angenähert
gleich derjenigen des vorhergehenden Knoenpunkts halten. Hierdurch wird die Übertragung des
lekodierten Ausgangssignals ohne Verlust an Signal-)egel ermöglicht.
Ist die Zahl der zu dekodierenden Eingangsklem-
Ist die Zahl der zu dekodierenden Eingangsklem-
1 10
men Λ/, so kann die Anzahl η der Dekodierstufei
oder der in Reihe geschalteten Transistoren zum De kodieren der N Eingangsklemmen aus der Beziehunj
erhalten werden: 2" = N. Die Zahl der zum Betreibe. dieses Dekodierers erforderlichen Leitungen betrag
2 '_?· FÜJden in Fig. 2 dargestellten Dekodierer mi
/V - 8 Eingangsklemmen werden η - 3 Dekodier·
stufen benötigt, um jede Eingangsleitung einzeln zi dekodieren. Bei einem System mit N = 512 Eingangsklemmen
ist die Anzahl η der Dekodierstufen ί
und die Zahl der zum Betreiben der Dekodierstufer erforderlichen Steuerleitungen ist 2 η oder 18.
Die Arbeitsweise der Schaltung nach Fig. 2 ist am besten unter Zuhilfenahme der in Fig. 3 dargestellter
1S Spannungsverläufe verständlich. Hierbei wird angenommen,
daß die Bauelemente p-leitend sind und die angelegten Spannungen und ihre Polarität für p-Ieitende
Bauelemente geeignet sind.
an . fin'ns Negative gehender Abtastimpuls des Verlaufs
/!überträgt die in den Fotodioden irgendeiner aer Zeilen, beispielsweise der Zeile N + 1, enthaltene
Information zu den Spalten 1 bis 8. Die Dauer des Abtastimpulses kann eine volle Dekodierperiode be-
„ ^εη<
beispielsweise die Zeit /, bis /17. Wie aus dem
vei a , ersichtlich ist, wird ein Potential von - V
Volt an die Gate-Elektroden der Tetroden-Eingangstransistoren
T11 gelegt und macht die Transistoren w" D1S !.'« Altend. Der ins Negative gehende Impuls
.o Ll Fu de,m Verlauf C- der dem Abtastimpuls
S; ™t ChJ dce Transist°™ Γ,, bis T28 leitend und
übertragt die Signale von den Spaltenleitern C1 bis
C zur zweiten Reihe des Parallelspeichers 12. Wird dann zur Zeit /„ der Impuls V1 positiv und der Impuls
^T831V ^ in den Verläufen C und D gezeigt
ndleTrans.storen 7\, bis Tn durch, und
"31' *"*" den LdtU"«en L1 blS
im ι iV ?"""'' Wie im verlauf D dargestellt ist,
rPn Tw -ß InS Positive und schaltet die Transisto-Finoi3'
ι · 1S a ' wobei das Potential an jeder der
Emgangsleuungen Ll bis L8 auf einen Potentialwert
für Pi e" u ansteigt' w°bei β das Ladungssignal
fur eine gegebene Spalte angibt!' * S
bis IR Dekodieren der Parallel an die Leitungen Ll
blS L* """legten Signale erfolgt folgendermaßen.
/, bis t2 macht der Impuls des Taktsignals
Transistoren Qn bis Q14 leitend, wodurch die
den Leitungen Ll bis L4 zu den
so Pr.tP,,ti"i "J" V"1 k's ^f4 übertragen werden. Das
f^ential an den Knotenpunkten M1 bis M4 geht auf
en L VI/} Olt· Wahrend dieser Zeitspanne sperounkte
JraKSISt^ren ß" bis ß» und die Knofen-VoIt
/elii5 -Λ bleiben auf ei"en P=Wl von - V
!ΑΪ Zur Z'k '* 8eht der ImP"^ des Taktsi-EioL?™
w er !E? P0Shive und das Potential an den
+ e\VoK ten?ibis M4 kommtauf den Pegel (- V
ü HH- ΐΓ U h SteUert der ImPuls des Taktsi-
2i' Qz2, Qu und Q26 auf
Q25 und
die
aie
aie
bzw· \ übertra-
^ H., ertragung durch die
Transistoren Q21 und Q22 gesperrt wird und auch die
Leitung durch die Transistoren Q25 und Q26 gesperrt
wird. Gleichzeitig steuert das Taktsignal Hg die Transistoren
Q11, Q33, QJ5 und Q17 der dritten Dekodierstufe
auf Durchlaß. Hierbei bewirkt jedoch der Impuls des Taktsignals H nur die Übertragung des Ladungssignals über den Transistor Q,,, da auf die Emitter-Elektroden
der anderen von H auf Durchlaß gesteuerten Transistoren vorher keine Signalübertragung
stattgefunden hat. Das am Knotenpunkt N1 anliegende
Ladungssignal wird also zum Knotenpunkt P1 übertragen, womit das Ladungssignal auf der Leitung
Li dekodiert und zum Knotenpunkt P1 befördert
worden ist.
Zur Zeit r4 geht der Impuls des Taktsignals Hg ins
Positive, und von der Zeit i4 bis zur Zeit Z5 werden
keine weiteren dekodierte Impulse angelegt. Zur Zeit C5 geht dann der Impuls des Taktsignals H1 ins Negative
und steuert die geradzahlig numerierten Transistoren in der dritten Stufe des Dekodierers auf Durchlaß.
Hierbei bewirkt der Impuls von /Z1 die
Übertragung von Ladungssignalen nur vom Knotenpunkt N2 zum Knotenpunkt P2. Somit ist ein Ladungssignal
von der Leitung L2 zum Knotenpunkt P2 übertragen worden, wobei das Signal von Ll an
P2 um eine Periode nach dem Auftreten des Signals von Ll bei P1 erzeugt wird.
Zur Zeit th steuert ein Impuls des Taktsignals H1
die Transistoren Q23, Q24, Q27 und Q28 in der zweiten
Stufe des Dekodierers auf Durchlaß. Es werden dann die Signale von den Knotenpunkten /W3 und M4 zu
den Knotenpunkten N3 bzw. N4 übertragen. Zur Zeit
I7 bewirkt ein Impuls des Taktsignals Hg die Übertragung
des Ladungssignals vom Knotenpunkt N3 zum Knotenpunkt P3. Zur Zeit f9 steuern je ein Impuls
der Taktsignale Hä und /Z1 die Transistoren Q15 bis
Qlfl in der ersten Dekodierstufe bzw. die geradzahlig
numerierten Transistoren der dritten Dekodierstufe auf Durchlaß. Der Impuls des Taktsignals H11 bewirk
die Übertragung des Ladesignals von den Leitungei LS bis LH zu den Knotenpunkten Ms bis M8 um
der Impuls des Taktsignals H1 die Übertragung de:
Ladesignals über den Transistor Q34 vom Knoten
punkt N4 zum Knotenpunkt P4. Da alle Transistorei
Q2/ in der zweiten Dekodierstufe gesperrt sind unc
kein Ladungssignal an der Emitter-Elektrode eine; anderen Transistors als des Transistors Q34 anliegt
ίο ist nur der Übertragungspfad des Transistors Q34 ge
öffnet. Zur Zeit rlfl werden die Impulse der Taktsi
gnale Hd und Ht positiv und beenden die sequentiell«
Übertragung der Signale von den Leitungen Ll bii L4 zu den Knotenpunkten P1 bis P4.
'5 Zur Zeit tw beginnen die Taktsignale He, Hf, H1
und H1 in gleicher Folge wie bereits beschrieben mi
Impulsen, um die sequentielle Übertragung der La dungssignale von den Leitungen LS bis L8 zu der
Knotenpunkten P5 bis P8 zu vervollständigen. E:
ao wurde also gezeigt, daß mit Hilfe des Ladungsübertra
gungsdekodierers die parallel an die Eingangsleitun gen des Dekodierers angelegten Signale in gegebene!
Reihenfolge dekodiert und aufeinanderfolgend an der jeweiligen Knotenpunkten P1 bis P8 erzeugt werder
»5 können.
Die an den Knotenpunkten P1 bis P8 auftretender
Signale werden dann in der Reihenfolge mit Hilfe de: Ladungsübertragungs-Zusammenfächerbaums 26 zui
Ausgangsklemme 5 übertragen. Taktsignale W1 unc
H2 mit den Verlaufen M und N modulieren die Tran
sistoren des Ladungsübertragungs-Zusammenfächer baums 26. Es ist zu beachten, daß alle Transistorer
in jeder der Reihen jeweils gleichzeitig auf DurchlaC gesteuert werden. Da jedoch an den Knotenpunkter
P, bis P8 jeweils zu einer Zeit nur ein Signal anliegt
wird zu einer Zeit auch nur ein Signal zur Ausgangsklemme S übertragen, wie an Hand der Verläufe Λ-ί
und N erkennbar ist.
Hierzu 3 Blatt Zeichnungen
Claims (6)
1. Ladungsübertragungsdekodierer mit N Ladungssignal-Eingangspunkten,
wobei /V eine ganze Zahl größer als 1 ist, und mit einer Mehrzahl
von Ladungsübertragungs-Bauelementen, die gemäß ihrer Schaltung serienmäßig die Ladungssignale
von den N Eingangspunkten zu einem gemeinsamen Ausgangspunkt übertragen und von
denen jedes Bauelement einen Leitungspfad und eine Steuerelektrode aufweist, dadurch gekennzeichnet,
daß N Ladungsübertragungspfade (Spalten in 14, 14a) bestehen, von denen jeder zwischen einem der cingangspunkte (Ll ...
£-8) und dem gemeinsamen Ausgangspunkt (5) geschaltet ist und die in Reihe geschaltete.·) Leitungspfade
von mindestens einem ersten (z. B. Qn) und einem zweiten (z. B. Q,,) der Ladungsübertragungs-Bauelemente
(Q1, ... Q2x) umfaßt,
die ausschließlich zu diesem Übertragungspfad gehören, daß die ersten Bauelemente in wenigstens
zwei Gruppen (Qn, Q12, Q13, Q14 und Q15,
Qi6> Qn. Qie) organisiert sind, daß auf Durchlaß
steuernde Signale gleichzeitig (von 22) an die Steuerelektroden aller ersten Bauelemente innerhalb
einer Gruppe und nicht gleichzeitig in bezug zu einer der anderen Gruppen angelegt sind und
daß auf Durchlaß steuernde Signale (von 24) an die Steuerelektroden der zweiten Bauelemente
(Q21 bis Q28) in gegebener Reihenfolge zu einer
Zeit angelegt sind, zu der keines der ersten Bauelemente ein auf Durchlaß steuerndes Signal erhalt.
2. Dekodierer nach A.ispruch 1, dadurch gekennzeichnet,
daß die ersten Bauelemente in Ml Gruppen organisiert sind, von denen jede Ml
Bauelemente enthält, wobei Ml ■ Ml = N, daß die zweiten Bauelemente in Ml Gruppen organisiert
sind, von denen jede Mi Bauelemente enthält, und daß die Steuerelektroden aller Bauelemente
innerhalb einer Gruppe miteinander verbunden sind.
3. Dekodierer nach Anspruch 1, dadurch gekennzeichnet, daß jedes der Ladungsübertragungs-Bauelemente
ein Feldeffekttransistor ist, zwischen dessen Steuerelektrode und einer der Klemmen seines Leitungspfads eine Kapazität
liegt.
4. Dekodierer nach Anspruch 2, dadurch gekennzeichnet, daß Λ/1 Steuerleitungen (17, 19)
vorhanden sind, von denen jede mit den Steuerelektroden der Bauelemente jeweils einer der Ml
Gruppen verbunden ist, daß an die Ml Steuerleitungen ungleichzeitig auf Durchlaß steuernde Signale
angelegt sind, daß Ml Steuerleitungen (21, 23, 25, 27) vorhanden sind, die jeweils mit den
Bauelementen einer der Ml Gruppen verbunden sind, und daß an die Ml Steuerleitungen in bezug
zueinander ungleichzeitig auf Durchlaß schaltende Signale angelegt sind.
5. Dekodierer nach Anspruch 1, dadurch gekennzeichnet, daß jeder der N Übertragungspfade
η Ladungsübertragungs-Bauelemente (Qn ...
Q3(!) enthält, deren Leitungspfade in Reihe geschaltet
sind und exklusiv zu diesem Übertragungspfad gehören, wobei 2" = /V, sowie 2/i Steuerleitungen
(31, 33, 35, 37, 39, 41) zum Anlegen
der auf Durchlaß steuernden Signale an die Bauelemente
vorhanden sind (Fig. 2).
6. Dekodierer nach Anspruch 5. dadurch gekennzeichnet, daß die ersten Bauelemente in zwei
Gruppen organisiert sind, daß eine erste der Steuerleitungen mit den Steuerelektroden aller Bauelemente
in einer der Gruppen und eine zweite Steuerleitung mit den Steuerelektroden aller Bauelemente
in der anderen der Gruppen verbunden ist und jede der Steuerleitungen an die gleiche Anzahl
der übrigen Bauelemente, als Bauelemente in einer der Gruppen vorhanden sind, und kein
Bauelement an mehr als eine Steuerleitung angeschlossen ist und daß keine zwei Steuerleitungen
an die Bauelemente in derselben Kombination von Übertragungspfaden angeschlossen sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB4429272A GB1441925A (en) | 1972-09-25 | 1972-09-25 | Charge transfer decoders |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2348244A1 DE2348244A1 (de) | 1974-04-04 |
DE2348244B2 true DE2348244B2 (de) | 1975-11-13 |
Family
ID=10432618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2348244A Granted DE2348244B2 (de) | 1972-09-25 | 1973-09-25 | Ladungsübertragungsdekodierer mit N Ladungssignal-Eingangspunkten |
Country Status (7)
Country | Link |
---|---|
US (1) | US3873851A (de) |
JP (1) | JPS49134225A (de) |
CA (1) | CA980912A (de) |
DE (1) | DE2348244B2 (de) |
FR (1) | FR2200693B1 (de) |
GB (1) | GB1441925A (de) |
NL (1) | NL7313119A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2430349C3 (de) * | 1974-06-25 | 1979-05-03 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen |
US4139787A (en) * | 1977-10-11 | 1979-02-13 | Fairchild Camera And Instrument Corporation | Line-addressable random-access memory decoupling apparatus |
JPS54110745A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Timing signal generating circuit |
US4176287A (en) * | 1978-04-13 | 1979-11-27 | Motorola, Inc. | Versatile CMOS decoder |
US4199691A (en) * | 1978-06-16 | 1980-04-22 | Rca Corporation | CCD Multiple channel network |
US4211936A (en) * | 1978-06-16 | 1980-07-08 | Rca Corporation | CCD Gate electrode structures and systems employing the same |
US4237383A (en) * | 1978-09-20 | 1980-12-02 | Rca Corporation | High speed loading of output register of CCD array system |
EP0417130A4 (en) * | 1988-05-06 | 1992-02-26 | Magellan Corporation (Australia) Pty. Ltd. | Low-power clocking circuits |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3643106A (en) * | 1970-09-14 | 1972-02-15 | Hughes Aircraft Co | Analog shift register |
US3614327A (en) * | 1970-10-05 | 1971-10-19 | Nasa | Data multiplexer using tree switching configuration |
NL165870C (nl) * | 1971-09-16 | 1981-05-15 | Philips Nv | Analoog schuifregister. |
US3763480A (en) * | 1971-10-12 | 1973-10-02 | Rca Corp | Digital and analog data handling devices |
-
1972
- 1972-09-25 GB GB4429272A patent/GB1441925A/en not_active Expired
-
1973
- 1973-08-31 US US393625A patent/US3873851A/en not_active Expired - Lifetime
- 1973-09-18 CA CA181,309A patent/CA980912A/en not_active Expired
- 1973-09-24 NL NL7313119A patent/NL7313119A/xx not_active Application Discontinuation
- 1973-09-25 FR FR7334364A patent/FR2200693B1/fr not_active Expired
- 1973-09-25 JP JP48108342A patent/JPS49134225A/ja active Pending
- 1973-09-25 DE DE2348244A patent/DE2348244B2/de active Granted
Also Published As
Publication number | Publication date |
---|---|
NL7313119A (de) | 1974-03-27 |
CA980912A (en) | 1975-12-30 |
FR2200693B1 (de) | 1977-09-09 |
US3873851A (en) | 1975-03-25 |
JPS49134225A (de) | 1974-12-24 |
DE2348244A1 (de) | 1974-04-04 |
FR2200693A1 (de) | 1974-04-19 |
GB1441925A (en) | 1976-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3220958A1 (de) | Fluessigkeitskristall-matrixanzeigeanordnung | |
DE2830911C3 (de) | Festkörper-Farbbildaufnahmeeinrichtung | |
EP0025168A2 (de) | Monolithisch integrierte Schaltung mit einem zweidimensionalen Bildsensor | |
DE3345215C2 (de) | Festkörper-Bildaufnahmewandler | |
DE3902313A1 (de) | Analog /digitalwandler | |
DE2834761C2 (de) | Steuerschaltung für eine Bildaufnahmeeinrichtung | |
DE3308195A1 (de) | Bilddaten-maskierungsvorrichtung | |
DE2508324A1 (de) | Datenuebertragungssystem | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2222521B2 (de) | N-stufiger Ringzähler | |
DE3039264A1 (de) | Festkoerper-bildabtastvorrichtung und deren ladungsuebertragungsverfahren | |
DE2549626A1 (de) | Analog-digital-wandler | |
DE1474388C3 (de) | Schieberegisterspeicherstufe mit Feldeffekttransistoren | |
DE3514994C2 (de) | Festkörper-Bildsensor | |
DE3311917A1 (de) | Optische bildaufnahmeeinrichtung | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE3006267A1 (de) | Festkoerper-abbildungsanordnung | |
DE2528741A1 (de) | Matrixmodul und schaltnetzwerk | |
DE2348244B2 (de) | Ladungsübertragungsdekodierer mit N Ladungssignal-Eingangspunkten | |
DE3345238A1 (de) | Festkoerper-bildaufnahmewandler | |
DE2248423B2 (de) | Ladungsübertragungssy stern | |
DE2710933C2 (de) | Fernsehwiedergabeanordnung | |
DE973189C (de) | Anordnung zur Demodulation phasenmodulierter Impulse und ihre Anwendung bei Mehrkanalsystemen mit Zeitselektion | |
DE3407665A1 (de) | Fotoelektrischer wandler | |
DE69632526T2 (de) | Multiplexerschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |