DE2347839C3 - Phasenregelkreis - Google Patents

Description

Die Erfindung bezieht sich auf einen Phasenregelkreis, insbesondere zur Frequenzvervielfachung eimer Eingangsfrequenz, mit einem gesteuerten Frequenzgenerator, mit einer Frequenzuntersetzerstufe und mit einer Phasenvergleichsstufe.

Solche Phasenregelkreise, im englichen Sprachgebrauch als Phase-Locked Loop bezeichnet, sind u. a. in der Anwendung als spulenloses Filter, ais Ffvi-Deinodulator, zur Frequenzteilung und für Stereo-Dekoder bekannt. Interessant ist die Anwendung eines Phasenregelkreises zur Frequenzvervielfachung, insbesondere für Blockierschutzanlagen in Kraftfahrzeugen.

. _den Laufrädern verbundene Drehzahlgeber

'en ;j_ort eine Frequenz, die, um genügend kleine

~1 rzeitkonstante in der vorzugsweise digitalen

teschaltung zu erhalten, auf eine hohe Frequenz

* f«setzt _werden muß.

^ie?^U aus der Zeitschrift »Internationale Elektronische

Hrhau« 1972, Nr. 10, S. 227-235 bekpnnter

ι er Phasenregelkreis enthält einen gesteuerten

ΡΠ7Ε nerator dessen Frequenz mittels einer 1 nannung - von der eingestellten Endfrequenz

uk-JL? - verringert oder erhöhl, werden kann. Eine h chattete Frequenzuntersetzerstufe bestimmt

"τ !verhältnis des Frequenzteilers. In einer Phasen-ι viK-itufe wird das Eingangssignal mit dem

vergleicns _Frequenzuntersetzerstufe multipli-

Ausgang«! E.. ^.^.^^ _{der signa},_{e wjrd dig}

nuiatorfrequenz nicht verändert, und die Regelschlei-,ISichen Der Nachteil der bekannten analogen 'llkreise besteht insbesondere darin, daß ohne aßnahmen das rückgeführte Signal auf eine η sehe des Eingangssignals einschwingen kann. ΚΪγ Nachteil kann durch eine Vorsteuerung vermie-

?n wenden edoch tritt hierbei ein großer zusätzlicher _den werden jeao

g liegt die Aufgabe zugrunde, einen regelkreis zu schaffen, bei dem solche f auftreten, und der mit großer Verhältnis zur

io

15

20

>₅ Phasenregelkreises mit variabler Nachregelung bei jedem Eingangssignal,

Fi g. 3 Impulsdiagramme zur Erläuterung der Funk-

tion der beiden Ausführungsbeispiele, F i g. 4 ein Ausführungsbeispiel einer Rasterstufe und Fig.5 Impulsdiagramme zur Erläuterung der Funktion der Rasterstufe.

In dem in F i g. 1 dargestellten ersten Ausführungsbeispiel eines digitalen Phasenregelkreises wird einer Rasterstufe 10 über eine Klemme 11 eine Eingangsfrequenz f_E zugeführt. Ein Taktgenerator 12 ist über eine Klemme 13 mit der Rasterstufe 10 verbunden und fuhrt dieser eine Grundtaktfrequenz k zu. Der Ausgang der Rasterstufe 10 ist sowohl über ein als Torstufe eingesetzes NAND-Gatter 14 an den Zähleingang eines Vorwärts-Rückwärtszählers 15 als auch an den Ubernahmeeingang eines zweiten, als Ruckwartszahler ausgebildeten Zählers 16 angeschlossen Die B.narzahlenausgänge des Vorwärts-Rückwärtszäh ers 15 sind an die Eingänge einer digitalen Mult.pl.z.erstufe 7 angeschlossen, die als serieller oder paralle er Mult.pl.-zierer ausgebildet sein kann. S.nd gleichmäßige Ausgangssignale erwünscht so kann em paraHe er Multiplizierer eingesetzt werden. Diese Multiplizieretufe I₇'wird ebenfalls über die Klemme 13 m.t der Grundtaktfrequenz Z₀ beaufschlagt. Am Ausgang der Multiplizierstufe 17 liegt ^ne Ausgangsfrequenz /,an, die sowohl einer A.usgangsklemme 18 als auch dem

''^weiterer Ausgestaltung der Erfindung ist eine O-Signal ein Potential bezeichnet, das ungefähr dem

zuführbar ist, wenn der Zählvorgang zur ErmtUung des Zählerstands des zweiten Zahlers zu Beginn eines neuen E^gangssignals entweder noch nicht abgeschlossen ,st oder bereits abgeschlossen war.
Die mit der Erfindung erzielten Vorteüe bestehen den

Ausgange des _{?3 verbunden}. Der

hingangen ^ein« ^ ntters 23 ist sowohl an den ^^^^aSrs^ als auch an ngseingang des Vorwärts-Rückwärtszäh- ^£ _D| _{A des} Antivalenzgat-

möglich. In der Ausfuhrung als

erfolgt im eingeschwungenen Zustand keine Nachstel-Impulsdiagramme näher erläutert, ^ _sf_eben der dargestellten

rJ^hAusführungsbeispie, der Erfindung sind ,η Zeichnungen dargestelit und werden .m folgenden näher beschrieben. Es zeigt .... .· ·, , _6<

Fig. 1 ein erstes AusfOhrungsbe.sp.el eines d.g.talen Phasenregelkreises mit konstanter Nachregelung bei

^E eines digitalen

an Es wird im folgenden der eingeschwungene an bs w.ra im 8 betrachtet. Im abgegli-

^^s Phase^ ^g _NAND__G|mer „ _gesperr, _Im

Vorwärts-Rückvvärtszäh.er 15 ist eine feste Dualzahl

gespeichert. Die Multiplizierstufe 17 multipliziert die Grundtaktfrequenz /ö mit dem Verhältnis dieser Dualzahl zur maximal speicherbaren Dualzahl des Vorwärts-Rückwärtszählers und erzeugt in Abhängigkeit dieser beiden Größen die Ausgangsfrequenz F_A, die nicht größer als die Grundtaktfrequenz f₀ sein kann. Mit jeder Riickflanke eines Rastersignals U\o wird der Speicherinhalt der Speicherstufe 19 in den zweiten Zähler 16 übernommen. Mit dem Rückflanken der Ausgangssignale f_A wird der Zählerstand z\k des zweiten Zählers 16 abwärts gezählt.

Soll ein Drei-Punkt-Regelverhalten erreicht werden, so bleibt beispielsweise, wie im vorliegenden Fall, bei Erreichen des Zählerstands 1 zu Beginn eines neuen Rastersignals iiio das als Torstufe eingesetzte NAND-Gatter 14 für Rastersignale ü_w gesperrt, so daß sich der Zählerstand des Vorwärts-Rückwärtszählers 15 und damit die Ausgangsfrequenz f_A nicht ändert. Ist dagegen der Zählerstand des zweiten Zählers 16 zu Beginn eines neuen Rastersignals auf einen Wert heruntergezählt, der größer oder kleiner als 1 ist, so öffnet sich das NAND-Gatter 14. und das Rastersignal Uw wird dem Zählerstand des Vorwärts-Rückwärtszählers 15 entsprechend dazu- oder abgezählt, so daß sich die Ausgangsfrequenz f_A vergrößert oder verkleinert.

Zum Zeitpunkt fi ist der Zählerstand des zweiten Zählers 16 bis auf den Wert 1 abgesunken, wodurch am Ausgang des ODER-Gatters 23 ein O-Signal entsteht. Da an dem der Zahl 1 zugeordneten Ausgang des Zählers 16 noch ein 1-Signal anliegt, liegt am Ausgang des NAND-Gatters 21 ein O-Signal an. Der zu dem Zeitpunkt anliegende Rasterimpuls am Ausgang der Rasterstufe 10 kann daher den Ausgang des NAND-Gatters 14 nicht beeinflussen. Mit der Rückflanke dieses Rastersignals wird der Speicherinhalt der Speicherstufe 19 auf den zweiten Zähler 16 übertragen, und an den Ausgängen des NAND-Gatters 2! und des ODER-Gatters 23 liegen wieder 1-Signale. Im Diagramm ist nun der Fall angenommen, daß sich die Eingangsfrequenz /"/-vergrößert. Dadurch ist der Zählerstand des Zählers 16 zu Beginn eines neuen Rastersignals z. Zt. /2 noch nicht ganz heruntergezählt. An den Ausgängen des ODER-Gattcrs 23 und des NAND-Gatters 21 liegen daher 1-Signale, und der Rasterimpuls U]o bewirkt am Ausgang des NAND-Gaiters 14 ein O-Signal. Da der Zahleingang des Vorwärts-Rückwärtszählers 15 mit O-Signalen ansteuerbar ist, verändert sich der Zählerstand um den Wert 1. Das am Ausgang des ODER-Gatters 23 anliegende !-Signal ist zusätzlich dem Zählrichtungseingang des Vorwärts-Rückwärtszählers 15 zugeführt und bewirkt dadurch, daß der Rasterimpuls zum Zählerstand positiv dazugezählt wird. Die Ausgangsfrequenz f_A erhöht sich.

In der nun folgenden dritten Periode der Eingangsfrequenz fr hat sich die Frequenz wieder verringert. Zum Zeitpunkt t_s, zu dem der Zählerstand des Zählers 16 auf den Wert 1 abgesunken ist, treten an den Ausgängen des ODER-Gatters 23 und des NAND-Gatters 21, wie zum Zeitpunkt d, O-Signalc auf. Beim darauffolgenden Ausgangsinipuls erreicht der Zählerstand des Zählers 16 den Wert O. Dadurch tritt am Ausgang des NAND-Gatiers21 wieder ein 1-Signal auf. Das nur zum Zeitpunkt U auftretende Rastcrsignal ί./κ, bewirkt daher das Auftreten eines 0 Signals am Zähleingang des Vorwärts-Rückwäris/.ählers 15. Dieser Impuls wird jetzt jedoch vom Zählerstand abgezogen, da am Ausgang des ODER-GaUer-. 2.5 und damit am /ahlnchtungseingang des Vorwärts-Kuckv. äns/aliletλ i ~. i-iii (1 Signal anliegt. Die Ausgangsfrequenz f_A der Multiplizierstufe 17 verringert sich wieder.

Ist statt des beschriebenen Drei-Punkt-Regelverhaltens ein Zwei-Punkt-Regelverhalten erwünscht, so braucht lediglich der der Zahl 1 zugeordnete Ausgang des zweiten Zählen; 16 zusätzlich mit einem Eingang des ODER-Gatters 23 verbunden zu werden.

Der Schaltungsaufbau des in F i g. 2 dargestellten zweiten Ausführungsbeispiels eines digitalen Phasenregelkreises entspricht weitgehend der Schaltung nach Fig. 1. Eine abgeänderte Schaltung ergibt sich nur dadurch, daß ein Eingang des NAND-Gatters 14 nicht mit dem Ausgang der Rasterstufe 10, sondern mit der Klemme 18 verbunden ist. Als weiterer Unterschied ist statt der Dekodierstufe 20 eine andere Dekodierstufe 100 vorgesehen. Diese Dekodierstufe 100 besteht aus einem dritten, als Rückwärtszähler ausgebildeten Zähler 101, zwei ODER-Gattern 102, 103 und einem Äquiva lenzgatter 104. Der Übernahmeeingang des dritten

jo Zählers 101 ist ebenfalls mit dem Ausgang der Rasterstufe 10, und der Zähleingang ebenfalls mit der Klemme 18 verbunden. Die Ausgänge des zweiten Zählers 16 sind mit den Einschreibeeingängen des dritten Zählers 101 verbunden. Alle Ausgänge des dritten Zählers 101 sind an Eingänge des ODER-Gatters 102 und alle Ausgänge, mit Ausnahme des der Binärzah! 1 zugeordneten Ausgangs des zweiten Zählers 16, sind an Eingänge des ODER-Gatters 103 angeschlossen. Die Ausgänge der beiden ODER-Gatter 102,103 sind an die beiden Eingänge des Äquivalenzgatters 104 angeschlos sen, dessen Ausgang mit einem Eingang des NAND-Gatters 14 verbunden ist.

Die Funktion des in Fig. 2 dargestellten zweiter Ausführungsbeispiels entspricht im wesentlichen der Funktion des ersten Ausführungsbeispiels nach Fig. 1 und wird im folgenden anhand des in Fig.; dargestellten achten bis sechzehnten Diagramm;· erläutert. Der wesentliche Unterschied zum erster Ausführungsbeispiel besteht darin, daß zur Korrektur einer in der Dekodierstufe 100 festgestellten abweichenden Ausgangsfrequenz f_A in Abhängigkeit von der Größe der Abweichung mehrere Korrekturimpulse ir jeder Periode dem Vorwärts-Rückwärtszählcr 15 zuführbar sind.

Zu Beginn des Rastersignals U\₀ zum Zeitpunkt K isi der Zählerstand des zweiten Zählers 16 bis auf den Wer! 1 abgesunken. Durch diesen Rasterimpuls, der air Übernahmeeingang des dritten Zählers 101 anliegt, win der Zählerstand 1 des zweiten Zählers 16 in den dritter Zähler 101 übernommen. Am Ausgang des ODHR-Gatters 102 liegt daher ein !-Signal. Gleichzeitig liegt an Ausgang des ODER-Gatters 103 ein O-Signal, da der dei Zahl 1 zugeordnete Ausgang des /weiten Zahlers U nicht mit einem Eingang des ODER-Gatters iü^:

verbunden ist. Am Ausgang des Äquivalenzgatter.·; Ι0Ί und damit am Ausgang der Dckodierstufe 100 liet" demzufolge ein O-Signal, aufgrund dessen über da' NAND-Gatter 14 kein Ausgangssignal zum Vorwärts-Rückwärts/ahler 15 gelangen kann. Hu Ausgangsfrequcnz f_A verändei t sich nicht.

Das niichsle Rastersignal 11\„ tritt zum Zeitpunkt (< auf. Da sich die Eingangsfrequen/ f, vergröüerl hat. ι:· der Zählerinhalt des /weiten Zählers Ki zu diesel. Zeitpunkt auf einen Wert abgesunken, dvr gröl.ter als I

hj ist. Dieser Wert wird durch das Rastersignal in ilei dritten Zähler 101 übertragen und im folgenden auf 1 herabgezählt. Während der /ahldauer des driiiei Zählers K)I liert am Auskam· des ()| >> H (!alters !<>.

:in 1-Signal. Am ODER-Gatter 103 liegt ebenfalls ein 1-Signal, da der Zählerinhalt des zweiten Zählers 16 nicht den Wert 1 erreicht. Durch das dadurch am Ausgang des Äquivalenzgatters 104 anliegende 1-Signal wird während der Zähldauer des dritten Zählers 101 das NAND-Gatter 14 geöffnet, und Ausgangssignale können während dieser Zeit den Zählerinhalt des Vorwärts-Rückwärtszählers 15 verändern. Die Zählrichtung ist durch das am Ausgang des ODER-Gatters 102 anliegende 1 -Signal positiv.

Im folgenden verringert sich die Eingangsfrequenz ίε wieder, so daß der Zählvorgang im zweiten Zähler 16 beendet ist, bevor ein neues Rastersignal eintrifft. Der dritte Zähler 101 kann somit nichts übernehmen, und am Ausgang des ODER-Gatters 102 bleibt das 0-Signal bestehen. Ab dem Zeitpunkt b, wenn der zweite Zähler 16 den Wert 1 erreicht hat, bis zur Rückflanke des folgenden Rastersignals liegt am Ausgang des ODER-Gatters 103 ein 0-Signal an. Für die Zeitdauer, während der an beiden ODER-Gattern 102, 103 0-Signale anliegen, erscheint am Ausgang des Äquivalenzgatters 104 ein 1-Signal, durch das Ausgangssignale über das NAND-Gatter 14 zum Vorwärts-Rückwärtszähler 15 gelangen und dessen Zählerinhalt verändern können. Durch das am Ausgang des ODER-Gatters 102 anliegende 0-Signal ist die Zählrichtung negativ.

Das feste Verhältnis zwischen Ausgangsfrequenz F_A und Eingangsfrequenz /5 kann durch Verändern des Speicherinhalts der Speicherstufe 19 verändert werden.

Ist statt des Drei-Punkt-Regelverhaltens der Schaltungsanordnung ein Zwei-Punkt-Regelverhalten erwünscht, so braucht lediglich der der Zahl 1 zugeordnete Ausgang des zweiten Zählers 16 ebenfalls mit einem Eingang des ODER-Gatters 103 verbunden zu werden.

Die in F i g. 4 dargestellte Schaltungsanordnung stellt ein Ausführungsbeispiel für die Rasterstufe 10 dar. Es sind drei Flipflops 200, 201, 202 vorgesehen, deren Takteingänge mit der die Grundtaktfrequenz fo führenden Klemme 13 verbunden sind. An dem Vorbereitungseingang D des ersten Flipflops 200 liegt über die Klemme 11 die Eingangsfrequenz fe an. Der Ausgang Q, des ersten Flipflops 200 ist sowohl mit dem Vorbereitungseingang D des zweiten Flipflops 201 als auch mit einem Eingang eines UND-Gatters 203 verbunden. Der Ausgang Qi des zweiten Flipflops 201 ist sowohl mit dem Vorbereitungseingang D des dritten Flipflops 202 als auch mit einem Eingang eines zweiten UND-Gatters 204 verbunden. Der antivalente Ausgang O2 ist mit einem weiteren Eingang des ersten UND-Gatters 203 verbunden. Der Ausgang Q₂ des dritten Flipflops 202 ist mit einem weiteren Eingang des zweiten UND-Gatters 204 verbunden. Weiterhin ist die Klemme 13 an je einen dritten Eingang der beiden UN D-Gatter 203,204 angeschlossen.

Die Wirkungsweise des in Fig. 4 dargestellten Ausführungsbeispiels einer Rasterstufe 10 wird im folgenden anhand der Diagramme nach F i g. 5 erläutert. Tritt ein Eingangssignal feauf, so tritt vorzugsweise mit der Anstiegsflanke des darauffolgenden Grundtaktsignals /Ό am Ausgang Qi des ersten Flipflops 200 ein 1-Signal auf, das so lange besteht, bis zu Beginn eines neuen Grundtaktsignals /Ό kein Eingangssignal /Έ mehr anliegt. Dieses am Ausgang Qi des ersten Flipflops 200 anliegende 1-Signal wird mit dem nächsten Grundtaktimpuls /0 an den Ausgang Qi des zweiten Flipflops 201 und wieder mit dem nächsten Taktimpuls an den Ausgang Qi des dritten Flipflops 202 übertragen. Mit der Übertragung des 1-Signals vom Vorbereitungseingang auf den Ausgang Qi wechselt der antivalente Ausgang Q₂ jeweils vom 1 -Signal zum 0-Signal. Dadurch entstehen an den Ausgängen der beiden UND-Gatter 203, 204 !-Signale U\o bzw. LV, die in ihrem zeitlichen Ablauf zwei aufeinanderfolgenden Grundtaktimpulsen fo entsprechen.

In dem in Fig. 2 dargestellten zweiten Ausführungsbeispiel wurde die Anstiegsflanke des Rastersignals U_]0 dazu verwendet, den Zählerinhalt des zweiten Zählers 16 auf den dritten Zähler 101 zu übertragen. Die Rückflanke des Rasterimpulses wurde dazu verwendet, den Speicherinhalt der Speicherstufe 19 auf den zweiten Zähler 16 zu übertragen. Statt der Verwendung der Anstiegsflanke und der Rückflanke für diese beiden Vorgänge können auch jeweils die beiden Anstiegsflanken bzw. die beiden Rückflanken, zweier aufeinanderfolgender Rastersignale verwendet werden, wie sie im Ausführungsbeispiel nach F i g. 4 auftreten.

Hierzu 4 Blatt Zeichnungen

Claims (19)

Patentansprüche:

1. Phasenregelkreis, insbesondere zur Frequenzvervielfachung einer Eingangsfrequenz, mit einem gesteuerten Frequenzgenerator, mit einer Frequenzuntersetzerstufe und mit einer Phasenvergleichsstufe, dadurch gekennzeichnet, daß als Frequenzgenerator eine von einem Vorwärts-Rückwärtszähler (15) gesteuerte digitale Multiplizierstufe (17) vorgesehen ist, daß durch die Ausgangsfrequenz {f_A) der Multiplizierstufe (17) der Speicherinhalt eines als Freauenzuntersetzerstufe eingesetzten zweiten Zählers (16) zählbar ist und daß duich die Phasenvergleichsstufe (NAND-Gatter 14, Dekodierstufe 20; NAND-Gatuer 14, Dekodierstufe 100) der gespeicherte Zahlenwert des Vorwärts-Rückwärtszählers (15) in Abhängigkeit vom Zählerinhalt des zweiten Zählers (16) zu Beginn eines neuen Eingangssignals (Eingangsfrequenz ίε) veränderbar ist.

2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß eine Rasterstufe (10) zur Rasterung der Eingangsfrequenz (/Έ) vorgesehen ist.

3. Phasenregelkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Speicherstufe (19) mit festem Speicherinhalt vorgesehen ist und daß dieser Speicherinhalt durch einen von der Eingangsfrequenz (ίε) abhängigen Trigger-Impuls (Rastersignal iVio) in den zweiten Zähler (16) übertragbar ist.

4. Phasenregelkreis nach Anspruch 3, dadurch gekennzeichnet, daß als Trigger-Impulse gerasterte Eingangsimpulse verwendbar sind.

5. Phasenregelkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Dekodierstufe (20,100) mit nachgeschalteter Torstufe (NAND-Gatter 14) als Phasenvergleichsstufe vorgesehen ist, daß der Ausgang der Torstufe (NAND-Gatter 14) mit. einem Eingang des Vorwärts-Rückwärtszählers (15) verbunden ist und daß über die Torstufe (NAND-Gatter 14) nur dann wenigstens ein Zählsignal (U\a) zur Veränderung des Zählerstands des Vorwärts-Rückwärtszählers (15) diesem zuführbar ist, wenn der Zählvorgang zur Ermittlung des Zählerstands des zweiten Zählers (16) zu Beginn eines neuen Eingangssignals (Eingangsfrequenz /y entweder noch nicht abgeschlossen ist oder bereits abgeschlossen war.

6. Phasenregelkreis nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Zähler (16) ein Rückwärtszähler ist.

7. Phasenregelkreis nach Anspruch 5, dadurch gekennzeichnet, daß der Ausgang der Rasterstufe (10) an einen Eingang der Torstufe (NAND-Gatter 14) angeschlossen ist.

8. Phasenregelkreis nach Anspruch (>, dadurch gekennzeichnet, daß die Ausgänge des zweiten Zählers (16) mit logischen Gattern in der Dekodierstufe (20) derart verknüpft sind, daß die Torschaltung (NAND-Gatter 14) beim Auftreten von Rastersignal (U\o) sperrbar ist, wenn zu Beginn eines neuen Eingangssignals (Eingangsfrequeinz fe) der Zähivorgang irr. zweiten Zähler (16) dadurch gerade abgeschlossen ist, daß der Zählerstand auf eine bestimmte Zahl heruntergezä.hlt worden ist.

9. Phasenregelkreis nach Anspruch 8, dadurch gekennzeichnet, daß diese bestimmte Zahl den Wert 1 hat.

10. Phasenregelkreis nach Anspruch 8, dadurch gekennzeichnet, daß diese bestimmte Zahl den Wert Ohat.

11. Phasenregelkreis nach Anspruch 5, dadurch gekennzeichnet, daß in der Dekodierstufe (100) ein dritter Zähler (101), insbesondere ein Rückwärtszähler, vorgesehen ist, auf den zu Beginn eines neuen Eingangssignals (Eingangsfrequenz /yder Speicherinhalt des zweiten Zählers (16) übertragbar ist.

12. Phasenregelkreis nach Anspruch 11, dadurch gekennzeichnet, daß an den Zähleingang des dritten Zählers (101) der Ausgang der Multiplizierstufe (17) angeschlossen ist.

13. Phasenregelkreis nach Anspruch 12, dadurch gekennzeichnet, daß in der Dekodierstufe (100) logische Gatter vorgesehen sind, durch die die Torstufe (NAND-Gatter 14) so steuerbar ist, daß sie für Zählsignale durchlässig wird, wenn zu Beginn eines neuen Eingangssignals (Eingangsfrequenz f_E) ein bestimmter Zählerstand im dritten Zähler (ICH) besteht.

14. Phasenregelkreis nach Anspruch 13, dadurch gekennzeichnet, daß der bestimmte Zählerstand größer als 0 ist.

15. Phasenregelkreis nach Anspruch 14, dadurch gekennzeichnet, daß der bestimmte Zählerstand größer als 1 ist.

16. Phasenregelkreis nach Anspruch 13, dadurch gekennzeichnet, daß die Öffnungszeit der Torstufe (NAND-Gatter 14) gleich der Zähldauer im dritten Zäher (101) ist

17. Phasenregelkreis nach Anspruch 11, dadurch gekennzeichnet, daß in der Dekodierstufe (11)0) logische Gatter vorgesehen sind, durch die die Torstufe (NAND-Gatter 14) so steuerbar ist, daß sie für Zählsignale durchlässig wird, wenn der zweite Zähler (16) seinen Zählvorgang abgeschlossen hat, bevor ein neues Eingangssignal (Eingangsfrequenz /y auftritt.

18. Phasenregelkreis nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, daß der Ausgang der Multiplizierstufe (17) an einen Eingang der Torstufe (NAND-Gatter 14) angeschlossen ist.

19. Phasenregeikreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der Dekodierstufe (20, 100) ein logisches Gauer vorgesehen ist, dessen Ausgang mit dem Zählrichtungseingang des Vorwärts-Rückwärtszählers (15) verbunden ist und durch das in Abhängigkeit vom Zählerstand des zugeordneten Zählers (16, 101) die Zählrichtung für ankommende Zählsignale im Vorwärts-Rückwärtszähler (15) steuerbar ist.