DE2346946A1

DE2346946A1 - Integrationsschaltung, insbesondere fuer ein datenwiedergewinnungssystem

Info

Publication number: DE2346946A1
Application number: DE19732346946
Authority: DE
Inventors: William H Jones
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1972-09-22
Filing date: 1973-09-18
Publication date: 1974-04-04
Also published as: CA990369A; FR2200686A1; IT993128B; FR2200686B3; JPS4971915A; US3789207A

Description

Dipl.-Ing. Heinz Burden! 3

Patenfartv r„!t

8 Mönchen 22, i'X',as\r. i 5, TcL 25 25 53
PesfoBsciirilt München 26, i-csUactt 4

?346946

Minchen, den 13. SEP. 1973

Mein Zeichen: P I76I

Anmelder: Honeywell Information Systems Ine» 200 Smith Street
Waltham/Mass.., V. St. A.

Integrationsschaltung, insbesondere für ein Datenwiedergewinnungs systern

Die vorliegende Erfindung liegt auf dem Gebiet der elektronischen Datenspeicherung; sie bezieht sich insbesondere auf ein Datenwiedergewinnungssystem mit verbesserten integrierenden Schaltungen zur Integration von Lesesignalen.

Eine binäre Information kann in einem normalen Datenverarbeitungssystem dadurch gespeichert werden, daß ausgewählte diskrete Bereiche bzw. Flecken auf der Oberfläche von magnetischen Speichermedien, wie Platten, Bändern und Trommeln, polarisiert werden. Eine Änderung in der Polarisation oder das Fehlen einer derartigen Änderung innerhalb eines bestimmten Oberflächenbereichs kann als ein Bit angesehen werden. Die gespeicherte Information kann nach Wunsch wieder bereitgestellt werden, indem das betreffende Aufzeichnungsmedium an einem elektromagnetischen Wandler vorbeigeleitet wird. Der

4098U/1117

Wandler spricht auf die polarisierten Flecken auf der Trägeroberfläche unter Erzeugung von Spannungsimpulsen an, die als Lesesignalwelle bzw. -folge bezeichnet werden.

Mangel in dem Aufzeichnungsmedium, in dem Muster, in welchem eine binäre Information auf dem Aufzeichnungsmedium gespeichert ist, in dem Wandleraufbau sowie in dem Aufbau und der Lage bzw. Anordnung von elektronischen Schaltungen, die zum Schreiben und Lesen der binären Information verwendet werden, stellen insgesamt Störsignalquellen dar, deren Störsignale gemeinsam als Störung oder Geräusch bzw. Rauschen bezeichnet werden. Stör- bzw. Rauschsignale können die durch den Wandler erzeugten Lesesignalwellen verzerren.

Die Verzerrung kann zu Schwierigkeiten in Datenwiedergewinnungssystemen führen, die zur Abtastung der Signalwelle bzw. -folge ein Spitzendetektorprinzip benutzen. Unter einem Spitzendetektorprinzip versteht man ein Detektorprinzip, bei dem die Signalwelle bei ihrer Signalspitze abgetastet wird, wobei angenommen ist, daß die Signalspitze innerhalb eines festliegenden Abtastfensters auftritt. Bei einer Datenaufzeichnung hoher Dichte können Defekte infolge sehr dichter Aufzeichnung von Impulsen, als Spitzenverschiebung und Amplitudenverschlechterung bekannt, dazu führen, daß die Spitze der Signalwelle aus dem Abtastfenster herausgeschoben wird oder daß die Amplitude der Signalwelle auf unzureichende Pegel absinken kann.

Um die mit Spitzendetektor-Datenwiedergewinnungssystemen verknüpften Prob_leme zu überwinden, ist bereits ein anderer Typ von Datenwiedergewinnungssystem entw:L_ckelt worden, und zwar für den Einsatz bei der Wiedergewinnung einer Information,

4098U/ 1 1 17

die gemäß dem weit verbreiteten Doppelfrequenz-Aufzeichnungscode codiert und gespeichert wird. Eine detaillierte Beschreibung dieses Datenwiedergewinnungssystems findet sich an anderer Stelle (US-Patentanmeldung vom 2.7.70, Serial No. 51 899). Die an der erwähnten anderen Stelle angegebene Schaltungsanordnung enthält Schaltungen zur Integration von Lesesignalwellen über aufeinanderfolgende Hälften von Datenzellen. Die Ergebnisse der Integration werden unter Bildung von Summensignalen ausgegeben, welche das Integral über eine halbe Zellenperiode darstellen. Die Polarität eines Summensignals für eine Datenzelle wird mit der Polarität des zweiten Summensignals für dieselbe Zelle verglichen, um zu bestimmen, ob eine binäre Eins oder eine binäre Null innerhalb der Zelle aufgezeichnet worden war. Da die Integrationsperioden (eine halbe Datenzelle) relativ lang sind, werden Störsignale durch die tatsächlich vorhandene Lesesignaleinhüllende übersteuert. Darüber hinaus werden die integrierten Signale durch infolge sehr dichter Impulsaufzeichnung hervorgerufene Effekte nicht besonders beeinflußt.

Die in dem erwähnten Datenwiedergewinnungssystem verwendeten Integrationsschaltungen enthalten gesonderte RC-Ladeschaltungen zur Akkumulation von Ladungen über verschiedene Hälften einer Datenzelle. Die RC-Lade schaltungen sind an einem gemeinsamen Anschluß mit der Lesesignalquelle verbunden. Jeder der vorgesehenen Kondensatoren ist zu einer Entladeschaltung parallelgeschaltet, wie zu einem Feldeffekttransistor, dessen Gateelektrode durch Verknüpfungssignale angesteuert wird, um den Kondensator am Ende der Integrationsperiode zu entladen.

Ein Feldeffekttransitor oder irgendein anderer elektronischer Schalter stellt eine unvollkommene Einrichtung dar, der ein gewisser Reihenwiderstand und eine gewisse Kapazität eigen ist.

40981 U/ 1 1 17

Da die bekannten Integrationsschaltungen an der Lesesignalquelle sowohl während der Integrationszeitspannen als auch während der Entladezeitspannen angeschlossen bleiben, führt der durch den Eigenreihenwiderstand des Feldeffekttransistors am Ende der Entladeperiode fließende Eingangsstrom zu einem Anstieg auf eine Fehferspannung. Die Größe dieser Fehler spannung ist eine Funktion des Feldeffekttransistor-Reihenwiderstands, der diskreten Widerstände in der Ladeschaltung und der Größe der LeseSignalspannung.

Während der Integrationsperiode wird darüber hinaus eine zweite Fehlerspannung in die Integrationsschaltung eingeführt, da nämlich,das Verknüpfungssignal, welches den Feldeffekttransistor steuert, kapazitiv dem Ladekondensator über die Eigenkapazität des Feldeffekttransistors zugeleitet wird.

Der Erfindung liegt die Aufgabe zu Grunde, einen Weg zu zeigen, wie unter Vermeidung der vorstehend aufgezeigten Schwierigkeiten eine besonders wirksame Integrationsschaltung geschaffen werden kann, die sich insbesondere für ein Datenwiedergewinnung ssystem eignet.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch eine Integrationsschaltung, die ein Ausgangssignal an zwei Ausgangsanschlüssen zu liefern imstande ist, welche kennzeichnend sind für die Differenz zwischen den Integralen erster und zweiter Eingangssignale. Diese Integrationsschaltung ist erfindungsgemäß dadurch gekennzeichnet,

a) daß eine selektiv erregbare Stromquelle vorgesehen ist,

b) daß ein erster Transistor vorgesehen ist, dessen erster Anschluß an der Stromquelle angeschlossen ist, dessen zweiter Anschluß als Ausgangsanschluß dient und dessen Basis zur Auf-

4098 1 A/ 1 1 17

nähme des ersten Eingangssignals dient,

c) daß ein zweiter Transistor vorgesehen ist, dessen erster Anschluß an dem ersten Anschluß des ersten Transistors angeschlossen ist, dessen zweiter Anschluß als weiterer Ausgangsanschluß dient und dessen Basis zur Aufnahme des zweiten Eingangssignals dient,

d) daß ein BezugsSpannungsanschluß vorgesehen ist,

e) daß zwischen dem zweiten Anschluß des ersten Transistors und dem BezugsSpannungsanschluß ein erster Kondensator angeschlossen ist,

f) daß zwischen dem zweiten Anschluß des zweiten Transistors und dem Bezugsspannungsans_chluß ein zweiter Kondensator angeschlossen ist und

g) daß eine Entladeeinrichtung vorgesehen ist, die selektiv gleichzeitig die zweiten Anschlüsse des ersten Transistors und des zweiten Transistors mit dem Bezugsspannungsanschluß zu verbinden gestattet.

Die verbesserte Integrationsschaltung liefert somit ein Ausgangssignal an zwei Ausgangsanschlüssen, wobei das betreffende Ausgangssignal kennzeichnend ist für die Differenz zwischen den Integralen der ersten und zweiten Eingangssignale, Bei der bevorzugten Ausführungsform enthält die Integrationsschaltung eine selektiv erregbare Stromquelle. Die Schaltung enthält ferner erste und zweite Transistoren, deren jeder mit einem ersten Anschluß an der Stromquelle angeschlossen ist, wobei ein zweiter Anschluß als Ausgangsanschluß dient und wobei eine Basis zur Aufnahme eines der beiden Eingangssignale dient. Zwischen den zweiten Anschlüssen der Transistoren und einem Bezugsspannungsanschluß sind Kondensatoren vorgesehen. Die Kondensatoren sind dabei parallel zu Entladeeinrichtungen geschaltet, die selektiv gleichzeitig die zweiten

A0981 A/1117

Anschlüsse der Transistoren mit dem Bezugs spannungsans chluß verbinden, und zwar zum Zwecke der Entladung der Kondensatoren.

An Hand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert. Fig. 1 zeigt in einem Blockschaltbild ein Datenwiedergewinnungssystem für eine Platteneinheit, unter Veranschaulichung des Bereichs, in weichem die vorliegende Erfindung benutzt wird» Fig. 2 zeigt in einem detaillierteren Schaltplan eine gemäß der Erfindung aufgebaute verbesserte Integrationsschaltung.

Gemäß Fig. 1 besteht eine Anwendung der vorliegenden Erfindung in einem System zur Wiedergewinnung von Daten von einer Magnetplatte bzw. Magnetscheibe 10. Die Magnetplatte 10 dreht sich um eine Welle 12, die von einem geeigneten, hier jedoch nicht dargestellten Motor angetrieben wird. Auf der Oberfläche der Platte 10 ist eine Information in konzentrischen Ringen oder Spuren gespeichert, von denen lediglich eine Spur 14 dargestellt ist. In diesen Spuren ist die Information entweder dadurch gespeichert, daß in diskreten Bereichen oder Flecken in aufeinanderfolgend auftretenden Datenzellen die Polarität verändert oder unverändert gelassen ist. In dem Fall, daß die Information gemäß dem bekannten Doppelfrequenzcode codiert wird, wird eine binäre 1 dadurch aufgezeichnet, daß eine Flußumkehr nominell in der Mitte einer Datenzelle bewirkt wird. In dem Fall, daß eine binäre 0 aufzuzeichnen ist, wird innerhalb der Datenzeile keine Flußumkehrung bewirkt.

Um die unter Verwendung eines Doppelfrequenzcodes gespeicherte Information -wieder zu gewinnen, wird ein Wandler 16 neben der Spur in Stellung gebracht, von der Daten wieder zu gewinnen

0 98 U/1.1 J 7

sind. Eine Relativbewegung zwischen der Magnetplatte 10" und dem Wandler 16 veranlaßt den Wandler, Lesesignale zu erzeugen, welche die aufgezeichneten Daten enthalten. Die Polarität des Lesesignals kehrt sich jeweils dann um, wenn der Wandler eine Flußumkehrung auf der Plattenoberfläche feststellt. Somit unterscheidet sich die Polarität des Lesesignals innerhalb der beiden Hälften einer Zelle, in der eine binäre 1 aufgezeichnet ist; die Polarität ist jedoch dieselbe in den beiden Hälften einer Zelle in dem Fall, daß eine binäre 0 aufgezeichnet ist. -

Die von dem Wandler 16 erzeugten Lesesignale werden einer Vorverstärkerschaltung 18 zugeführt, die die Signale auf einen für nachfolgende Datenwiedergewinnungsoperationen geeigneten Leistungspegel verstärkt. Das Ausgangssignal der Vorverstärkerschaltung 18 kann einer Differentiatorschaltung zugeführt werden. Das Ausgangssignal der Differentiatorschaltung 20 wird dem einen Eingang eines herkömmlichen Vergleicherverstärkers bzw. Komparatorverstärkers 22 zugeführt, der mit einem zweiten Eingang geerdet ist. Eine geeignete Verstärkerschaltung ist in dem Buch "Pulse, Digital and Switching Waveforms" von J. Millman and H. Taub, McGraw-Hill Book Co., 1965, Fig. 7-26 Seite 257 angegeben. Wenn der Pegel des am Ausgang der Differentia^iorschaltung 20 auftretenden differenzierten Lesesignals/einem geringeren Pegelwert liegt als dem Erd-Bezugspotential, so führt der Ausgang des Vergleicherverstärkers 22 ein bei einem niedrigen Pegel liegendes Signal. Wenn im Unterschied dazu das Ausgangssignal der Differcntiatorschaltung 20 den Erd-Bezugspegel überschreitet, führt der Ausgang des Vergleicherverstärkers 22 ein bei einem hohen Pegel liegendes Signal. Das Ausgangssignal des Vergleicherverstärkers wird einer Impulsverarbeitungseinrichtung 24 sowie zwei Inte-

4098U/1 1 17

grationsschaltungen 26 und 28 zugeführt.

Die Impulsverarbeitungseinrichtung 24 nimmt eine Impulsformung der Impulse vor, die von dem Vergleicherverstärker 22 geliefert werden, bevor diese Impulse einem Phasendetektor 30 zugeführt werden. Das Ausgangssignal des Phasendetektors 30 wird einem spannungsgesteuerten Oszillator 32 zugeführt, der bei einer AusfUhrungsform der Erfindung ein Ausgangssignal mit einer Frequenz erzeugt, die das Zweifache der· Wiederholungsfrequenz der Datenzellen in bzw. auf der Plattenspur ist. Die von dem spannungsgesteuerten Oszillator 32 erzeugten Ausgangssignale werden über eine Rückkopplungsschleife 34 dem Phasendetektor 30 zugeführt. Der Phasendetektor 30 vergleicht die Phase des von der Impulsverarbeitungseinrichtung 24 gelieferten Signals mit dem Rückkopplungssignal, um an den spannungsgesteuerten Oszillator 32 eine Fehlerspannung abzugeben, die kennzeichnend ist für die Phasendifferenz zwischen diesen beiden Signalen. Die Ausgangsspannung veranlaßt den spannungsgesteuerten Oszillator 32 seine Ausgangsfrequenzen zu ändern, und zwar in engem Synchronismus mit der Grundfrequenz der von der Plattenspur 14 erhaltenen Lesesignale. Es dürfte einzusehen sein, daß mit Rücksicht auf die in spannungsgesteuerten Oszillatorschleifen enthaltenen Phasenbeziehungen der Oszillator 32 eine eingebaute Verzögerungszeit besitzen kann, um das Ausgangssignal um 90° in der Phase zu verzögern.

Die von dem spannungsgesteuerten Oszillator 32 gelieferten Ausgangssignale werden außerdem einem Triggereingangsanschluß T einer Flipflopschaltung 36 zugeführt. Die Flipflopschaltung 36 ist eine herkömmliche Schaltung mit einem Setzeingangsanschluß S, einem Triggereingangsanschluß T,

409814/111?

— Q _

einem Rückstelleingangsanschluß R, einem Normal-Ausgangsanschluß "1" und einem Invers-Ausgangsanschluß "O".-Bei einem Flipflop dieses Typs bewirkt ein dem. Setzeingangsanschluß zugeführtes Signal mit hohem Pegel bzw. Freigabesignal gleichzeitig mit der Zuführung eines Freigabesignals an dem Triggeranschluß, daß das getriggerte Flipflop seinen Setzzustand einnimmt. In seinem Setzzustand liefert der Normal-Ausgangsanschluß des betreffenden Flipflops ein Freigabesignal bzw. ein Signal mit hohem Pegel, während der Invers-Ausgangsanschluß ein Sperrsignal bzw. ein Signal mit niedrigem Pegel liefert. Wird ein-Freigabesignal dem Rückstelleingang gleichzeitig mit der Zuführung eines Freigabesignals zu dem Triggeranschluß zugeführt, so wird das Flipflop in seinen Rückstellzustand gesteuert, in welchem der Normal-Ausgangsanschluß ein Sperrsignal liefert, während der Invers-Ausgangsanschluß ein Freigabesignal liefert.

Das am Normal-Ausgangsanschluß des Flipflops 36 auftretende Signal wird zu dem Rückstell-Eingangsanschluß zurückgekoppelt. Das am Invers-Ausgangsanschluß auftretende Signal wird zu dem Setz-Eingangsanschluß zurückgekoppelt. Die Wirkung dieser Rückkopplungsverbindung besteht darin, daß das Flipflop 36 veranlaßt wird, jeweils dann zwischen seinem Setzzustand und seinem Rückstellzustand umzuschalten, wenn dem Triggereingangsanschluß ein Triggerimpuls zugeführt wird. Somit ändert das Flipflop 36 seinen Zustand mit jedem von dem spannungsgesteuerten Oszillator 32 erzeugten Impuls oder zweimal je Datenzelle in der Plattenspur 14. Die Zustandsänderungen treten am Beginn der ersten und zweiten Hälfte jeder Datenzelle auf.

098 U/ 1ΛΛ-1-.

Das an dem Normal-Ausgangsanschluß der Flipflopschaltung 36 auftretende Signal wird außerdem der Integrationsschaltung sowie einem Feldeffekttransistor-Schalter 38 zugeführt, der der Integrationsschaltung 26 zugeordnet ist. Der Invers-Ausgangsanschluß des Flipflops 36 ist mit dem Integrator 26 sowie mit einem Feldeffekttransistor-Schalter 40 verbunden, der der Integrationsschaltung 28 zugeordnet ist.

Befindet sich die Flipflopschaltung 36 in ihrem Setzzustand, so arbeitet die Integrationsschaltung 28 in der Weise, daß sie die am Ausgang des Vergleicherverstärkers 22 auftretenden Lesesignalwellen integriert. Während derselben Zeit ist der Feldeffekttransistor-Schalter 38 freigegeben, um den Ladekondensator zu entladen, der in der Integrationsschaltung 26 enthalten ist. Wenn die Flipflopschaltung 36 in ihren Rückstellzustand gesteuert ist, beginnt die Integrationsschaltung die Lesesignalwelle zu integrieren, während der Feldeffekttransistor-Schalter 40 in der Weise arbeitet, daß er die Kondensatoren in der Integrationsschaltung 28 entlädt.

Die Integrationsschaltungen 26 und 28 integrieren die Lesesignalwellen über aufeinanderfolgende Hälften einer Datenzelle. Diese Integralsignale werden nahe des Endes der Integrationsperiode an Leselogikschaltungen 32 gewissermaßen, "abgegeben", in welchen die Polarität der Signale verglichen wird. Ist die Polarität dieselbe, so war eine binäre Null aufgezeichnet. Ist die Polarität jedoch unterschiedlich, so war eine binäre Eins aufgezeichnet. Einzelheiten der Leselogikschaltungen 42 sind hier weggelassen worden, da sie an der eingangs erwähnten anderen Stelle (US-Patentanmeldung, Serial No. 51 899) angegeben sind.

o 9 8 u /1 η 1

In Fig. 2 ist die Flipflopschaltung 36 in Blockform dargestellt, während die Integrationsschaltung 26, die Integrationsschaltung 28, der Feldeffekttransistor-Schalter 38 und der Feldeffekttransistor-Schalter 40 im einzelnen dargestellt sind. Mit Ausnahme der Anschlüsse an das Flipflop bzw. die Flipflopschaltung 36 sind die beiden Integrationsschaltungen und die beiden Feldeffekttransistor-Schalter gleich.

Die Integrationsschaltung 26 enthält einen Differenzverstärker, der selektiv von einer einzelnen Stromquelle 45 gesteuert wird, die eine eine negative Spannung abgebende Spannungsquelle 44 enthält, welche mit dem Emitteranschluß eines Transistors 46 vom'npn-Leitfähigkeitstyp verbunden ist. Der Basisanschluß des Transistors 46 ist an dem Invers-Ausgangsanschluß der Flipflopschaltung 36 angeschlossen, und der Kollektoranschluß ist an einem Verbindungspunkt 48 angescüLossen. Der Differenzverstärker enthält ferner einen ersten Transistor 50 vom npn-Leitfähigkeitstyp und einen zweiten Transistor 52 vom npn-Leitfähigkeitstyp. Jeder dieser Transistoren ist mit seinem Basisanschluß an einem anderen Ausgangsanschluß ^des Vergleicherverstärkers 22 angeschlossen. Die Transistoren 50 und 52 sollten nahezu dieselben Arbeitskenngrößen besitzen. Die ersten Anschlüsse oder Emitteranschlüsse der Transistoren und 52 sind mit dem Verbindungspunkt 48 verbunden, während die zweiten Anschlüsse bzw. Kollektoranschlüsse dieser Transistoren mit den einen Belegungen zweier Ladekondensatoren 54 und 56 gleicher Größe verbunden sind. Die anderen Belegungen der betreffenden Kondensatore.n 54 und 56 sind mit einer eine Bezugsspannung führenden Spannungsklemme verbunden, bei der es sich gemäß Fig. 2 um einen Erdpotentialanschluß handelt.

A 0 9 8 U / 1 1 1

Die Sntladeeinrichtung oder der FET-Schalter 38 besteht aus zwei zusammenpassenden Feldeffekttransistoren 60 und 62, die die zweiten Anschlüsse der Transistoren 50 und 52 mit dein Erdpotentialanschluß 58 verbinden. Bei der dargestellten besonderen Ausführungsform ist der Senkeanschluß des Feldeffekttransistors 60 und des Feldeffekttransistors 62 mit dem Kollektoranschluß des Transistors 50 bzw. des Transistors verbunden; die Quelle des jeweiligen Feldeffekttransistors ist mit dem Erdpotentialanschluß 58 verbunden. Die Gate-Anschlüsse sind gemeinsam an dem Normal-Ausgangsanschluß des Flipflops angeschlossen.

Wie früher bereits erwähnt, stimmt die Integrationsschaltung 28 mit der Integrationsschaltung 26 überein, wobei jedoch eine Ausnahme die Verbindungen mit der Flipflopschaltung 36 darstellen. Demgemäß enthält die Integrationsschaltung 28 eine Stromquelle 64, bestehend aus einer eine negative Spannung liefernden Spannungsquelle 66, an der der Emitteranschluß eines Transistors 68 vom npn-Leitfähigkeitstyp angeschlossen ist. Der Basisanschluß des Transistors 68 ist an dem Normal-Ausgangsanschluß der Flipflopschaltung 36 angeschlossen. Der Emitteranschluß des Transistors 68 ist an einem gemeinsamen Verbindungspunkt der Emitter zweier Transistoren und 72 vom npn-Leitfähigkeitstyp angeschlossen. Die Basisanschlüsse dieser Transistoren 70 und 72 sind an dem Ausgang des Vergleicherverstärkers 22 in derselben Weise angeschlossen wie die Basisanschlüsse der entsprechenden Transistoren in der Integrationsschaltung 26. Die Kollektoranschlüsse der Transistoren 70 und 72 sind mit den entsprechenden Belegungen zweier Ladekondensatoren 74 bzw. 76 verbunden. Die gegenüberliegenden Belegungen der Kondensatoren 74 und 76 sind an einem gemeinsamen BezugsSpannungspunkt bzw. Erdpotentialanschluß 78 angeschlossen.

A098U/1 1 17

Die Entladeeinrichtung oder der FET-Schalter 40 besteht aus zwei Feldeffekttransistoren 80, 82, deren jeder zwischen dem Kollektoranschluß eines der Transistoren 70, 72 und dem Erdpotentialanschluß 78 liegt. Die Gateanschlüsse der Feldeffekttransistoren 80 und 82 sind an denilnvers-Ausgangsanschluß der Flipflopschaltung 36 angeschlossen.

Die Kollektoranschlüsse der Transistoren 50 und 52 in der Integrationsschaltung 26 dienen als Ausgangsanschlüsse für die der Leselogikschaltung 42 zuzuführenden Signale. In ähnlicher Weise dienen die Kollektoranschlüsse der Transistoren 70 und 72 in der Integrationsschaltung 28 als Ausgangsanschlüsse, über die Integralsignale der Leselogikschaltung zugeführt werden können.

Die oben beschriebenen Integrations'schaltungen und FET-Schalter arbeiten in folgender Weise, um ein Signal abzugeben, welches kennzeichnend ist für die Differenz zwischen den Integralen der Signale, die an den beiden Ausgängen des Vergleicherverstärkers 22 während der jeweiligen Hälfte einer Datenzelle auftreten. Befindet sich das Flipflop 36 in seinem Setzzustand, so bewirkt das an seinem Normal-Ausgang auftretende Freigabesignal, daß die Feldeffekttransistoren 60 und 62 in dem Schalter 38 in einen leitenden Zustand getriggert werden, wodurch Entladewege für die Kondensatoren und 56 in der Integrationsschaltung 26 geschaffen werden. Gleichzeitig bewirkt das am Invers-Ausgangsanschluß der gesetzten Flipflopschaltung 36 auftretende Sperrsignal, daß der Transistor 46 der Stromquelle 45 in den nichtleitenden Zustand vorgespannt wird, wodurch effektiv eine Öffnung des Stromkreises der Stromquelle bewirkt wird. Während die Flipflopschaltung 36 gesetzt ist, werden somit die Kondensatoren und 56 entladen; sie werden keinem Ladestrom ausgesetzt. Im

4098U/1 1 17

23Λ6946

Hinblick auf die Integrationsschaltung 28 sei bemerkt, daß das Freigabe signal an dein Normal-Ausgangsanschluß des gesetzten Flipflops 36 dazu führt, daß der Transistor 38 in der Stromquelle 64 in den leitenden Zustand vorgespannt wird, wodurch ein Steuerstrom für die Integrationsschaltung 28 geliefert wird. Gleichzeitig ermöglicht das am Invers-Ausgangsanschluß der Flipflopschaltung 36 auftretende Sperrsignal bzw. Abschaltsignal in dem Fall, daß es den Gateanschlüssen der Feldeffekttransistoren 80 und 82 zugeführt wird, daß diese Transistoren in den nichtleitenden Zustand gelangen. Wird die Lesesignalwelle von dem Vergleicherverstärker 22 an die Basisanschlüsse der Transistoren 70 und 72 abgegeben, so laden sich die Kondensatoren 74 und 76 auf Pegel auf, die proportional sind dem Integral der an dem zugehörigen Eingangsanschluß auftretenden Lesesignalspannung. Die Kondensatoren 74 und 76 setzen die Akkumulation der Ladung solange fort, wie das Flipflop 36 in seinem Setzzustand verbleibt, bzw. während einer Periode einer halben Datenzelle, da das Flipflop 36 seine Zustände nur zu Beginn und in der Mitte der Datenzellen ändert. Die auf den Kondensatoren 74 und 76 integrierten Spannungen werden nahe des Endes der halben Zellenperiode abgetastet oder in die Leselogikschaltungen gewissermaßen "abgegeben".

Wird das Flipflop 36 durch den nächsten Triggerimpuls von dem spannungsgesteuerten Oszillator 32 in seinen Rückstellzustand gesteuert, so bewirkt das Sperrsignal bzw. Abschaltsignal, welches an dem Normal-Ausgangsanschluß des betreffenden Flipflops auftritt, daß der Transistor 38 der Integrationsschaltung 28 in den nichtleitenden Zustand vorgespannt wird, wodurch der Steuerstrom für die Integrationsschaltung 28 abgeschaltet wird. Gleichzeitig triggert das am Invers-Ausgangs-

Λ 0 9 8 1 A/1117

23469Λ6

anschluß des Flipflops 36 auftretende Freigabesignal die Feldeffekttransistoren 80 und 82 in den leitenden Zustand, wodurch Entladewege für die Ladekondensatoren 74 und 76 geschaffen werden.

Gleichzeitig wird die Stromquelle 45 durch das am Invers-Ausgangsanschluß der Flipflopschaltung 36 auftretende Freigabesignal erregt bzw. angeschaltet, um den Steuerstrom für die Integrationsschaltung 26 zu liefern. Die Feldeffekttransistoren 6o und 62 sind während dieser Zeitspanne durch das Sperrsignal, das ihren Gateanschlüssen von dem Hormal-Ausgangsanschluß der Flipflopschaltung 36 zugeführt wird, gesperrt. Somit integrieren die Kondensatoren 54 und 56 die durch den Vergleicherverstärker 22 erzeugten Lesesignalwellen solange, wie das Flipflop 36 in seinem Rückstellzustand verbleibt. Die auf diesen Kondensatoren befindlichen integrierten Spannungen werden durch die Leselogikschaltung 42 nahe des Endes der Ladeperiode abgetastet.

Die Integrationsschaltungen 26 und 28 sind jeweils so ausgelegt, daß sie die den bisherigen Integrationsschaltungen gemeinsamen Fehlerspannungen eliminieren oder zumindest minimi-' sieren. Da jede Integrationsschaltung durch eine selektiv erregbare bzw. anschaltbare Stromquelle gesteuert wird, die während der Kondensatorentladezeit abgeschaltet ist, sind bei bekannten Integratoren vorhandene Spannungsfehler, die sich aus der Widerstandskopplung der ständig angelegten Lesesignalspannung ergeben, weitgehend eliminiert. Spannungsfehler auf Grund der kapazitiven Kopplung der den Felcleffekttransistoren zugeführten Verknüpfungsspannungen sind ebenfalls herabgesetzt. Jeder Feldeffekttransistor besitzt etwa dieselbe Streukapazität, wodurch dieselbe Spannung dem jeweiligen Ausgangs- ■

40981 kl 1 117

anschluß der Integrationsschaltung zugeführt wird. Da bei einer bevorzugten Ausführungsform der Erfindung die Ausgangsanschlüsse der Integrationsschaltungen an Eingangsanschlüsse von Spannungsvergleicherverstärkern angeschlossen sind, die ausgezeichnete Gleichtaktunterdrückungseigenschaften besitzen, ist der auf Grund einer kapazitiven Spannungsdurchführung hervorgerufene Fehler auf Null oder auf einen nahe bei Null liegenden -Wert reduziert.

40981 4/1117

Claims

Patentansprüche

Integrationsschaltung zur Lieferung eines Ausgangssignals an zwei Ausgangsanschlüssen, welches kennzeichnend ist für die Differenz zwischen den Integralen eines ersten Eingangssignals und eines zweiten Eingangssignals, dadurch gekennzeichnet,

a) daß eine selektiv anschaltbare Stromquelle (45;64) vorgesehen ist,

b) daß ein erster Transistor (50; 70) vorgesehen ist, der mit einem ersten Anschluß an der Stromquelle (45; 64) angeschlossen ist, der mit einem zweiten Anschluß zu einem Ausgangsanschluß hinführt und dessen Basis zur Aufnahme des ersten Eingangssignals dient,

c) daß ein zweiter Transistor (52; 72) vorgesehen ist, der mit einem ersten Anschluß an dem ersten Anschluß des ersten Transistors (50; 70) angeschlossen ist, der mit einem zweiten Anschluß zu einem weiteren Ausgangsanschluß hinführt, und dessen Basis zur Aufnahme des zweiten Eingangssignals dient,

d) daß ein BezugsSpannungsanschluß (58; 78) vorgesehen ist,

e) daß ein erster Kondensator (54; 74) zwischen dem zweiten Anschluß des ersten Transistors (50; 70) und dem Bezugsspannungsanschluß (58; 78) liegt,

f) daß ein zweiter Kondensator (56; 76) zwischen dem zweiten Anschluß des zweiten Transistors (52; 72) und dem Bezugsspannungsanschluß (58; 78) liegt, und

g) daß Entladeeinrichtungen (60, 62; 80, 82) vorgesehen sind, die selektiv gleichzeitig die zweiten Anschlüsse des ersten Transistors (50, 70) und des zweiten Transistors (52; 72) mit dem Bezugs^annungsanschluß (58;78) verbinden.

409814/1117

7346946

2. Integratiönsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die lüntladeeinrichtungen (38, 40) zwei Feldeffekttransistoren enthalten, von denen der eine Feldeffekttransistor (60; 80) mit einem Anschluß an dem zweiten Anschluß des ersten Transistors (50; 70) und mit einem weiteren Anschluß an dem Bezugsspannungsanschluß (58; 78) angeschlossen ist und von denen der andere Feldeffekttransistor (62; 82) mit einem Anschluß an dem zweiten Anschluß des zweiten Transistors (52; 72) und mit einem weiteren Anschluß an dem BezugsSpannungsanschluß (58; 78) angeschlossen ist, und daß die Gateanschlüsse beider Feldeffekttransistoren (60, 62; 80, 82) miteinander verbunden sind.

3. Integrationsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß eine Verknüpfungseinrichtung (36) vorgesehen ist, die gleichzeitig mit der Anschaltung der Stromquelle (45; 64) die Feldeffekttransistoren in den nichtleitenden Zustand zwecks Einleitung einer Integrationsperiode vorspannt und die zu einem anderen Zeitpunkt gleichzeitig mit der Abschaltung der Stromquelle (45; 64) die Feldeffekttransistoren (60, 62; 80, 82) in den leitenden Zustand zwecks Beendigung einer Integrationsperiode vorspannt .

4. Integrationsschaltung nach einem der Ansprüche 1 bis 3 für die Verwendung in einem Datenwiedergewinnungssystem, welches ein Ausgangssignal zu liefern imstande ist, das kennzeichnend ist für eine in aufeinanderfolgenden Zellen eines magnetischen Aufzeichnungsträgers gespeicherte binäre Information, wobei die auf zwei Eingangsleitungen auftretenden umgewandelten elektrischen Signale über

40981 4/ 1 1 17

!interschiedliche Hälften der Zellen zwecks Ableitung unterschiedlicher Integralsignale integriert werden, und wobei die Polarität aufeinanderfolgender Paare der Integralsignale verglichen wird, dadurch gekennzeichnet,

a) daß eine erste Differential-Integrationseinrichtung (26) vorgesehen ist, die ein erstes Signal zu liefern imstande ist, welches kennzeichnend ist für die Differenz zwischen den Integralen der auf den beiden Leitungen auftretenden Signale lediglich über die erste Hälfte der jeweiligen Zelle, und

b) daß eine zweite Differential-Integrationseinrichtung (28) vorgesehen ist, die ein zweites Signal zu liefern imstande ist, welches kennzeichnend ist für die Differenz zwischen den Integralen der auf den beiden Leitungen auftretenden Signale über lediglich die zweite Hälfte der jeweiligen Zelle.

Integrationsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Differential-Integrationsschaltungen (26,28) jeweils enthalten:

a) eine selektiv anschaltbare Stromquelle (45, 64),

b) einen ersten Transistor, der mit einem ersten Anschluß an der Stromquelle (45, 64) angeschlossen ist, dessen zweiter Anschluß als ein Differential-Integrationsschaltungsausgangsanschluß dient und dessen Basis mit einer Leitung der beiden Eingangsleitungen verbunden ist,

c) einen zweiten Transistor (52, 72)_%der mit einem ersten Anschluß an der Stromquelle (45, 64) angeschlossen ist, dessen zweiter Anschluß als zweiter Differential-Integrationsschaltungsausgangsanschluß dient und dessen Basisanschluß mit der anderen Leitung der beiden Eingangsleitungen verbunden ist,

4098 U/ 1 1 17

7346946

d) einen BezugsSpannungsanschluß (58, 78),

e) einen ersten Kondensator (54, 74),der zwischen dem zweiten Anschluß des ersten Transistors (50, 70) und dem Bezugsspannungsanschluß (58, 78) liegt,

f) einen zweiten Kondensator (56, 76). der zwischen dem zweiten Anschluß des zweiten Transistors (52, 72) und dem Bezugsspannungsanschluß (58, 78) liegt, und

g) Entladeeinrichtungen (60, 62; 80, 8.2), die selektiv gleichzeitig die beiden zweiten Anschlüsse mit dem Bezugsspannungsanschluß (58; 78) verbinden.

6. Integrationsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß eine Verknüpfungseinrichtung (36) vorgesehen ist, die zu Beginn aufeinanderfolgender Hälften der Datenzellen anspricht und die Stromquelle (45; 64) in einer Differential-Integrationsschaltung (26; 28) anschaltet und die Stromquelle (64; 45) in der anderen Differential-Integrationsschaltung (28; 26) abschaltet, während gleichzeitig eine Entaktivierung der Entladeeinrichtungen (60, 62) in der einen Differential-Integrationsschaltung (26) und eine Aktivierung der Entladeeinrichtungen (80, 82) in der anderen Differentialintegrations schaltung (28) erfolgt.

7. Integrationsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß d^e Entladeeinrichtungeri in jeder Differential-Integrationsschaltung (26, 28) einen ersten Feldeffekttransistor (60; 80) und einen zweiten Feldeffekttransistor (62, 82) enthalten, daß der eine Feldeffekttransistor (60; 80) mit einem Anschluß an dem zweiten Anschluß des ersten Transistors (50; 70), mit einem

40981 U/ 1 1 17

weiteren Anschluß an dem BezugsSpannungsanschluß (58;78) und mit einem Gateanschluß an einem Ausgang der Ver- . knüpfungseinrichtung (36) angeschlossen ist, und daß der andere Feldeffekttransistor (62; 82) mit einem Anschluß an dem zweiten Anschluß des zweiten Transistors (52; 72), mit einem weiteren Anschluß an dem Bezugsspannungsanschluß (58;78) und mit einem Gateanschluß an dem Gateanschluß des genannten einen Feldeffekttransistors (60;80) angeschlossen ist.

8. Integrationsschaltung nach Anspruch 7> dadurch gekennzeichnet, daß die "Verknüpfungseinrichtung (36) durcheine Flipflopschaltung mit einem Trigger-Eingangsanschluß (T), einem Setz-Eingangsanschluß (S), einem Rückstell-Eingangsanschluß (R), einem Normal-Ausgangsanschluß (1) und einem Invers-Ausgangsanschluß (0) gebildet ist, daß 'Verbindungseinrichtungen vorgesehen sind, die den Normal-Ausgangsanschluß (1) mit dem Rückstell-Eingangsanschluß (R) verbinden, und daß Verbindungseinrichtungen vorgesehen sind, die den Invers-Ausgangsanschluß (O) mit dem Setz-Eingangsanschluß (S) verbinden, wobei die Flipflopschaltung (36) ihren Zustand jeweils dann ändert, wenn dem Trigger-Eingangsanschluß (T) ein Impuls zugeführt ist.

9. Integrationsschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Gateanschlüsse der Feldeffekttransistoren (60, 62) in der einen Entladeeinrichtung (38) mit dem Normal-Ausgangsanschluß (1) der Flipflopschaltung (36) verbunden sind und daß die Gateanschlüsse der Feldeffekttransistoren (80, 82) in der anderen Entladeeinrichtung (40) mit dem Invers-Ausgangsanschluß (0) der Flipflopschaltung (36) verbunden sind.

0 9 8 U / 1 1 1 7

7346946

10. Integrationsschaltung nach Anspruch 9, dadurch gekennzeichnet., daß die selektiv anschaltbaren Stromquellen (45; 64) in der jeweiligen Differential-Integrationsschaltung (26, 28) jeweils eine Spannungsquelle (44j 66) und einen Quelle-Transistor (46, 68) enthalten, der mit einem ersten Anschluß mit der Spannungsquelle (44; 66), mit einem zweiten Anschluß mit den ersten Anschlüssen des ersten Transistors (50; 70) und des zweiten Transistors (52, 72) und mit einem Basisanschluß mit einem Ausgang (0; 1) der Verknüpfungseinrichtung (36) verbunden ist.

11. Integrationsschaltung nach Anspruch 10, dadurch gekennzeichnet, daß der Basisanschluß des Quelle-Transistors (46) der einen Stromquelle (45) mit dem Invers-Ausgangsanschluß (0) der Flipflopschaltung (36) verbunden ist und daß der Basisanschluß des Quelle-Transistors (68) der anderen Stromquelle (64) mit dem Normal-Ausgangsanschluß (1) der Flipflopschaltung (36) verbunden ist.

0 9 8 1 4/1117

43 .

Leerseite