DE2337634B2

DE2337634B2 - CIRCUIT ARRANGEMENT FOR EVALUATING THE EXTREME VALUE OF ANY VOLTAGE-TIME FUNCTION

Info

Publication number: DE2337634B2
Application number: DE19732337634
Authority: DE
Inventors: Günter Dipl.-Ing. 8000 München Heufelder
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1973-07-24
Filing date: 1973-07-24
Publication date: 1977-05-26
Also published as: DE2337634A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Bewerten des Extremwerts einer beliebigen Spannungs-Zeit-Funktion in Abhängigkeit von dem in unterschiedlichen Zeitklassen aufgeschlüsselten Zeitabstand zweier aufeinanderfolgender, den Extremwert zeitlich einschließender Spannungsdurchgänge durch eine vorgegebene Amplitudenschwelle, mit einer den Extremwert nach verschiedenen Amplitudenklassen getrennt erfassenden Schaltungseinheit, einer den Zeitklassen individuell zugeordneten Reihe von Torschaltup.gen und den Torschaltungen nachgeschaltete Indikatoren.The invention relates to a circuit arrangement for evaluating the extreme value of any voltage-time function as a function of the time interval, broken down into different time classes, of two successive voltage transitions including the extreme value in time through a predetermined amplitude threshold, with a circuit unit that detects the extreme value separately according to different amplitude classes , a series of gate switches individually assigned to the time classes and indicators connected downstream of the gate switches.

Aufgabe der Erfindung ist es, die in eine oder mehrere wählbare Amplitudenklassen fallenden Extremwerte mit den ihnen in vorstehender Weise zugeordneten Zeitabständen (Basiszeiten) zu verknüpfen, um eine spezielle Aussage über den Funktionsverlauf der Spannungs-Zeit-Funktion zu erhalten.The object of the invention is to find the extreme values falling into one or more selectable amplitude classes with the time intervals (base times) assigned to them in the above manner in order to create a to receive special information about the function curve of the stress-time function.

Das wird erfindungsgemäß dadurch erreicht, daß die getrennten Ausgangssignale der Schaltungseinheit eine Reihe von den Amplitudenklassen individuell zugeordnete Flip-Flops mit den entsprechend zugeordneten Ausgangssignalen beaufschlagt, daß von dem Ausgang eines jeweils nach der Amplitudenklasse auswählbaren Flip-Flops beim Eintreffen eines Ausgangssignals ein Impuls abgeleitet wird, der den Torschaltungen über deren Eingänge als gemeinsamer Torimpuls zuführbar ist, daß eine Zeitmeßschaltung den Zeitabstand mißt und durch ein Zeitmeßsignal an einem ihrer den einzelnen Zeitklassen entsprechenden Ausgänge ausgibt, wobei diese Ausgänge mit den zweiten Eingängen der Torschaltungen individuell verbunden sind, und daß die Indikatoren die Koinzidenz des Torimpulses und eines Zeitmeßsignals getrennt nach Torschaltungen anzeigen.This is achieved according to the invention in that the separate output signals of the circuit unit Series of flip-flops individually assigned to the amplitude classes with the correspondingly assigned Output signals applied to that of the output one selectable in each case according to the amplitude class Flip-flops when an output signal arrives a pulse is derived, which the gate circuits over whose inputs can be supplied as a common gate pulse so that a time measuring circuit measures the time interval and outputs by a timing signal at one of its outputs corresponding to the individual time classes, wherein these outputs are individually connected to the second inputs of the gate circuits, and that the Indicators show the coincidence of the gate impulse and a timing signal separately for gate circuits.

Trotz der komplizierten Bewertung der Spannungs-Zeit-Funktion, die eine exakte Arbeitsweise der Schaltung erfordert, zeichnet sich die Erfindung durch einen geringen Aufwand aus, ohne daß hierdurch die freie Wählbarkeit der jeweils miteinander in Beziehung zu setzenden Größen, nämlich der Amplitudenschwelle einerseits und der Zeitklasse der Basiszeit andererseits, beeinträchtigt werden würde.Despite the complicated evaluation of the voltage-time function, which is an exact function of the Requires circuit, the invention is characterized by a low cost, without thereby the Free choice of the variables to be related to each other, namely the amplitude threshold on the one hand and the time class of the base time on the other.

Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigtThe invention is explained in more detail below with reference to the drawing. It shows

Fig. 1 das Zeitdiagramm einer zu bewertenden Spannungs-Zeit-Funktion und1 shows the time diagram of a voltage-time function to be evaluated, and FIG

F i g. 2 das Blockschaltbild eines bevorzugten Ausführungsbeispiels der Erfindung.F i g. 2 shows the block diagram of a preferred exemplary embodiment the invention.

In F i g. 1 ist die zu bewertende Spannungs-Zeit-Funktion mit 1 bezeichnet und in ein KoordinatensystemIn Fig. 1 is the stress-time function to be evaluated denoted by 1 and in a coordinate system

eingetragen, auf dessen horizontaler und vertikaler Achse die Zeit t und die Spannung U aufgetragen sind, letztere bei positivem Vorzeichen nach oben. Der interessierende Amplitudenbereich von U ist in die positiven Amplitudenklassen PK1 bis PK 4 und die negativen Amplitudenklassen NK i bis NK 4 aufgeteilt Zusätzlich ist eine positive Amplitudenschwelle + AS 1 eingezeichnet Bei der Bewertung eines Extremwerts geht man so vor, daß man zunächst eine gewünschte Amplitudenklasse (z. B. PK 3) wählt, in der dieser liegen ι ο soll und gleichzeitig ermittelt, welche Basiszeit (Ti) einem in dieser Amplitudenklasse auftretenden Extremwert (Ml) zukommt Unter Basiszeit wird der Zeitabstand verstanden, den zwei aufeinanderfolgende Spannungsdurchgänge a und b durch eine beliebig gewählte Amplitudenschwelle (+ASl) voneinander haben, die den Extremwert (M 1) zeitlich zwischen sich einschließen. Damit sind die vorgegebenen Parameter des Bewertungsvorganges die Grö3en PK 3 und + ASl, während man als Ergebnis erhält, daß bei der dargestellten Funktion 1 ein diesen Bedingungen entsprechenden Extremwert Ml auftritt, dem eine Basiszeit 71 zugeordnet ist, die in eine bestimmte Zeitklasse, z. B. 1 bis 3 ms, 3 bis 6 ms oder 6 bis 9 ms usw. fällt. Wählt man andererseits die Amplitudenklasse PK 2 aus, so erhält man den Extremwert M 2, dessen ebenfalls auf +ASl bezogene Basiszeit 72 einer kleineren Zeitklasse angehört. Diesen Zusammenhängen ist zu entnehmen, daß die zu den gefundenen Extremwerten gehörenden Basiszeitklassen eine Aussa- 3c ge über spezielle Merkmale des Kurvenverlaufs von 1 ermöglichen. So lassen kleine Basiszeitklassen auf steile Kurvenstücke in der Nähe der Maxima schließen, große Basiszeiten dagegen auf einen flachen Kurvenverlauf in der Umgebung der Extremwerte. v,entered, on whose horizontal and vertical axis the time t and the voltage U are plotted, the latter with a positive sign upwards. The amplitude range of U that is of interest is divided into the positive amplitude classes PK 1 to PK 4 and the negative amplitude classes NK i to NK 4. In addition, a positive amplitude threshold + AS 1 is drawn (z. B. PK 3) selected, in which the latter are ι ο to and simultaneously determines which base time (Ti) an extreme value occurring in this amplitude range (Ml) belongs to sub-base time of the time distance is meant the two successive voltage passages a and b by an arbitrarily chosen amplitude threshold (+ ASl) that enclose the extreme value (M 1) temporally between them. The specified parameters of the evaluation process are thus the quantities PK 3 and + ASl, while the result obtained is that in function 1 shown, an extreme value Ml corresponding to these conditions occurs. B. 1 to 3 ms, 3 to 6 ms or 6 to 9 ms etc. falls. If, on the other hand, the amplitude class PK 2 is selected, the extreme value M 2 is obtained, whose base time 72, which is also related to + AS1, belongs to a smaller time class. It can be seen from these relationships that the base time classes belonging to the extreme values found enable statements to be made about special features of the curve shape of FIG. Small base time classes indicate steep sections of the curve in the vicinity of the maxima, while large base times indicate a flat curve in the vicinity of the extreme values. v,

Das in Fig.2 dargestellte Ausführungsbeispiel der Erfindung geht von im Prinzip bekannten Schaltungsteilen aus, und zwar einerseits von einer Schaltungseinheit 2, die zur Amplitudenklassierung von Extremwerten Ml, M2 der Spannungs-Zeit-Funktion 1 dient, und andererseits von einer Zeitmeßschaltung 3, die es ermöglicht, die Zeitabstände zweier aufeinanderfolgender Spannungsdurchgänge a und b durch eine Amplitudenschwelle +ASl in Zeitklassen zu messen. Die erstgenannte Schaltungseinheit, die mit der am Eingang E anliegenden Spannungs-Zeit-Funktion 1 beaufschlagt wird, ist dabei der deutschen Off enlegungsschrift 20 50 049 zu entnehmen. Sie besteht im Prinzip aus einer der Anzahl der Amplitudenklassen entsprechenden Zahl von 3-Bit-Schieberegistern, von denen so jeweils eines entsprechend der durch den momentanen Funktionswert belegten Amplitudenklasse mit dem eingangsseitig anliegenden Signal beaufschlagt wird. Geht der Funktionswert von einer Amplitudenklasse zur nächsten über, so erfolgt ein Weiterschieben der in ss allen Schieberegistern gespeicherten Informationen um einen Schritt. Jede Belegung der beiden äußeren Speicherplätze eines Schieberegisters bei gleichzeitige Belegung des mittleren Speicherplatzes in einem benachbarten Schieberegister wird abgefragt und ergibt <». ein Ausgangssignal, das an einem dem letztgenannten Schieberegister und damit einer Amplitudenklasse zugeordneten Ausgang erscheint und einen in dieser Klasse liegenden Extremwert kennzeichnet. Entsprechend den in F i g. 1 angedeuteten acht Amplitudenklas- w, sen PK 1 bis PK 4 und NK 1 bis NK 4 sind in F i g. 2 acht Ausgänge PA 1 bis PA 4 und NA 1 bis NA 4 vorgesehen, an denen die die Extremwerte anzeigenden Ausgangssignale PASl bis PAS4 und NASl bis NAS 4 vorzugsweise in Form von Gleichspannungspotentialen auftreten.The embodiment of the invention shown in Figure 2 is based on circuit parts known in principle, on the one hand from a circuit unit 2, which is used for the amplitude classification of extreme values Ml, M2 of the voltage-time function 1, and on the other hand from a time measuring circuit 3, which it enables the time intervals between two successive voltage transitions a and b to be measured in time classes by means of an amplitude threshold + ASl. The first-mentioned circuit unit to which the voltage-time function 1 applied to input E is applied can be found in German Offenlegungsschrift No. 20 50 049. In principle, it consists of a number of 3-bit shift registers corresponding to the number of amplitude classes, of which the input-side signal is applied to one of the amplitude classes occupied by the current function value. If the function value passes from one amplitude class to the next, the information stored in all shift registers is shifted by one step. Each assignment of the two outer memory locations of a shift register with simultaneous assignment of the middle memory location in an adjacent shift register is queried and results in <». an output signal which appears at an output assigned to the last-mentioned shift register and thus to an amplitude class and identifies an extreme value in this class. According to the in F i g. 1 indicated eight Amplitudenklas- w, PK 1 sen to PK 4 and NK NK 1 to 4 are shown in F i g. Two eight outputs PA 1 to PA 4 and NA 1 to NA 4 are provided, at which the output signals PAS1 to PAS4 and NAS1 to NAS 4 indicating the extreme values occur, preferably in the form of direct voltage potentials.

Weiterhin werden von der Spannungs-Zeit-Funktion ! über eine im Prinzip ebenfalls bekannte Zeitmeßschaltung 3 Zeitmeßsignale ZMS1 bis ZMS 3 abgeleitet, die angeben, in welche Zeitklasse die Basiszeit 71 fällt, die dem Zeitabstand zwischen den beiden aufeinanderfolgenden Spannungsdurchgängen a und b durch die gewählte Amplitudenschwelle +ASl entspricht Die gewünschte Amplitudenschwelle wird dabei an einem Schaltungsteil 4 eingestellt, so daß dem Eingang 5 von 3 ein Rechteckimpuls 6 zugeführt wird, dessen Länge der zu klassierenden Basiszeit 71 entspricht Die Zeitmeßschaltung 3 kann z. B. aus einem digitalen Zeitmesser bestehen, der den Impuls 6 in herkömmlicher Weise mittels Normalfrequenzimpulsen auszählt In Abhängigkeit von den am Ende des Zählvorganges spannungsführenden Zählerausgängen wird dann einer der drei Zeitmeßausgänge ZMA1 bis ZMA 3 mit einem Zeitmeßsignal ZMS1 bis ZMS 3 belegt, vorzugsweise in Form eines Gleichspannungspotentials. Eine mögliche Ausführungsform der Zeitmeßschaltung 3 ist im übrigen in der Siemens-Zeitschrift 1972, H. 11, in Verbindung mit dem Bild 3 auf Seite 870 (vgl. zugehörigen Text auf den Seiten 870 und 871) angedeutet. In dieser Literaturstelle ist auch ein die Extremwerte einer Spannungs-Zeit-Funktion nach Amplitudenklassen erfassender Schaltungsteil erwähntFurthermore, the voltage-time function! Derived from a time measurement circuit 3, which is also known in principle, time measurement signals ZMS 1 to ZMS 3, which indicate the time class in which the base time 71 falls, which corresponds to the time interval between the two successive voltage transitions a and b through the selected amplitude threshold + ASl set on a circuit part 4, so that the input 5 of 3 is fed a square pulse 6, the length of which corresponds to the base time 71 to be classified. B. consist of a digital timer that counts the pulse 6 in a conventional manner using standard frequency pulses.Depending on the voltage-carrying counter outputs at the end of the counting process, one of the three timing outputs ZMA 1 to ZMA 3 is then assigned a timing signal ZMS 1 to ZMS 3, preferably in the form of a direct voltage potential. A possible embodiment of the timing circuit 3 is indicated in the Siemens magazine 1972, issue 11, in connection with Figure 3 on page 870 (cf. associated text on pages 870 and 871). This reference also mentions a circuit part which detects the extreme values of a voltage-time function according to amplitude classes

Zum Zwecke der einfachen Darstellung wird im folgenden davon ausgegangen, daß den acht Amplitudenklassen nur drei Zeitklassen gegenübergestellt werden, beispielsweise die Klassen 1 bis 3 ms, 3 bis 6 ms und 6 bis 9 ms, die jeweils durch das Auftreten der Zeitmeßsignale ZMSl bis ZMS 3 angezeigt werden. Selbstverständlich wäre es bei nur geringfügiger Erhöhung des Schaltungsaufwandes möglich, in analoger Weise wesentlich mehr Zeitmeßklassen vorzusehen. Nach der vorstehenden Annahme enthält die dargestellte Schaltung acht den Amplitudenklassen individuell zugeordnete Flip-Flops PFl bis PF4und NFi bis NF4, deren ersten Eingängen die Ausgangssignale PAS 1 bis PAS4 und NASi bis NAS4 jeweils getrennt über Schalter S1 bis S8 zugeführt werden. Ihre im gesetzten Zustand ein logische »0« abgebenden Ausgänge A 1 bis A 8 sind an die Eingänge von Nand-Gattern 7 und 8 geschaltet, deren Ausgänge an die Eingänge eines Exklusiv-Oder-Gatters 9 geführt sind. Der Ausgang dieses Gatters 9 ist über eine Serienschaltung zweier Inversionsstufen 10 und 11 an die ersten Eingänge von drei beispielsweise als Nand-Gatter ausgebildeten Torschaltungen 12 bis 14 gelegt, die den Zcitklassen individuell zugeordnet sind. Dementsprechend sind ihre zweiten Eingänge jeweils mit den Zeitmeßausgängen ZMA 1 bis ZMA 3 verbunden. Den Torschaltungen 12 bis 14 sind schließlich Indikatoren 15 bis 17 nachgeschaltet, die eine Anzeige liefern, wenn beide Eingänge der zugehörigen Torschaltung mit Signalen belegt sind.For the sake of simplicity, it is assumed in the following that only three time classes are compared to the eight amplitude classes, for example classes 1 to 3 ms, 3 to 6 ms and 6 to 9 ms, which are each caused by the occurrence of the time measurement signals ZMS1 to ZMS 3 are displayed. Of course, with only a slight increase in the circuit complexity, it would be possible to provide significantly more time measurement classes in an analogous manner. According to the above assumption, the circuit shown contains eight flip-flops PF1 to PF4 and NFi to NF 4 individually assigned to the amplitude classes, the first inputs of which the output signals PAS 1 to PAS4 and NASi to NAS4 are fed separately via switches S1 to S8. Their outputs A 1 to A 8, which emit a logical “0” when set, are connected to the inputs of NAND gates 7 and 8, the outputs of which are routed to the inputs of an exclusive-OR gate 9. The output of this gate 9 is connected via a series connection of two inversion stages 10 and 11 to the first inputs of three gate circuits 12 to 14, for example designed as NAND gates, which are individually assigned to the clock classes. Its second inputs are correspondingly connected to the timing outputs ZMA 1 to ZMA 3, respectively. The gate circuits 12 to 14 are finally followed by indicators 15 to 17, which provide an indication when both inputs of the associated gate circuit are occupied with signals.

Schließt man beispielsweise den zur Amplitudenklasse PK 3 gehörigen Schalter S3, so richtet man die Bewertung der Extremwerte auf diese Amplitudenklasse aus. Wird nun mittels der Schaltungseinheit 2 ein in ihr befindlicher Extremwert Ml erfaßt, so tritt ein Signal PAS3 auf, das das Flip-Flop PF3 setzt. Sein Ausgang A 3 wird auf eine logische »0« umgeschaltet, während die entsprechenden Ausgänge der anderen, nicht gesetzten Flip-Flops mit einer »1« belegt sind. Daher wird von 7 eine logische »1« weitergegeben, vonIf, for example, the switch S3 belonging to the amplitude class PK 3 is closed, the evaluation of the extreme values is based on this amplitude class. If an extreme value Ml located in it is now detected by means of the circuit unit 2, a signal PAS3 occurs, which sets the flip-flop PF3. Its output A 3 is switched to a logical "0", while the corresponding outputs of the other flip-flops that have not been set are assigned a "1". Therefore a logical "1" is passed on from 7, from

8 eine »0«. Das Exklusiv-Oder-Gatter 9 gibt dann ebenfalls eine logische »1« weiter, die nach einer Pegelanhebung in den Inversionsstufen 10 und 11 den ersten Eingängen der Torschaltungen 12 bis 14 als gemeinsamer Torimpuls zugeführt wird. Hierdurch werden diese geöffnet, so daß ein aufgrund der Zeitklassierung von 7Ί erhaltenes Zeitmeßsignal, z. B. ZMS2, die zugehörige Torschaltung 13 durchläuft und im Indikator 16 angezeigt wird. Diese Anzeige besagt, daß die auf die Amplitudenschwelle +/451 bezogene Basiszeit 7Ί des Extremwerts MI in der mittleren Zeitklasse liegt, welche ZMA 2 zugeordnet ist.8 a "0". The exclusive-OR gate 9 then also forwards a logic "1" which, after a level increase in the inversion stages 10 and 11, is fed to the first inputs of the gate circuits 12 to 14 as a common gate pulse. As a result, these are opened so that a timing signal obtained due to the time classification of 7Ί, z. B. ZMS2, the associated gate circuit 13 runs and is displayed in the indicator 16. This display indicates that the base time 7Ί of the extreme value MI, which is related to the amplitude threshold + / 451 , lies in the middle time class which is assigned to ZMA 2.

Bei der dargestellten Ausführungsform der Schaltung bewirkt die Zusammenführung der Ausgänge A 1 bis Λ 4 an die Eingänge des ersten Nand-Gatters 7 und die der anderen Ausgänge A 5 bis A 8 an die Eingänge des zweiten Nand-Gatters 8 in Verbindung mit dem nachgeschalteten Exklusiv-Oder-Gatter 9 eine Sicherung gegen Fehlanzeigen, die dann entstehen könnten, wenn man irrtümlicherweise sowohl eine positive als auch eine negative Amplitudenklasse gleichzeitig nach Extremwerten abfragt. Beschränkt man dagegen die Amplitudenklassen auf ein Vorzeichen der zu bewertenden Spannungsfunktion, z. B. auf PK1 bis PK 4, so können die Schaltungsteile NFi bis NF4, 8 und 9 entfallen. Zum Zwecke einer gröberen Amplitudenklassierung der Extremwerte ist es möglich, mehrere nebeneinanderliegende Amplitudenklassen gleichen Vorzeichens zusammen abzufragen, was durch gleichzeitiges Schließen der ihnen zugeordneten Schalter 51 bis 54 oder 55 bis 58 geschieht. Mit Vorteil ist die Amplitudenschwelle, die in Fig. 2 mit +/451 angedeutet ist, mittels einer Verstellung des Schaltungsteiles 4 so verschiebbar, daß sie wahlweise mit den oberen oder unteren Begrenzungen jeder der verschiedenen Amplitudenklassen, deren Vorzeichen zweckmäßig dem der Amplitudenschwelle entspricht, in Übereinstimmung gebracht werden kann.In the embodiment of the circuit shown, the merging of the outputs A 1 to Λ 4 to the inputs of the first NAND gate 7 and those of the other outputs A 5 to A 8 to the inputs of the second NAND gate 8 in conjunction with the downstream exclusive -Or gate 9 a safeguard against false displays that could arise if you erroneously query both a positive and a negative amplitude class at the same time for extreme values. If, on the other hand, the amplitude classes are restricted to a sign of the voltage function to be evaluated, e.g. B. on PK 1 to PK 4, the circuit parts NFi to NF4, 8 and 9 can be omitted. For the purpose of a coarser amplitude classification of the extreme values, it is possible to query several adjacent amplitude classes with the same sign together, which is done by simultaneously closing the switches 51 to 54 or 55 to 58 assigned to them. Advantageously, the amplitude threshold, which is indicated by +/- 451 in FIG. 2, can be displaced by means of an adjustment of the circuit part 4 in such a way that it optionally corresponds to the upper or lower limits of each of the various amplitude classes, the sign of which appropriately corresponds to that of the amplitude threshold Can be matched.

Wird nach Beendigung des Zeitmeßvorganges, also z. B. nach Messung von Ti, und nach dem Ablauf einer weiteren für die Anzeige in 16 notwendigen Ausgabezeit eine selbsttätige Abschaltung des erhaltenen Zeitmeßsignals ZMS2 bewirkt und vorzugsweise mittels eines Löschimpulses 18 eine Rücksetzung des jeweils selektierten Flip-Flops, z. B. PF3, vorgenommen, so ist die Schaltung für den nächsten Bewertungsvorgang aufnahmebereit. Treten weitere Extremwerte in der gleichen Amplitudenklasse auf, so nehmen die vorzugsweise als Zähler ausgebildeten Indikatoren 15 bis 17 eine fortlaufende Zählung der anfallenden Koinzidenzen der Signale an den Eingängen der Torschaltungen 12 bis 14 und damit eine fortlaufende Zählung der in dieser Amplitudenklasse auftretenden Extremwerte unter gleichzeitiger Aufschlüsselung auf die verschiedenen Zeitklassen der zugeordneten Basiszeiten vor. Damit erhält man eine Aussage über die Häufigkeitsverteilung der einzelnen klassierten Basiszeiten. Is after the end of the timing process, so z. B. after measurement of Ti, and after the expiry of a further output time necessary for the display in 16 causes an automatic shutdown of the received timing signal ZMS2 and preferably a reset of the selected flip-flop, z. B. PF3 made, the circuit is ready for the next evaluation process. If further extreme values occur in the same amplitude class, the indicators 15 to 17, which are preferably designed as counters, continuously count the occurring coincidences of the signals at the inputs of the gate circuits 12 to 14 and thus continuously count the extreme values occurring in this amplitude class with simultaneous breakdown on the different time classes of the assigned base times. This gives a statement about the frequency distribution of the individual classified base times.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

57105710

Claims

Patent claims:

1.Circuit arrangement for evaluating the extreme value of any voltage-time function as a function of the time interval, broken down into different time classes, of two successive voltage transitions through a specified amplitude threshold, which include the extreme value in time, with a circuit unit that detects the extreme value separately according to different amplitude classes, a The series of gate circuits individually assigned to the time classes and indicators connected downstream of the gate circuits, characterized in that the separate output signals (PASl ... PAS4, NASi ... NAS4) of the circuit unit (2) contain a series of flip-flops (PFl ... PF4, NF \ ... NF4) with the correspondingly assigned output signals (PASi ... PAS 4; NAS ! ... NAS4) that from the output (A 3) a flip- Flops (PF3) when an output signal (PAS3) arrives an I mpuls is derived 2s, which can be fed to the gate circuits (12 to 14) via their first inputs as a common gate pulse, so that a timing circuit (3 ) measures the time interval (Ti) and uses a timing signal (ZMS 2) on one of its corresponding to the individual time classes Outputs (ZMA 2) outputs, these outputs (ZMA 1 ... ZAM 3) being individually connected to the second inputs of the gate circuits (12 to 14), and that the indicators (15 to 17) show the coincidence of the gate pulse and a time measurement - Display .vs signals (ZMS 2) separated according to gate connections.

2. A circuit arrangement according to claim 1, characterized in that after the end of the time measurement process, the time measurement signal (ZMSl) and the pulse derived via the selected flip-flop (PFZ) are automatically switched off and the indicators (15 to 17) for continuous counting of the coincidences separated by gate connections (12 to 14) are set up.

3. Circuit arrangement according to claim 1 or 2, characterized in that the selection of a flip-flop (PFi ... PF4, NFi ... NF4) by closing one of the associated output signal (PASl ... PAS4, NASi ... NAS4 ) applied switch (S 1 ... 58 ) on the input side.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that the outputs (A 1 to A 4) of the flip-flops (PFl ... PF 4) emitting a logic "0" in the set state to the inputs of a Nand -Gate (7) are connected, the output of which is connected to the first inputs of the gate circuits (12 to 14).

5. Circuit arrangement according to Claim 4, characterized in that the outputs (A 1 to A 4) of the flip-flops (PFl ... PF 4) assigned to the positive amplitude levels are connected to the inputs of a first NAND gate (7) and the corresponding outputs (A5 ... AS) of the flip-flops (NFl ... NF4) assigned to the negative amplitude levels to the '<? Inputs of a second NAND gate (8) switched and the outputs of both NAND gates (7, 8) via an exclusive-OR gate (9) with the first inputs

the gate circuits (12 ... 14) are connected.

6. Circuit arrangement according to claim 4 or 5, characterized in that the first inputs the gate circuits (12 ... 14) a series connection of two inversion stages (10, 11) or a parallel connection several such series circuits are connected upstream

7. Circuit arrangement according to one of the preceding claims, characterized in that the predetermined amplitude threshold (+ ASl) ₁ to which the time interval measurement (3) is based can be set to each of the amplitude classes (PKl ... PK 4), which preferably have the same sign