DE2327950C3 - Vorrichtung zur Steuerung industrieller Einrichtungen - Google Patents

Description

Die Erfindung bezieht sich auf eine Vorrichtung zur Steuerung industrieller Einrichtungen, die Daten über den Steuerungsablauf abgeben und zugeführt erhalten, die in Form von die gleiche Anzahl binärer Stellen enthaltenden Wörtern in einer Datenverarbeitungsanlage entsprechend einem gespeicherten Programm verarbeitet werden, wobei die Datenverarbeitungsanlage eine arithmetische und/oder logische Funktionen ausführende Einheit aufweist, deren beiden Operandeneingängen über erste Leitungen Register vorgeschaltet sind.

Um eine industrielle Anlage nach Maßgabe von außen vorgegebener Befehle unter Berücksichtigung von aus dem Betrieb der Anlage sich ergebender Größen zu steuern, ist es bekannt, jeweils eine den Bedingungen einer Anlage angepaßte Steuerung herzustellen. Derartige Steuerungen sind als Bedingungssteuerungen, Ablaufsteuerungen, Zeitplansteuerungen oder Wegplansteuerungen bekannt geworden. In den meisten tatsächlich ausgeführten Steuerungen sind mehrere Elemente der vorstehend klassifizierten Steuerungen enthalten. Eine industrielle Anlage, in der ein komplizierter Prozeß abläuft, erfordert zumeist auch eine verwickelte und aufwendige Steuerung. In den Steuerungen werden kontaktbehaftete Bauelemente, z.B. Relais, Schalter und Schütze, oder kontaktlose Bauelemente, z. B. Dioden- und Transistorschaltkreise, benutzt. Mit den Ausgangssignaler. der Steuerung werden Stellglieder beaufschlagt, die in den Prozeßablauf eingreifen. Weitere Signale der Steuerung dienen zur Betätigung von Meldegliedern.

Bisher war es üblich, für die verschiedenartigen Einsatzfäile von Steuerungen, z. B. bei Aufzügen, Werkzeugmaschinen, Förderanlagen, Walzwerkeinrichtungen, nach der Analyse des Problems die Elemente zu verbinde.i und eine auf den jeweiligen Einzelfall zugeschnittene Einheit zu fertigen.

Es ist bekannt, industrielle Einrichtungen mit Hilfe von Prozeßrechnern zu steuern und zu regeln, die in einer durch eine Anzahl Befehle vorgesehenen Art programmiert werden. Die von den jeweiligen Befehlen im Prozeßrechner ausiösbaren Schaltvorgänge bestimmen dabei die Zeit, die der Prozeßrechner benötigt, um die Bedeutung der von der industriellen Einrichtung kommenden Signale zu erkennen und, falls erforderlich, die erwünschten Antwortsignale an die industrielle Einrichtung und/oder Rechnerperipheriegeräte zu übermitteln. Im allgemeinen sind für diese Maßnahmen eine Reihe von Befehlen und eine entsprechend lange Ablaufzeit notwendig. Prozeßrechner benötigen weiterhin aufgrund ihres zumeist umfangreichen Befehlsvorrats zahlreiche Stellen in einem Wort, die eine ausreichende Befehlsentschlüsselung und die Adressierung einer großen Anzahl von Speicherstellen zulassen. Die vier Grundrechnungsarten werden bei einem bekannten Prozeßrechner z. B. in einem Parallel-Addierwerk und logische Bit-Operationen in einem Serien-Addierer ausgeführt (Systembeschreibung, Prozeßrechner AEG 60—50, Seite 8,9, November 1969).

Für viele Steuerungszwecke sind daher Prozeßrechner wegen zeitaufwendiger Einzelbit-Operationen gegenüber individuell angepaßten Steuerungen zu langsam oder unwirtschaftlich.

Bei Datenverarbeitungsanlagen ist es bekannt, in Verbindung mit Sprungbefehlen eine fest vorgegebene Stelle des Akkumulators auf das Vorliegen einer Null abzufragen und in Abhängigkeit davon einen Sprung auf eine bestimmte Adresse auszuführen (Datenverarbeitungsanlage 3003, Befehlsliste NVBs 107/1, Mai 1963, Siemens & Halske AG, S. 16,17 und 3).
Weiterhin sind für eine Datenverarbeitungsanlage

b^r> Verzweigungsbefehle bekannt geworden, bei denen in Abhängigkeit von den Angaben in bestimmten Stellen O1.S Befehlswortes auf verschiedene Befehlsadressen übergegangen wird (IBM-System/360, »Principles of

Operation«, Juni 1964, S. 63).

Bekannt ist es auch, die Verzweigung in einem Programm vom Ergebnis der Prüfung der Bit-Kombination einer durch eine Adresse angegebenen Kernspeicherstelle abhängig zu machen (Handbuch der Datenverarbeitungsanlage IBM 1440, April 1964, S. 44).

Bei einer anderen bekannten Datenverarbeitungsanlage werden durch die Stellen des Operationsteils eines Befehlsworts über Dekodierschaltungen Operationselemente in einem Mikroprogrammspeicher ausgewählt, von deren Iahalt die Ansteuerung weiterer Operationselemente abhängt (DE-AS 11 95 074).

In Verbindung mit der Extraktion einzelner Teile eines Wortes ist es bekannt, durch einen Zusatz im Befehl diese Teile auszuwählen und die restlichen Teile des Worts zu Null zu machen (A. P. Speiser: »Digitale Rechenanlagen«, Springer-Verlag, 1965, S. 263 bis 269).

Schließlich ist es noch bekannt, in einer Datenverarbeitungsanlage sowohl die Wort- als auch die Stellenadressierung vorzusehen (»Lexikon Jer Datenverarbeitung«, Verlag Moderne Industrie, 1969, S. 458).

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der eingangs erwähnten Gattung so weiterzuentwickeln, daß sie bei minimalen konstruktivem Aufwand den von unterschiedlichen industriellen Einrichtungen gegebenen Steuerungsanforderungen flexibel angepaßt werden kann und die erforderlichen Steuerungsmaßnahmen mit möglichst wenig Zeitbedarf ausführt.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Maßnahmen gelöst.

Mit dieser Anordnung können Wörter oder einzelne Stellen von Wörtern oder Signale von Zustandsflipflops im Rahmen eines Befehls verarbeitet werden. Der Inhalt der Stellen der Wörter bzw. die Zustandsflipflops sind durch den Status-Multiplexer einfach und schnell bei der Auslesung zugänglich und stehen an dessen Ausgang für die weitere Beeinflussung des Befehls oder für eine Abspeicherung zur Verfügung. Sowohl die stellen- als auch die wortweise Verarbeitung von Daten läuft mit hoher Geschwindigkeit ab.

In einer bevorzugten Ausführungsform ist vorgesehen, daß einem der beiden Register ein Zwischenregister vorgeschaltet ist, dessen Eingänge parallel mit den 4S Eingängen des anderen Registers, des Befehlsregisters und eines Befehlsadreßzählers an einen weiteren Multiplexer angeschlossen sind, dessen Eingänge mit Ausgängen eines ?rogrammspeichers sowie der arithmetische und/oder logische Funktionen ausführenden Einheit und an Ein-, Ausgabeeinheiten angeschlossen sind und der vom Befehlsregister steuerbar ist. Der Multiplexer schaltet in Abhängigkeit vom jeweiligen Befehl und der Zeit innerhalb eines vollständigen Befehlsablaufs verschiedene an seinen Eingängen anstehende Signale durch, die z. B. auch an anderen Elementen der Anordnung benötigt werden. Vorzugsweise sind die Ausgänge der arithmetische und/oder logische Funktionen ausführenden Einheit, tier beiden Register, sowie Ausgänge der Dekodierschaltung und t>o einer Taktierungsschaltung an externe Geräte anschließbar. Mittels des Multiplexers ist es somit möglich, Signale an externe Einheiten zu senden oder von diesen zu empfangen und diese Signale ebenso wie nur in der internen Schaltung benötigte Signale ohne gegenseitige störende Beeinflussung zum richtigen Zeitpunkt in die Register einzugeben. Dies bedeutet eine erhebliche Einsparung an Schaltungen, die zur Signalentkopplung dienen.

Die Taktierungsschaltung ist in einer bevorzugten Ausführungsform von den Ein-, Ausgabe-Einheiten ein- und ausschaltbar. Damit ist in einfacher Weise eine Ankopplung der Schaltungsanordnung an externe Geräte hergestellt

Eine weitere günstige Ausführungsform besteht darin, daß Ausgänge des Befehlsregisters an die Ein-Ausgabe-Einheiten anschließbar sind. Externe Geräte, denen eine Adresse zugeordnet ist, können somit direkt von der Schaltungsanordnung beeinflußt werden.

Die Erfindung wird im folgenden an Hand von in einer Zeichnung dargestellten Ausführungsbeispielen näher erläutert, aus denen sich weitere Merkmale und Vorteile ergeben. Es zeigt

F i g. 1 eine Schaltungsanordnung, schematisch,

F i g. 2a, 2b, 2c, 2d Befehlsformate.

Eine Schaltungsanordnung zur Steuerung industrieller Einrichtungen enthält einen Speicher 1, in dem Programme gespeichert sind. Der Speicher 1 kann daher als Festwertspeicher ausgebildet sein. Ein Befehlsadreßzähler 2 ist mit zwölf parallelen Ausgangsleitungen 3 versehen, über die der Speicher 1 adressiert wird. Die Ausgangsleitungen 3 sind an Eingänge AE eines Multiplexers 4 angeschlossen.

Der Speicher 1 enthält 13 parallele Ausgangsleitungen, von denen zwölf Leitungen 7 an Eingänge JA des Multiplexers 4 und eine Leitung 8 an ein Befehlsregister 9 angeschlossen ist. Von dreizehn parallelen Ausgangsleitungen 10 des Befehlsregisters 9 führen vier mit den niedrigsten Stellenwerten zum Steuereingang eines Status-Multiplexers 11 und die Leitungen mit den zweitniedrigsten Stellenwerten zu Sammelleitungen 12. Acht Leitungen 13 der Ausgangsleitungen 10 sind mit Eingängen einer Dekodierschaltung 14 verbunden. Die beiden Ausgänge mit den niedrigsten Stellenwerten sind weiterhin an eine Schaltung 15 angeschlossen, die Ausgänge 16,, 17 aufweist, die mit Leitungen 18, 19 verbunden sind. Die Leitungen 18,19 sind an Ausgänge von Registern 20, 21 gelegt. Dem Register 21 ist ein Zwischenregister 22 vorgeschaltet. Die Leitungen 18,19 sind mit Operanteneingängen B, A einer arithmetischen und/oder logischen Funktionen ausführenden Einheit 23 verbunden. Die Register 20,21 werden daher auch als B- und A -Register bezeichnet. Weiterhin sind die Leitungen 18 an Sammelleitung 24 gelegt. Die Leitungen 19 stehen zusätzlich mit Eingängen des Status-Multiplexers 11 in Verbindung.

Die arithmetische und/oder logische Funktionen ausführende Einheit 23 kann aus einem oder mehreren Funktionsgeneratoren aufgebaut sein, wie sie in der Veröffentlichung »A High Speed TTL Arithmetik-Logic Funktion Generator«, von D. R. Erdmann in »Texas Instruments, Circuits Division Development«, Januar 1970 beschrieben sind. Durch Anlegen entsprechender Signale an nicht näher bezeichnete Eingänge, die von der Dekodierschaltung 14 gespeist werden, kann die Einheit 23 auf Addition oder Subtraktion der ihren Operandeneingängen zugeführten Daten umgeschaltet werden. Die mit der Einheit 23 erzielbaren arithmetischen oder logischen Funktionen sind in den Tabellen IA, HA, HB auf den Seiten 3a, 3b und 3c der obengenannten Veröffentlichung dargestellt. Neben den arithmetischen Befehlen Addition und Subtraktion sowie Addition der Signale an den Operandeneingängen unter Hinzufügung einer binären einstelligen Zahl bzw. Subtraktion der Signale an den Operandeneingängen unter Abziehen einer einstelligen binären Zahl und

Erhöhung bzw. Verminderung der am Operandeneingang A anstehenden Zahl um eine binäre »1« sind noch folgende logische Funktionen für die Arbeitsweise der Einheit 23 in Verbindung mit den in F i g. 1 gezeigten Elementen von Bedeutung: UND-Verknüpfung der Signale an den Operandeneingängen A, B, ODER-, NAND-, NOR , EXKLUSIV-ODER- und ÄQUIVALENZ-Verknüpfung der Signale an den Operandeneingängen A, B, Komplementierung und Implikation der Signale an den Operandeneingängen A oder θ sowie die Umschaltung auf gleichartige Signale auf allen zwölf parallelen Ausgangsleitungen 25. Dies bedeutet, daß auf jeder Ausgangsleitung jeweils gleichzeitig eine logische »0« oder »1« zur Verfügung steht. Die Ausgangsleitungen 25 stehen mit Eingängen F des Multiplexers 4 und Sammelleitungen 26 in Verbindung. Neben den obengenannten Funktionen kann die Einheit 23 bei entsprechender Steuerung noch ein Linksverschiebung der am Operandeneingang A vorgegebenen Daten durchführen. In der Einheit 23 sind noch weitere nicht näher dargestellte Schaltkreise enthalten, die ein Signal EQ .auf eine Leitung 27 abgeben das anzeigt, ob als Ergebnis einer arithmetischen oder logischen Operation auf den Leitungen 25 der Wert Null auftritt. Die Leitung 27 ist an einen Speicher 28 angeschlossen.

Auf einer weiteren Ausgangsleitung 29 der Einheit 23 entsteht ein Signal t/Tzur Anzeige, ob die Einheit 23 bei einer logischen oder arithmetischen Operation einen Obertrag feststellt, der einem Ergebnis entspricht, das zu groß ist, um auf den zwölf Ausgangsleitungen 25 übertragen zu werden. Das Ergebnis einer derartigen Operation ist somit größer als der Wert 2¹² — 1. Die Überschreitung dieses Bereichs wird auf der Leitung 29 gemeldet, die an einen Speicher 30 angeschlossen ist.

Eine zusätzliche Ausgangsleitung 31 der Einheit 23 führt ein Signal OFL, mit dem gemeldet wird, ob der Betrag der am Ausgang der Einheit nach einer Operation abgegebenen Zahl größer als der Wert 2¹²-1 ist. Mit Hilfe des Signals UT kann noch entschieden werden, welche Bereichsüberschreitung vorliegt. Wenn das Signal OFL eine logische »1« und das Signa! UT eine logische »0« aufweist, ist das Ergebnis am Ausgang der Einheit 23 größer als + (2¹²-1). Weist jedes der Signale UT. OFL eine logische »1« auf, dann ist das Ergebnis kleiner als —(2¹²— 1). Die Leitung 31 ist mit einem Speicher 32 verbunden.

Der Multiplexer 4 enthält weitere zwölf Eingänge EN, die über Leitungen 40 an Sammelleitungen 41 gelegt sind. Dreizehn Ausgangsleitungen 33 des Multiplexers 4 sind an Eingänge des ß-Registers 20 des Zwischenregisters 22, des Befehlszählers 2 und des Befehlsregisters 9 gelegL

Die Ausgänge der Speicher 28, 30, 32 sind mit Eingängen des Status-Multiplexers Il verbunden, dessen Ausgang an einen Speicher 34 angeschlossen ist. Eine Ausgangsleitung 35 des als »Merker-Speicher« bezeichneten Speichers 34 ist auf einen Eingang der Dekodierschaltung 14 geführt.

Das Register 20 enthält sechzehn nicht näher dargestellte Zellen, die über Leitungen 36 von Signalen des Befehlsregisters 9 adressierbar sind, denen die vier Stellen mit dem niedrigsten Stellenwert zugeordnet sind. Weitere Ausgangssignale des Befehlsregisters 9, denen die vier nächsthöheren Stellenwerte zugeordnet sind, dienen zur Adressierung von sechzehn Zellen im Zwischenregister 22. Jede Zelle kann zwölf Flipflops aufweisen, die nicht näher dargestellt sind.

Eine Taktierungsschaltung 37 stellt die zum Betrieb der einzelnen Elemente notwendigen Taktsignale zur Verfugung. Die Taktierungsschaltung kann von Leitungen 38,39 aus gesteuert werden.

Ein Ausgang der Dekodierschaltung 14 ist weiterhin mit einer Leitung 42 verbunden.

An die Sammelleitungen 12, 24, 26, 41 und die Leitungen 38, 39, 42 sind Ein-Ausgabeeinheiten 5, 6 angeschlossen. Der Verkehr zwischen den Ein-Ausga-

H) beeinheiten 5,6 und der aus den Elementen 2,3,4,7 bis 11,13 bis 22,25,27 bis 37 und 40 bestehenden Einheit, in der Daten zentral verarbeitet werden, erfolgt im START-QUITTUNGS-PRINZIP, d.h. die Einheit liefert ein Startsignal z. B. über die Leitung 38 und erhält

ι ■> vom externen Modul dann die Quittung über die Leitung 39. Bis zur Quittung stehen auf den Sammelleitungen !2 die Moduladresse des angerufenen externen Moduls, auf den Sammelleitungen 24 Daten und auf der Leitung 42 die Operationsart zu Verfügung. Auf der Leitung 26 kann wahlweise eine Zusatzadresse ausgegeben werden. Während der Zugriffsdauer zu einem externen Modul dienen die Sammelleitungen 24 zur Ausgabe von Daten. Über die Sammelleitungen 41 werden Daten von externen Moduln 5,6 in den Multiplexer 4 eingegeben.

2Ί Die Ein-, Ausgabeeinheiten können als reine Sendeoder Empfangsmoduln ausgebildet sein. Es können auch Moduln mit Sende- und Empfangseigenschaften verwendet werden. Als Moduln werden z. B. zusätzliche Speicher, Dekodierschaltungen, besondere Steuerschal-

iii tungen für Ein- Ausgabegeräte usw. benutzt.

Die Auswahl von Moduln kann auch über einen Demultiplexer erfolgen, der über die Sammelleitungen 12 gesteuert wird. Die Dateneingabe auf die Sammelleitungen 41 erfolgt dann über einen den Moduln 5, 6

)"> vorgeschalteten Multiplexer.

In den Fig.2a, 2c und 2d sind Befehlsformate dargestellt, die in der Schaltungsanordnung gemäß F i g. 1 verwendet werden. Das Befehlsformat umfaßt Befehlsworte von 13 binären Stellen. Bei bestimmten

4» Befehlen können Befehlsworte auch 26 binäre Stellen einnehmen. Befehle sind im Speicher 1 als Bit-Datenworte gespeichert. Die Befehlswörter enthalten 7 Felder, von denen nicht alle Felder in jedem Befehl vorhanden sind. Die sieben Felder sind mit OP, AA, BA,

*■"> SA, N, K und MA bezeichnet.

Die Felder haben folgende Bedeutung:

OP-FeId: Im OP-FeId, das 5 bit umfaßt, ist die von einem Befehl jeweils auszuführende Opera- V) tion kodiert. Das OP-FeId belegt die Stellen

8 bis 13 eines Befehlsworts.

AA-FeId: Dieses Feld nimmt vier bit ein, die sich von

der Stelle 4 bis zur Stelle 7 des Befehlsworts

erstrecken- Die im AA-FeId enthaltene Zahl bezeichnet die Adresse einer Zelle des

/4-Registers21.

SA-Feld: Das ΒΑ-Feld, das vier bit von der Stelle 0 bis zur Stelle 3 eines Befehlsworts umfaßt, dient zur Adressierung einer Zelle des Ä-Registers M) 20.

5A-FeId: Dieses Feld belegt die gleiche Anzahl bit sowie die gleichen Stellen in einem Befehlswort wie das ΒΑ-Feld. Mit der im 5A-FeId enthaltenen Zahl werden einzelne Speicherfc⁵ stellen desjenigen ^-Registers adressiert, dessen Zahl im AA-FeId steht Weiterhin können durch das 5A-FeId die Speicher 28, 30 und 32 adressiert werden.

K-FeId: Das K-FeId umfaßt 11 bit, die alle Stellen eines Worts mit Ausnahme der Stelle 12 belegen. Die im K-FeId enthaltene Zahl dient bei bestimmten Befehlen als Sprungadresse.

/V-FeId: Das /V-FeId belegt die Stelle 12 in einem Wort und gibt eine Bedingung vor, bei deren Erfüllung die Zahl im K-FeId als Adresse behandelt wird.

MA-FeId: Das MA-FeId enthält ebenso vier Stellen m wie das Ba und SA-Feld. Durch das MA-FeId wird in Verbindung mit einem bestimmten Code im OP-FeId eine Adresse der durch den Befehl angesprochenen Ein-Ausgabeeinheit festgelegt. ι ^r>

Bei den Befehlen »Addition« oder »Subtraktion«, die das in Fig.2a dargestellte Format aufweisen wird der Inhalt der Adresse des SA-Felds zum Inhalt der Adresse des AA-Felds addiert oder subtrahiert und das Ergebnis .>u in die durch das AA-FeId adressierten Speicherzelle eingegeben.

Weiterhin sind die Befehle »Merker-Addition« oder »Merker-Subtraktion« vorgesehen, durch die der Inhalt des Speichers 34 zum Ergebnis einer Addition 2^ri hinzugefügt bzw. vom Ergebnis einer Subtraktion abgezogen wird. Diese Befehle enthalten OP, AA- und ΒΑ-Felder. Das Ergebnis der Operation wird in der durch das AA-FeId adressierten Zelle eingespeichert.

Bei den vorstehend erläuterten Befehlen werden die w von der Einheit 23 abgegebenen Signale EQ, UT, OFL die jeweils logische »0« oder »1 «-Signale führen, ebenfalls verwertet. Die den logischen Signalen entsprechende Information wird in die Speicher 28, 30, 32 eingegeben, bei denen es sich um Flipflops handeln r> kann.

Die im SA-Feld enthaltene Zahl dient bei einer anderen Art von Befehlen dazu, einzelne Speicherstellen desjenigen Registers zu adressieren, dessen Adresse im AA-FeId steht, und den Inhalt der ausgewählten *< > Stelle nach Maßgabe des Befehlscodes zu verarbeiten. Derartige Befehle sind »Addition Eins« und »Subtraktion Eins«, durch die der Inhalt der ausgewählten Speicherstelle um den Wert Eins erhöht oder vermindert wird. Überschreitet das Ergebnis einer derartigen « Operation die bereits oben eingehend erläuterten Zahlenbereiche oder entsteht das Ergebnis Null, dann werden die Signale EO, UT, OFL wie erwähnt, zur Meldung und Speicherung dieser Bedingungen ausgenutzt Bei Ausgabefehlern wird der Inhalt der im so AA-FeId angegebenen Adresse zu dem durch das A/A-Feld adressierten Ausgabegerät übertragen. Die im Register 21 vorhandene Zahl kann dabei als Adresse einer innerhalb des Ausgabegeräts adressierbaren Zelle benutzt werden Die Zahl steht während der Ausgabe auf der Leitung 18 an.

Bei der Ausführung nachfolgender Operationen können die von den vorstehend erläuterten Befehlen veränderten Register- oder Wortinhalte weiterverarbeitet werden. Beispielsweise ist es möglich. Daten, Adressen oder Befehle zu modifizieren. Die Modifikation vollzieht sich auf der Basis von einem Bit Dadurch ergibt sich eine besondere flexible Modifikationsmöglichkeit, die besonders für die Steuerung industrieller Einrichtungen geeignet ist Meldungen von zu steuernden Anlagen liegen sehr häufig in Form von geöffneten oder geschlossenen Schalterstelhmgen vor. Die erfindungsgemäße Anordnung erlaubt es, derartige, auf den Schalterstellungen beruhende Informationen in einzelnen Wörtern zu berücksichtigen. Die in Abhängigkeit von diesen Schalterstellungen zu treffenden Maßnahmen müssen demnach nicht mehr ganzen Wörtern zugeordnet werden, die für jeden Einzelfall in eigenen Zellen gespeichert sind. Das erfindungsgemäße Verfahren ermöglicht nicht nur eine vielseitige Anpassung an unterschiedliche Steuerungsanforderungen sondern bringt auch Einsparungen an Speicherplätzen.

Die in F i g. 1 gezeigte Anordnung kann dabei in einer Betriebsart arbeiten, die der bei digitalen Rechenmaschinen bekannten Arbeitsweise entspricht. In dieser Betriebsart werden Daten nach Maßgabe des Operationsteils eines Befehls wortweise verarbeitet. In einer anderen Betriebsweise bestimmen einzelne bit den Ablauf von Vorgängen, die insbesondere in S'crbindung mit industriellen Steuerungen der eingangs erwähnten Art verwendet werden.

Durch einen Befehl »Merker Setzen«, der das in F i g. 2b gezeigte Befehlsformat enthält, wird der Inhalt einer Speicherstelle, deren Adresse im SA-FeId und deren Zellenadresse im AA-FeId en'halten ist, ausgewählt und nach Maßgabe der in der Stelle 8 des Op-Felds enthaltenen Information in den Speicher 34 eingegeben. In Abhängigkeit von einer logischen »0« oder »1« wird der Inhalt dieser Speicherstelle unverändert oder invertiert in den Speicher 34 übertragen. Durch diese Maßnahmen werden einzelne Bit, denen bestimmte Bedeutungen bezüglich der zu steuernden Einrichtung zugeordnet sein können, ausgewählt und nachfolgenden Befehlen zur Verfugung gestellt.

Die Adressen im AA-FeId werden bei den Befehlen »Setzen Bit« bzw. »Zurücksetzen Bit« in der im vorstehenden Abschnitt erläuterten Weise benutzt. Der Inhalt einer ausgewählten Speicherstelle wird durch diese Befehle auf eine logische »1« oder »0« gesetzt. Mit diesen Befehlen lassen sich somit einzelne Stellen eines Worts in gewünschter Weise verändern. Vor Ausführung der Befehle »Addition Eins« bzw. »Subtraktion Eins« werden die Speicher 28,30,32 durch die Adresse im 5A-FeId ausgewählt und der Inhalt in den Speicher 34 gebracht, der in einer nachfolgenden Operation ausgewertet werden kann. Beim Befehl »Merker Setzen« wird der Speicher 34 gegen Ende der Operation gesetzt.

Der Inhalt des »Merker«-Speichers 34 wird bei der bereits oben erwähnten Operation »Merker Addition« oder »Merker Subtraktion« verarbeitet. Bei einem weiteren Befehl »Verzweigung, wenn Merker bejaht«, wird eine Verzweigung durchgeführt, falls der Inhalt des Speichers 34 eine logische »1« ist Als Sprungadresse dient die Adresse im 5A-FeId.

Bei einem Befehl »Verschiebe links« wird nur das OP- und das AA-FeId benutzt. Durch diesen Befehl wird der Inhalt der durch das AA-FeId adressierten Zelle nach links verschoben, wobei gleichzeitig der Inhalt des Speichers 34 in die Stelle mit dem niedrigsten Stellenwert eingefügt wird. Dieser Befehl bewirkt somit eine Multiplikation des Inhalts der adressierten Zelle mit dem Faktor zwei und eine Addition des Inhalts mit dem Inhalt des Speichers 34.

Das in Fig.2c dargestellte Format ist Konstanten vorbehalten, die in der Reihenfolge zunehmenden Stellenwerts die Stellen 0 bis 11 eines Worts einnehmen. Die Konstanten können in einer bestimmten Art von Befehlen als Sprungadresse verwendet werden. Derartige Befehle haben das in F i g. 2b dargestellte Befehlsfor-

mat. Bei einem solchen Befehl erfolgt eine Verzweigung eines Programmablauf*, wenn die durch das S/l-Feld adressierte Speicherstelle einer durch das /M-FeId adressierten Speicherstelle eine logische »0« oder »1« enthält. Ein Befehl bezieht sich somit auf die bejahte Bedingung, während ein anderer Befehl eine Verzweigung bei verneinter Bedingung durchführt. Da elf Bit der Konstanten zur Verfügung stehen, kann eine große Anzahl von Speicherstellen adressiert werden. Die vorstehend erläuterten Befehle können daher als »Status«-Verzweigungsbefehle bezeichnet werden.

Bei einem weiteren Befehl, der nur ein OP- und ein /4/4-FeId enthält, wird der Inhalt der durch das ,4A-FeId adressierten Speicherzelle als Befehl interpretiert.

In der in F i g. 1 dargestellten Schaltung laufen bei der Ausführung der oben erläuterten Befehle folgende Vorgänge ab:

Zu Beginn eines Operationszyklus gelangt ein Befehlswort über den Eingang JA des Multiplexers 4 und die Leitung 8 in das Befehlsregister 9. Nach dieser Einlesephase werden von der Dekodierschaltung 14 in einer nachfolgenden Ausführungsphase Steuersignale für den Multiplexer 4 sowie Lese- und Schreibsignale für die Register 20, 21, 22 erzeugt. Weitere von der Dekodierschaltung 14 ausgehende Sigale dienen als Ladesignale für den Befehlsadressenzähler 2, als Steuersignale für die Einheit 23 und die Veränderungsschaltung 15 sowie für die Taktierungsschaltung 37.

In der Ausführungsphase eines Operationszyklus werden die an den Eingängen F des Multiplexers 4 anstehenden Informationen bei allen Befehlen, mit Ausnahme der »Status«-Verzweigungsbefehle, an die Register 22, 21 durchgeschaltet. Bei arithmetischen Additions- oder Subtraktionsbefehlen werden die Inhalte durch die AA- bzw. B/4-Felder adressierter Speicherzellen der Register 21, 20 der Einheit 23 zugeführt die auf den Leitungen 25 das Ergebnis der arithmetischen Operation ausgibt. Dieses Ergebnis wird im Register 22 gespeichert und anschließend in das Register 21 in die adressierte Speicherzelle übertragen. Bei den Befehlen »Merker-Addition« bzw. »Merker-Subtraktion« wird neben einer Addition bzw. Subtraktion, deren Ablauf bereits dargelegt ist, der Inhalt des Speichers 34 über die Dekodierschaltung 14, die auf die Veränderungsschaltung 15 einwirkt, einem Eingang der Eineit 23 zugeführt und mit dem Ergebnis der Addition bzw. Subtraktion verrechnet. Die auf den Leitungen 27, 29,31 entstehenden Signale werden in der Ausführungsphase eines arithmetischen Befehls, nachdem das Ergebnis vorliegt, in die Speicher 28, 30 und 32

ϊ eingegeben.

Bei »StatuSK-Verzweigungsbefehlen stehen die Eingänge AFdes Multiplexers 4 mit dem Befehlsadressenzähler 2 in Verbindung.
Wenn von den Einheiten 5 oder 6 Informationen

κι übernommen werden sollen, geschieht dies durch einen besonderen Einlesebefehl, der eine Verbindung des Eingangs EN des Multiplexers 4 mit den Registern 20, 22,21 bewirkt.

Während der Befehlsausführungsphase werden Ope-

r> randen und das Ergebnis der durch die Einheit 23 verarbeiteten Operanden in den Registern 22, 21 gespeichert. Die Speicher 2i, 22 werden abwechselnd im Lese- oder Schreibbetrieb zur Aufnahme oder Abgabe von Informationen veranlaßt. Im Register 20

2« werden bei einer Operation Informationen entweder nur eingegeben oder nur ausgelesen.

Während der Befehlsausführungsphase wird die Adresse des Befehlsadreßzählers, sofern kein Sprungbefehl vorhanden ist, jeweils um eins erhöht. Bei

r> Verzweigungsbefehlen wird der Befehlsadreßzähler mit dem Inhalt einer Zelle des Speichers 1 oder des Registers 20 beaufschlagt. Das Einschalten der Einrichtung bewirkt die Einstellung des Befehlsadreßzählers auf den Inhalt nut;.

jo Die Veränderungsschaltung 15 stellt die gewünschten Pegel auf entsprechenden Leitungen 18,19 ein, während die zugehörigen Ausgänge der Register 20, 21 von diesen Leitungen abgeschaltet sind.

Die Taktierungsschaltung 37 gibt die Steuersignale so aus, daß die Schaltungsanordnung gemäß F i g. 1 in einer »verschachtelten« Arbeitsweise die Befehle verarbeitet. Zu Beginn eines Arbeitszyklus wird der Inhalt einer vom Befehlszähler ausgewählten Adresse in das Befehlsregister eingelesen und anschließend der Befehlszählerinhalt um eins erhöht In der Ausführungsphase wird der Inhalt der neuen Befehlsadresse aus dem Speicher 1 ausgelesen und der Befehlszählerinhalt anschließend wieder um eins erhöht. Nach der Ausführung des Befehls steht im Befehlsadreßzähler somit eine Adresse, die um zwei größer ist als die Adresse des gerade ausgeführten Befehls.

Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Vorrichtung zur Steuerung industrieller Einrichtungen, die Daten aber den Steuerungsablauf abgegeben und zugeführt erhalten, die in Form von die gleiche Anzahl binärer Stellen enthaltenden Wörtern in einer Datenverarbeitungsanlage entsprechend einem gespeicherten Programm verarbeitet werden, wobei die Datenverarbeitungsanlage eine arithmetische und/oder logische Funktionen ausführende Einheit aufweist, deren beiden Operandeneingängen über erste Leitungen Register vorgeschaltet sind, dadurch gekennzeichnet, daß die ersten Leitungen (18, 19) zwischen den Registern (20, 21) und den Operandeneingängen (B, A) für die mit dem jeweils auszuführenden Befehl vorgebbare Beaufschlagung der ersten Leitungen (18, 19) mit binären Werten durch eine Schaltung (15) über zweite Leitungen (16,17) gesteuert werden, daß erste Leitungen (19) außerdem an einen Multiplexer (11) angeschlossen sind, dessen weitere Eingänge von das Ergebnis einer arithmetischen oder logischen Operation in Bezug auf Grenzwerte definierenden Signalen beaufschlagbar sind, daß der Multiplexer (11) von Ausgangssignalen eines Befehlsregisters (9) steuerbar ist und daß der Ausgang des Multiplexers (11) über einen Speicher (34) an Eingänge einer Dekodierschaltung (14) angeschlossen ist, deren weitere Eingänge dem Befehlsregister (9) nachgeschaltet sind.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß einem der beiden Register (21) ein Zwischenregister (22) vorgeschaltet ist, dessen Eingänge parallel mit den Eingängen des anderen Registers (20), des Befehlsregisters (9) und eines Befehlsadreßzählers (2) an einen weiteren Multiplexer (4) angeschlossen sind, dessen Eingänge mit Ausgängen eines Programmspeichers (1) sowie der arithmetische und/oder logische Funktionen ausführenden Einheit (23) und an Ein-, Ausgabeeinheiten (5, 6) angeschlossen sind und der vom Befehlsregister (9) steuerbar ist.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ausgänge der arithmetische und/oder logische Funktionen ausführenden Einheit (23), der beiden Register (20, 21), sowie Ausgänge der Dekodierschaltung (14) und einer Taktierungsschaltung (37) an die Ein-Ausgabe-Einheiten (5, 6) anschließbar sind.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Taktierungsschaltung (37) von den Ein-Ausgabe-Einheiten (6) ein- und ausschaltbar ist.

5. Vorrichtung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß Ausgänge des Befehlsregisters (9) an die Ein-Ausgabe-Einheiten (5,6) anschließbar sind.