DE2262873B2 - Schaltungsanordnung zur ermittlung der klassenzugehoerigkeit von zeichen - Google Patents
Schaltungsanordnung zur ermittlung der klassenzugehoerigkeit von zeichenInfo
- Publication number
- DE2262873B2 DE2262873B2 DE19722262873 DE2262873A DE2262873B2 DE 2262873 B2 DE2262873 B2 DE 2262873B2 DE 19722262873 DE19722262873 DE 19722262873 DE 2262873 A DE2262873 A DE 2262873A DE 2262873 B2 DE2262873 B2 DE 2262873B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- character
- values
- characters
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
Description
X,
für alle Zeichenklassen Fgleichzeitig berechenbar sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß weiterhin vorgesehen sind
f) ein mit parallelen Eingängen an die Teilsummierwerke (90) angeschlossenes Pufferregister (11), welches nur einen Ausgang aufweist, die Summenwerte teilparallel übernimmt, jedoch seriell ausgibt,
f) ein mit parallelen Eingängen an die Teilsummierwerke (90) angeschlossenes Pufferregister (11), welches nur einen Ausgang aufweist, die Summenwerte teilparallel übernimmt, jedoch seriell ausgibt,
g) ein an einen Speicher (13) für im Adaptionsprozeß berechnete Klassenspezifische Summanden
(Cf) und an das Pufferregister (11) angeschlossener
Einbit-Volladdierer (12), welcher die genannten Summanden nacheinander zu den
Summenwerten für die Zeichenklassen addiert, und
h) ein an den Ausgang des Einbit-Volladdierers (12) sowie an einen weiteren Speicher (15) für
klassenspezifische Faktoren (Bf) angeschlossenes Multiplizierwek (14), welches als Ergebnis
von Multiplikationen der vorher erhaltenen Summen mit den Faktoren (Br) die Schätzwerte
(Of) ausgibt.
Die Erfindung betrifft eine Schaltungsanordnung für eine Zeichenerkennungsmaschine zur Ermittlung von
Bestimmungswerten (»Schätzwerten«) für die Wahrscheiiilichkeiten,
mit denen ein gelesenes Zeichen einer bestimmen Zeichenart (»Zeichenklasse«) angehört,
unter Verwendung von in einem Adaptionsprozeß anhand von Musterzeichen ermittelten Klcssifikatordaten,
in erster Linie Zeichpnmerkmale mit deren
Gewichten (Koeffizienten a,F einer Koeffizientenmatrix).
Eine Methode, nach der Klassifikatordaten der in Rede stehenden Art zu ermitteln sind, ist beschrieben in
ίο »Elektronische Rechenanlagen« 11 (1969) Heft 1, Seiten
21-23.
Danach läßt sich ein bei der Abtastung eines Zeichens erhaltenes quantisiertes Zeichenbild durch einen Merkmalsvektor
V beschreiben. Jede Komponente v, dieses Vektors repräsentiert ein Bildelement (Zeichenmerkmal},
wobei v, nur den Wert O (Δ nein) oder 1 (Δ ja)
annehmen kann.
Die Ermittlung der Klassenzugehörigkeit stellt
mathematisch gesehen eine Transformation dieses Vektors Kin einen Vektor D dar, wobei D die Aussage
über die Klassenzugehörigkeit von V enthält und als Schau vektor bezeichnet wird. Für den Vektor D gilt die
Darstellung D = (du d2, <4 ... dp - dK)- Hierin ist jede
Komponente ^(Schätzwert) einer Zeichenklasse Fvon insgesamt K Zeichenklassen zugeordnet
Mathematisch läßt sich eine Schätzfunktion dF(V) für
jede Zeichenklasse F durch einen Potenzreihenansatz approximieren:
dF =
+ a{ , r, · · ■ +α,, i\ · ■ ■ + a„f · r„
+ «Miifi. · V + amFv,,-V1 + ··· (1)
+ Terme höheren Grades.
Mit Einführung eines Eigenschaftsvektors X dessen Komponenten Zeichenmerkmale v,und Produkte v, · V1
sind, ist die Nichtlinearität der Schätzfunktion dF (V) vollständig in die Funktion X (V) verlegbar. Die
Schätz unktion dF(V)kann dann auch in der Form
geschrieben werden.
Werden die Koeffizientenvektoren Ai- aller Zeichenklasser
zu einer Koeffizientenmatrix A zusammengefaßt se erhält man für den Schätzvektor D folgende
Funktion:
= A- X(V).
(2)
Die Komponenten dieser Koeffizientenmatrix A werden unter Vorgabe von Zeichen, deren Bedeutung
bekannt ist, in einem gesonderten Adaptionsprozeß
ys berechnet, und zwar unter Beschränkung auf nur einen
Teil der in Frage kommenden Glieder.
Es kann beispielsweise für eine Erkennungs-SchaltungsarOrdnung
der später zu beschreibenden Art davon ausgegangen werden, daß zur Ermittlung des
Schätz\ektors eines in Rasterelemente aufgelösten Zeichers 512 Glieder benutzt werden. Damit erhält die
Gleichung dF(X)d\e Form
511
ι = I
ι = I
Eine Normierung der Koeffizienten a,F auf den
Zahlenbereich von -1 bis +1 bringt einen Normierungsfaktor Bf in die Beziehung Of(X) :
511
i- 1
i- 1
(3)
10
Aufgabe der Erfindung ist die Schaffung einer Schaltungsanordnung, die es erlauben soll, die Berechnung
von Schätzwerten durch Rechenabläufe der im Vorstehenden angegebenen Art mit großer Geschwindigkeit
durchzuführen, um eine möglichst hohe zeitliche ι s Durchlaufrate nacheinender zu lesender Zeichen zu
ermöglichen.
Erfindungsgemäß sind in einer Schaltungsanordnung der eingangs angegebenen Art in Kombination
vorgesehen,
a) eine Speicheranordnung mit zwei SpeicherteiJen
mit jeweils wahlfreiem Zugriff, in die ein in schwarzen und weißen Bildelementen entsprechenden
Bits aufgelöstes Zeichen gleichzeitig einschreibbar ist.
b) ein an die Speicheranordnung angeschlossener Adressenspeicher, welcher die Adressen der im
Adaptionsprozeß angesetzten, miteinander zu verknüpfenden Bildelemente enthält,
c) eine UND-Verknüpfungsschaltung zur Bildung von
Verknüpfungswerten X1 durch die Adressen auswählbarer Bits vk Vj,
d) ein Speicher, welcher die Koeffizienten a,/· der Koeffizientenmatrix enthält,
e) einandieUND-Verknüpfungsschaltungundanden
Speicher angeschlossenes Rechenwerk mit parallel arbeitenden Teilsummierwerken, in denen Summenwerte
40
für alle Zeichenklassen Fgleichzeitig berechenbar
sind. 4S
Vorzugsweise sind weiterhin vorgesehen
f) ein mit parallelen Eingängen an die Teilsummierwerke angeschlossenes Pufferregister, welches nur
einen Ausgang aufweist, die Summenwerte teilparallel überr immt, jedoch seriell ausgibt,
g) ein an einen Speicher für im Adaptionsprozeß berechnete klassenspezifische Summanden Cr und
an das Pufferregisler angeschlossener Einbit-Volladdierer,
welcher die genannten Summanden nacheinander zu den Summenwerten für die Zeichenklassen addiert, und
h) ein an den Ausgang des Einbit-Volladdierers sowie
an einen weiteren Speicher für klassenspezifische Faktoren Bf angeschlossenes Multiplizierwerk,
welches als Ergebnis von Multiplikationen der vorher erhaltenen Summen mit den Faktoren Bf
die Schätzwerte ^ausgibt.
Anhand der F i g. 1 und 2 wird eine erfindungsgemäße Schaltungsanordnung im folgenden noch näher beschrieben.
F i g. 1 zeigt eine Anordnung zur Schätzwertberechnung und
F i g. 2 ein Summierwerk dieser Anordnung.
In Fig. 1 ist 1 ein aus einem Schieberegister
bestehender Bildspeicher und 2 ein Adressenspeicher einer nicht näher dargestellten Zeichenerkennungsmaschine.
3 zeigt einen Einspeicher-Adressenzähler. Der Adressenspeicher 2 ist mit anhand von Stichproben in
einem Adaptionsprozeß berechneten Verknüpfungsanweisungen zu gleichen Teilen 21,22 (doppelt) geladen.
Mit 4 und 5 sind Speicher mit wahlfreiem Zugriff bezeichnet. Beide Speicher 4,5 sind gemeinsam an den
Bildspeicher 1 angeschlossen und außerdem über je em Adressenregister 6 und 7 über Multiplexer 61 und 71 mit
dem Adressenspeicher 2 und dem Einspeicher-Adressenzähler 3 verbunden. Beide Speicher 4 und 5 haben
außerdem je eine Verbindung zu einer konjunktiven Verknüpfungsschaltung 8. An diese Verknüpfungsschaltung
8 ist ein Summierwerk 9 angeschlossen, das eine der Anzahl der vorhandenen Zeichenklassen entsprechende
Zahl von Einzelsummierwerken in sich vereinigt (F ig. 2), welche aus beispielsweise 16 6stelligen
Multiplexern 90, ebensoviel 6stelligen Eingangsregistern 91, 12steJJigen Binäraddierern 92 und 12stelligen
Ergebnisregistern 93 bestehen.
10 ist ein an das Summierwerk 9 angeschlossener Koeffizientenspeicher, der mit anhand von Stichproben
im Adaptionsprozeß berechneten merkmals- und klassenspezifischen Koeffizienten a,T geladen ist. Im
weiteren ist 11 ein zwischen das Summierwerk 9 und einen Einoit-Volladdierer 12 geschaltetes Pufferregister.
An den Einbit-Volladdierer 12, der mit einem Summenspeicher
13 verbunden ist, schließt sich ein mit einem Faktorspeicher 15 verbündendes Multiplizierwerk 14
an.
Die in Klammern gesetzten Ziffern an den Leitungen der Figuren 1 und 2 geben die Anzahl der Adern an, aus
denen die betreffende Verbindung besteht. Masseleitungen sind nicht dargestellt.
Ist nun ein Zeichen abgetastet worden und in den Bildspeicher 1 eingeschrieben und von einem nicht
dargestellten Zentrierwerk die zentrierte Lage gemeldet worden, so gibt der Adressenzähler 3 ein 16 Takte
umfassendes Einschreibsignal mit der Taktfrequenz des Bildspeichers 1 an die Speicher 4 u. 5. Der Adressen~ähler
liefert die Adressen von 0 bis 15 und gibt diese gleichzeitig an die Adressenregister 6,7.
Mit diesen 16 Takten des Adressenzählers 3 werden die Merkmalsdaten aus dem Bildspeicher 1 in die beiden
Speicher 4 und 5 gleichzeitig übernommen. Nach diesem Einspeicherzyklus werden die Verknüpfungsanweisungen
des Adressenspeichers 2 an die Adressenregister 6, 7 geschaltet. Da beide Speicher 4, 5 wahlfreien Zugriff
haben, ist jede Speicherstelle adressierbar. Mit je acht Adressenbits der Adressenregister 6, 7 werden die
Speicher 4 und 5 adressiert, so daß an den Ausgang des einen Speichers (v,) durchgeschaltet wird das in der
Verknüpfungsschaltung 8 mit einem Bit (vj vom Ausgang des anderen Speichers zu einer Merkmalsverknüpfung x, verknüpft wird.
Die Merkmalsverknüpfungen x, werden dem Summierwerk
9 zugeführt, um hier in einer der Anzahl der zu erkennenden Zeichenklassen entsprechenden Zahl
von parallel arbeitenden Summierwerken (z. B. 16) eine Akkumulation der Koeffizienten a,y des Koeffizientenspeichers
10 zu steuern. Am Ausgang des Summierwerkes 9 erscheinen die Summenwerte SUf- Um das
Summierwerk für die Berechnung eines nachfolgenden Zeichenmusters wieder bereitzustellen, werden die
Summenwerte aus dem Akkumulatorregister teilparallel in ein Pufferregister 11 übergeben,
Anschließend werden im Adaptionsprozeß berechnete und im Speicher 13 gespeicherte Summanden Cf in
einem 1-Bit-Volladdierer 12 zu den SUf- Werten addiert.
Schließlich werden die erhaltenen Summenwerte (SUf + Cf) noch in einem Multiplizierwerk 14 mit
gleichfalls im Adaptionsprozeß berechneten, im Speicher 15 gespeicherten Faktoren Bf multipliziert. Diese
Multiplikation wird nach einem an sich bekannten Verfahren der wiederholten, stellenverschobenen Addition
des einen Faktors, gesteuert durch den anderen Faktor, durchgeführt. Die dp Werte für die einzelnen
Zeichenklassen F werden nacheinander in nur einem Multiplizierwerk 14 berechnet
In den F i g. 1 und 2 sind an den Multiplexern 61 und 71 sowie am Summierwerk 9, dem Einbitvolladdierer 12
und dem Multiplizierwerk 14 offene, mit den Buchstaben a und b bezeichnete Eingänge dargestellt. An all
diese Eingänge lassen sich andere Adressenspeicher 2 bzw. Koeffizientenspeicher 10, Summandenspeicher 13
und Faktorenspeicher 15 anschließen, die mit anderen Zeichenarten angehörenden spezifischen Werten geladen
sein können.
Durch Anlegen eines Umschaltsignals U an die Multiplexer 61,71 und 90 sowie an den Einbitvolladdierer
12 und das Multiplizierwerk 14 ist es möglich, mit der beschriebenen Anordnung auch die Klassenzugehörigkeit
von Zeichen einer zweiten Zeichenart oder weiterer solcher zu ermitteln, wenn es sich um die
Ermittlung der Klassenzugehörigkeit von Schriftzeichen handelt. Solch ein Umschaltsignal U kann durch
einen Handumschalter oder auch durch eine auf der Lesezeile eines Zeichenträgers angebrachte Markierung,
zu deren Erekennung die Erkennungseinrichtung ausgerüstet sein muß, erzeugt werden.
Am Ausgang des Multiplizierwerkes 14 werden die Schätzwerte dp erhalten, deren Größen in einem nicht
dargestellten Diskriminator ausgewertet werden und eine eindeutige Aussage über die Klassenzugehörigkeit
des im Speicher 1 eingeschriebenen Zeichens liefern.
Hierzu 2 Blatt Zeichnungen
980
Claims (1)
1. Schaltungsanordnung für eine Zeichenerkennungsmaschine
zur Ermittlung von Bestimmungswerten (»Schätzwerten«) für die Wahrscheinlichkeiten,
mit denen ein gelesenes Zeichen einer bestimmten Zeichenart (»Zeichenklasse«) angehört,
unter Verwendung von in einem Adaptionsprozeß anhand von Musterzeichen ermittelten Klassifikatordaten,
in erster Linie Zeichenmerkmalen mit deren Gewichten (Koeffizienten a,F einer Koeffizientenmatrix),
dadurch gekennzeichnet, daß in Kombination vorgesehen sind
a) eine Speicheranordnung (4, 5) mit zwei Speicherteilen (4 bzw. 5) mit jeweils wahlfreiem
Zugriff, in die ein in schwarzen und weißen Bildeleinenten entsprechenden Bits aufgelöstes
Zeichen gleichzeitig einschreibbar ist,
b) ein an die Speicheranordnung (4,5) angschlossener
Adressenspeicher (21, 22), welcher die Adressen der im AdaptionsprozeB angesetzten,
miteinander zu verknüpfenden Bildelemente enthält,
c) eine UND-Verknüpfungsschaltung (8) zur Bildung von Verknüpfungswerten (X) durch die
Adressen auswählbarer Bits (v„ v),
d) ein Speicher (10), welcher die Koeffizienten a,r
der Koeffizientenmatrix enthält,
e) ein an die UN D-Verknüpfungsschaltung (8) und
an den Speicher (10) angeschlossenes Rechenwerk (9) mit parallel arbeitenden Teilsummierwerken
(90), in denen Summeriwerte
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722262873 DE2262873B2 (de) | 1972-12-22 | 1972-12-22 | Schaltungsanordnung zur ermittlung der klassenzugehoerigkeit von zeichen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722262873 DE2262873B2 (de) | 1972-12-22 | 1972-12-22 | Schaltungsanordnung zur ermittlung der klassenzugehoerigkeit von zeichen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2262873A1 DE2262873A1 (de) | 1974-07-11 |
DE2262873B2 true DE2262873B2 (de) | 1977-04-07 |
Family
ID=5865177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722262873 Pending DE2262873B2 (de) | 1972-12-22 | 1972-12-22 | Schaltungsanordnung zur ermittlung der klassenzugehoerigkeit von zeichen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2262873B2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2813157A1 (de) * | 1978-03-25 | 1979-09-27 | Dornier Gmbh | Verfahren zur automatischen musterauswertung mit hilfe schneller bildverarbeitung und schaltung zur durchfuehrung des verfahrens |
-
1972
- 1972-12-22 DE DE19722262873 patent/DE2262873B2/de active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2813157A1 (de) * | 1978-03-25 | 1979-09-27 | Dornier Gmbh | Verfahren zur automatischen musterauswertung mit hilfe schneller bildverarbeitung und schaltung zur durchfuehrung des verfahrens |
Also Published As
Publication number | Publication date |
---|---|
DE2262873A1 (de) | 1974-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2934971C2 (de) | Nach dem Fließbandprinzip arbeitender Zentralprozessor | |
DE69821408T2 (de) | Multiplikationsverfahren und -vorrichtung | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE3132225C2 (de) | Einrichtung für die Adressierung gespeicherter Ergebniswerte bei einer schnellen Hadamard-Transformation | |
DE2625973B2 (de) | Verfahren und Anordnung zur redundanzvermindernden Transformation von Bildern | |
DE2523860C3 (de) | Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion | |
DE19758079A1 (de) | Verfahren und Vorrichtung zur Galoisfeld-Multiplikation | |
DE2909153A1 (de) | Einrichtung zur elektronischen verarbeitung von bild- und/oder zeichenmustern | |
DE2619418A1 (de) | Verfahren und vorrichtung zur umwandlung einer binaerzahl in eine zahl modulo m | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DD208499A3 (de) | Mehrdimensionaler paralleler speicher | |
EP0043571B1 (de) | Schaltungsanordnung zur maschinellen Zeichenerkennung | |
EP0620519B1 (de) | Vorrichtung zur Inferenzbildung und Defuzzifikation und ihre Verwendung in einem hochauflösenden Fuzzy-Logik-Coprozessor | |
DE4010735C2 (de) | ||
DE2064606A1 (de) | Anordnung zur Echtzeitverarbeitung elektrischer Signale | |
DE2262873B2 (de) | Schaltungsanordnung zur ermittlung der klassenzugehoerigkeit von zeichen | |
DE2727051A1 (de) | Einrichtung zur binaeren multiplikation einer zahl mit einer summe aus zwei zahlen | |
DE3416536C2 (de) | ||
EP0195281B1 (de) | Schaltungsanordnung für die Bildverarbeitung | |
DE2142636C3 (de) | Rechenwerk für die Durchführung digitaler Multiplikationen | |
EP0294540A2 (de) | Verfahren zur zweidimensionalen diskreten inversen Cosinus-Transformation | |
DE4014767A1 (de) | Verfahren zum gewinnen eines elektrischen signals durch korrelation | |
DE4204448C2 (de) | Halbleiterspeichereinrichtung zum Speichern von zwei Arten binärer Zahlen, Verwendung einer Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE19757891C2 (de) | Arithmetische Betriebseinrichtung zum Berechnen einer Summe von zwei Produkten | |
DE3007381A1 (de) | Verfahren und system zum verarbeiten von videodaten |