DE2248334A1 - Verfahren und vorrichtung zur informationsuebertragung - Google Patents
Verfahren und vorrichtung zur informationsuebertragungInfo
- Publication number
- DE2248334A1 DE2248334A1 DE19722248334 DE2248334A DE2248334A1 DE 2248334 A1 DE2248334 A1 DE 2248334A1 DE 19722248334 DE19722248334 DE 19722248334 DE 2248334 A DE2248334 A DE 2248334A DE 2248334 A1 DE2248334 A1 DE 2248334A1
- Authority
- DE
- Germany
- Prior art keywords
- information
- transmission
- receiver
- transmitter
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Böblingen, 29. September 1972 jo-fr
<y ο t Q O Q L
Anmelderin: IBM Deutschland GmbH
Pascalstr. 100 7000 Stuttgart 80
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: GE 972 019
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur übertragung von Information zwischen den Bausteinen eines Datenverarbeitungssystems,
wobei der Information Prüf- oder Korrekturinformation beigegeben ist.
Das Konzept moderner Datenverarbeitungsanlagen basiert oft auf einer modularen Struktur, d.h., daß die zentrale Verarbeitungseinheit und die Steuerungen für die Peripheriegeräte aus einer
Anzahl relativ selbständiger Bausteine, den sogenannten Verarbeitungsmoduln, aufgebaut sind.
Die Vorteile eines modularen Aufbaus, die sehr häufig in einer
einfacheren logischen Struktur sowie einer einfacheren Wartung, infolge einer besseren Austauschbarkeit fehlerhafter Bausteine
liegen, werden jedoch durch ein kompliziertes System von Datenaustauschkanälen
erkauft, die die einzelnen Bausteine miteinander verbinden.
Zur Erzielung einer höchstmöglichen Arbeitsgeschwindigkeit des Gesamtsystems ist es erforderlich, die übertragungsgeschwindig- '
keiten zwischen den Verarbeitungsmoduln oder Bausteinen soweit wie möglich den internen Verarbeitungsgeschwindigkeiten derselben
anzupassen. Die bisher benutzten Verfahren zur Datenübertragung
409817/0443
22^8334
weisen eine Reihe von Nachteilen auf, die, infolge der Steigerung der internen Arbeitsgeschwindigkeiten durch Anwendung neuer Prograimniermethoden
(z.B. Mikroprograminierung) und durch die Benutzung neuer Schaltkreistechnologien, die Übertragungswege zwischen
den einzelnen Rechnerbausteinen zum Engpaß des gesamten Systems werden lassen. Dies sei nachfolgend anhand eines Beispiels verdeutlicht,
das ein bisher benutztes Verfahren zur Informationsübertragung zwischen den Bausteinen beschreibt.
Bisher wurde beim Austausch von Information zwischen sendenden
und empfangenden Bausteinen (Sender und Empfänger) in der Weise verfahren, daß nach Eintreffen einer Anfrage vom Empfänger beim
Sender letzterer die zu übertragenden Daten in ein Zwischenregister bringt und nach dieser übertragung ein Antwortsignal generiert,
das an den Empfänger zwecks Einleitung der Informationsübertragung übermittelt wird. Dieses Antwortsignal gibt an, daß
die Information im Zwischenregister abgerufen werden kann. Daraufhin synchronisiert sich nun der Empfänger auf dieses Signal und
übernimmt die Information aus dem Zwischenregister.
Zur überprüfung der Information auf ihre Richtigkeit erfolgt jeweils
nach übertragung derjenigen Informationsmenge, für die die begleitende Prüf- oder Korrekturinformation vorgesehen ist, eine
Kontrolle der übertragenen Information hinsichtlich dieser Prüfoder Korrekturinformation.
Im einfachsten Falle wird einer bestimmten Bitmenge ein Paritätsbit hinzugefügt, so daß nach der Übertragung dieser Bitmenge im
Rahmen einer Fehlerprüfung eine Paritätsprüfung durchgeführt werden muß. In einer mikroprogrammgesteuerten Maschine geschieht
dies jeweils durch eine spezielle Instruktion, um deren Dauer sich die Übertragungszeit für die zu prüfende Bitmenge verlängert.
Auf diese Weise wird die Gesamtübertragungszeit einer sehr großen Bitmenge erheblich verlängert, da für jede Bitmenge, die von
einer Prüf- oder Korrekturinformation begleitet wird, z.B. für jedes Byte, dem ein Paritätsbit beigegeben ist, mit Hilfe einer
409817/0443 GE 972 019
"■ j —
Makroinstruktion die Richtigkeit der Informationsmenge überprüft
werden muß.
Dieses bekannte Verfahren zur Informationsübertragung zwischen
den Bausteinen eines Datenverarbeitungssystems weist demnach die genannten Nachteile auf, die zu einer Begrenzung der Informationsübertragungsgeschwindigkeit
führen. Dies fällt um so mehr ins Gewicht, als gerade die Verarbeitungsgeschwindigkeit innerhalb
der einzelnen Bausteine eines Systems infolge verbesserter Technologie und weiterentwickelter Programmiertechnik ständig
gestiegen sind.
Die Aufgabe der Erfindung ist es daher, die genannten Nachteile der bekannten Verfahren zur Informationsübertragung zu vermeiden,
um auf diese Weise eine größtmögliche Anpassung der übertragungsgeschwindigkeit
zwischen den Bausteinen eines Datenverarbeitungssystems an deren interne Verarbeitungsgeschwindigkeiten zu erzielen.
Diese Aufgabe wird bei einem Verfahren zur Übertragung von Information
zwischen den Bausteinen eines Datenverarbeitungssystems, wobei der Information Prüf- oder Korrekturinformation beigegeben
ist, dadurch gelöst, daß in einem ersten Betriebsfall der, die Information empfangende Baustein (Empfänger) mittels einer ersten
Instruktion ein Abfragesignal an den sendenden Bausteinen (Sender) liefert, daß der Sender mittels eines Antwortsignals für den Empfänger
eine Synchronisation erzeugt, noch bevor die Information im Sender bereitsteht, daß ferner der Empfänger mittels der Prüf-
oder Korrekturinformation einen übertragungsfehler feststellen
kann, daß weiter beim Vorliegen eines Fehlers eine Fehleranzeige gespeichert und mittels, der Korrekturinformation eine Korrektur
der Information oder, wenn keine Korrekturinformation mitübertragen
wird, eine Neuerzeugung der Prüfinformation aus der empfangenen
Information vorgenommen wird, ohne daß eine Unterbrechung der Übertragung erfolgt und daß schließlich die gespei-
GE 972 019 4 0 9 8 1 7 / 0 A A 3
cherte Fehleranzeige nach erfolgter übertragung bei nicht korrigierfähiger
Information eine Wiederholung der übertragung auslöst.
Für die Anordnung zur Durchführung des Verfahrens besteht die Erfindung darin, daß folgendes vorgesehen ist:
Mindestens ein Zwischenregister zur Aufnahme der bereitgestellten Information, mindestens eine Korrektur- oder
Prüfschaltung, deren Ausgang mit einem Fehlerspeicher verbunden ist und mindestens ein Prüfinformationsgenerator,
dessen Ausgang mit einer im Datenfluß liegenden Torschaltung verbunden ist.
Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen
des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.
Bei der durch die Erfindung vorgeschlagenen Lösung erfolgt eine Überlappung der für die Einleitung der Informationsübertragung
notwendigen Schritte, wodurch ohne direkte Geschwindigkeitserhöhung, beispielsweise durch verbesserte technologische Maßnahmen,
die für die übertragung, besonders von großen Informationsmengen,
erforderliche Zeit verkürzt wird. Durch die vorab vorgenommene Fehlerkorrektur, beispielsweise an der eine bestimmte Informationsmenge
begleitenden Prüfinformation, die nun für eine an sich
nicht korrekte Information so erzeugt wird, daß die empfangende Einheit diese fehlerhafte Information nicht als fehlerhaft erkennt,
wird erreicht, daß zusammengehörige Informationsgruppen, wie beispielsweise ganze Mengen von Datensätzen, nicht durch mögliche
Fehlerroutinen unterbrochen werden. Dadurch wird es möglich, die UbertragungsIeistung zu verbessern, insbesondere dann, wenn
die Fehlersicherheit der Übertragungsstrecke und in den einzelnen Bausteinen besonders hoch ist, was bei den heutigen modernen Technologien
stets der Fall ist.
ge 972 019 A 098 1 7 /OA 43
Im folgenden wird die Erfindung anhand eines durch Zeichnungen
erläuterten Ausführungsbeispiels näher beschrieben. Es zeigen:
Fig. IA eine zeitabhängige Darstellung der zwischen
Empfänger und Sender übertragenen Signale für
eine Synchronisation in einem ersten Betriebsfall (.1),
Fig. IB eine zeitabhängige Darstellung der zwischen
Empfänger und Sender übertragenen Signale für eine Synchronisation im zweiten Betriebsfall
(2),
Fig. 2 eine vereinfachte Darstellung einer übertragungsschaltung
zwischen Sender und Empfänger und
Fig. 3 eine ausführlichere Darstellung der Schaltung
zur Informationsübertragung zwischen Sender und Empfänger und in der umgekehrten Richtung.
In Fig. IA ist die zeitabhängige Erzeugung der Steuersignale
dargestellt, die eine Informationsübertragung in einem ersten Betriebsfall veranlassen. In dieser Figur stellt die obere
Horizontale den Sender und die untere Horizontale, die gleichzeitig die Zeitachse bildet, die Empfängerebene dar. Im ersten
Betriebsfall (1) erzeugt der Empfänger, durch eine Instruktion 1 gesteuert, ein Anfragesignal, das er an den Sender richtet
und das den Sender abfragt, ob er Information für den Sender
besitzt. Der Sender erzeugt daraufhin ein Antwortsignal, das während der Instruktion 2 vom Empfänger festgestellt wird und
Auskunft darüber gibt, daß der Sender in Kürze Information für
eine übertragung bereitstellt. .
Während bei dem bekannten Verfahren nun die Information in einem
Zwischenspeicher, z.B. einem Senderegister/ bereitgestellt
wird, und nach der Bereitstellung und Gültigkeitsprüfung erst
ge 972 019 4098177 0443
224333A
— D ~
das Antwortsignal erzeugt und zu dem Empfänger übertragen wird,
auf welches sich der angesprochene Empfänger dann synchronisiert und dann die Informationsübertragung durchgeführt wird, erfolgt
bei dem erfindungsgemäßen Verfahren bereits am Anfang der auf die Instruktion 1 folgenden Instruktion 2 die Übermittlung des Antwortsignals,
wodurch der Empfänger sich jetzt bereits synchronisieren und die Übernahme der Information vorbereiten kann.
Da die Bereitstellung der Information innerhalb des Senders einen Zeitraum einnimmt, der ungefähr, bzw. in manchen Fällen sogar
exakt dem Zeitpunkt entspricht, den der Empfänger zum Starten der übernahmeinstruktion benötigt, ergibt sich hier der Vorteil,
daß die Information bereits kurz nach Bereitstellung übernommen werden kann, wie noch ausführlich im Zusammenhang mit der Erläuterung
der Fig. 3 zu sehen sein wird. Auf diese Art wird während jeder Informationsübertragung ein kleiner Zeitraum eingespart,
der wegen der erforderlichen Vielzahl von Informationsübertragungen bei den modular aufgebauten Systemen insgesamt eine erhebliche
Zeitersparnis bedeutet. Durch dieses zeitliche Zusammenschieben der gesamten übertragung ist es auch möglich, durch
eine Akkumulierung solcher Information, die angibt, daß eine Informationsgruppe fehlerbehaftet ist, eine größere Informationsmenge ohne zwischenzeitliche Neusynchronisation zu übertragen,
die nämlich immer dann erforderlich gewesen wäre, wenn ein Fehler festgestellt worden wäre. Gegenüber dieser Technik wird
also bei der Erfindung eine größere Informationsmenge, auch wenn sie fehlerbehaftet war, geschlossen, d.h. nicht unterbrochen
übertragen und es wird lediglich eine Fehleranzeige gespeichert, die aber nur angibt, daß bei der übertragenen Informationsmenge
fehlerhafte Information vorhanden war.
In Fig. IB ist die erfindungsgemäße Technik für einen zweiten
Betriebsfall (2) dargestellt, der im Prinzip dem ersten sehr ähnlich ist. Bei diesem Betriebsfall erzeugt der Sender das
Anfragesignal, das etwa die Bedeutung einer Aufforderung an den Empfänger hat, dem Sender Information abzunehmen.
GE972O19 409817/0443
Der Empfänger erzeugt daraufhin, wenn er nicht gerade eine dringlichere
Funktion auszuführen hat, ein Antwortsignal, das die Bedeutung einer Aufforderung an den Sender hat, die Information
zu liefern.
Bezüglich der die Informationsübertragung auslösenden und synchronisierenden
Wirkung gibt es zwischen den beiden Betriebsfällen keinen Unterschied.
In Fig. 2 ist das Prinzipschaltbild einer Anordnung zur Durchführung
des erfindungsgemäßen Verfahrens dargestellt. Die mittels der Instruktion 1, die eine Makroinstruktion sein kann, aufgesetzte
Verriegelungsschaltung 21 erzeugt ein Anfragesignal, das an die Verriegelungsschaltung 22 innerhalb des Senders übertragen
wird. Der Ausgang der Verriegelungsschaltung 22 beeinflußt die Prioritätssteuerschaltung 23, die einerseits Eingänge und andererseits
Ausgänge für jeden mit dem Sender gekoppelten Empfänger besitzt. Die Prioritätssteuerschaltung 23 dient dazu, die Reihenfolge
der zu beantwortenden Anfragen nach vorgebbaren Gesichtspunkten zu ordnen. Das auf der rechten Seite der Prioritätssteuerschaltung
23 dargestellte Antwortsignal gelangt nun gleichzeitig beispielsweise in die Speicherlesesteuerung 25 des Senders
und zu einer Verriegelungsschaltung 24 innerhalb des Senders. In der Speichersteuerschaltung 25 bewirkt das Antwortsignal die
Bereitstellung der Information, beispielsweise in einem Zwischenregister
des Senders. Die ebenfalls vom Antwortsignal beeinflußte Verriegelungsschaltung 24 im Empfänger gibt ein die
Instruktion 2 startendes Signal ab. Diese Instruktion bewirkt die Synchronisation des Empfängers mit dem Sender, wonach mittels
der Instruktion 3 die übertragung der Information aus dem Sender in ein Datenregister 26 des Empfängers bewirkt wird.
In Fig. 3 ist eine Einrichtung zur Durchführung des erfindungsgemäßen
Verfahrens als Blockschaltbild ausführlicher dargestellt. Die Bedeutung der einzelnen Bauteile für die Erfindung, soweit
nicht die Beschriftung der Zeichnung selbsterklärend wirkt, sei
409817/0443 -
— ο ~
nachfolgend erläutert. Die in Fig. 3 gezeigte Schaltung dient sowohl zur Informationsübertragung von einem zentralen Baustein
MSC, beispielsweise einer Hauptspeicher-Steuereinheit zu einem Satelliteribaustein IOP, beispielsweise einer Ein/Ausgabegeräte-Steuereinheit,
als auch zur Informationsübertragung in umgekehrter Richtung von IOP nach MSC. Auch in dieser Darstellung der Fig.
sind die beiden Betriebsfälle (1) und (2) unterschieden.
Die für die Übertragung vorgesehene Information ist im Beispiel der Fig. 3 in, aus jeweils zwei Bytes bestehenden Halbwörtern
organisiert. Diese Bytes werden nachfolgend als rechtes Byte (R) und linkes Byte (L) bezeichnet. Demzufolge sind auch von MSC zwei
Eingangssammelleitungen vorgesehen, eine für das linke Byte (L) und eine für das rechte Byte (R). Die zu MSC führenden Datensammelleitungen
sind in der gleichen Weise angeordnet.
Zu Beginn eines Übertragungszyklus wird mittels einer von IOP übertragenen IOP-Instruktion, die im Instruktionsdecodierer 31,
dargestellt in Fig. 3, entschlüsselt wird, ein Anfragesignal an MSC generiert. Wie oben bereits beschrieben, erzeugt MSC das
Antwortsignal, das im allgemeinen ein Rechteckimpuls ist, dessen Rückflanke bis zum Punkt Pl in den Fign. IA und IB reicht. Mit
diesem Antwortsignal synchronisiert sich nun der Baustein IOP auf den Sender (MSC).
Die Daten stehen auf den genannten Sammelleitungen im Betriebsfall (1) nur bis längstens zum Zeitpunkt Pl auf den genannten
Eingangssammelleitungen von MSC zur Verfügung. Das Vorliegen des Antwortsignals vom MSC wird mittels der Instruktion 2 festgestellt.
Die zu diesem Komplex gehörenden Details sind in Fig. 3 nicht näher erläutert. Nach seiner Synchronisierung mit
dem Sender generiert der Baustein IOP, also der Empfänger, aus einer entsprechenden Instruktion (Instruktion 3) mit Hilfe des
Instruktionsdecodierers 31 das Signal "Daten abrufen". Hierdurch werden die vom Sender, also MSC, zwischenzeitlich in die
Zwischenregister 32A und 32B übertragenen Daten über die Tor-
GE972019 409817/0443
schaltung 35 abgegeben.
Bei der beschleunigten übertragung wird vom XOP-Programm je,-doch
nicht die Instruktion 3r die das Ausgangssignal "Daten
abrufen" erzeugt, -ausgeführt/, sondern eine kombinierte Instruktion,
die nach ihrer Decodierung das Signal "Anfrage und Daten
abrufen" generiert. ·
In dem Augenblick, in dem die Daten aus den Zwischenspeichern,
den Registern 32A und 32B abgerufen werden, wird durch das ODER-Tor
44, das UND-Tor 45 und die Verriegelungsschaltung 46 automatisch
ein Anfragesignal an MSC erzeugt. .
Wenn zwischenzeitlich keine Antwort mit einer höheren Priorität
vorliegt, so wird die nächste Informationsgruppe, z.B. das nächste
Byte, unmittelbar anschließend dem gleichen Baustein' IOP zur Verfügung
gestellt. Die Beendigung der Informationsübertragung in dem angeschlossenen.Baustein IOP geschieht dadurch, daß wieder
nur das Signal "Daten abrufen" aus einer IOP-Instruktion generiert
wird.
Bevor die Fehlerakkumulierung näher erläutert wird, soll noch
kurz auf den Betriebsfall (2) eingegangen werden. Bei diesem
Betriebsfall sind quasi Empfänger und Sender in der Darstellung nach Fig. IA gegeneinander vertauscht, wobei eine Datenübertragung
ebenfalls bis zum Zeitpunkt Pl feststehen muß.
Die bereits mehrfach erwähnte Fehlerprüfung wird im Beispiel der Schaltung nach Fig. 3 von den beiden Paritätsprüfschaltungen 33A
und 33B, die für jeden Zwischenspeicher 32A und 32B vorgesehen
ist, vorgenommen. Fehleranzeigesignale, die mittels dieser Prüfschaltungen
im Fehlerfalle erzeugt werden, gelangen über ein
nicht näher bezeichnetes ODER-Tor und ein UND-Tor zur Verriegelungsschaltung
37, wenn die weiteren Bedingungen des genannten, nicht bezeichneten UND-Tores erfüllt sind. Diese Bedingungen
sind einmal die Rückflanke des Antwortsignals vom MSC und ein
GE 972 019 409817/04O
Zeittaktsignal. Wenn also ein Fehlersignal, ein Zeittaktsignal und
die Rückflanke des Antwortsignals vom MSC vorliegen, kann durch das Ausgangssignal des genannten UND-Tores die Verriegelungsschaltung
37 eingestellt werden.
Gleichzeitig mit der Feststellung eines Paritätsfehlers in den Paritatsprüfschaltungen 33A und 33B wird in den beiden Paritätsbitgeneratoren
34A und 34B, die jeweils einem Zwischenspeicher zugeordnet sind, das zu einem fehlerhaften Byte gehörige Paritätsbit erzeugt. Nach erfolgter Paritätsbiterzeugung kann ein fehlerhaftes
Byte in den nachfolgenden Schaltungen, was ja die Absicht der Erfindung ist, nicht mehr als fehlerhaft erkannt werden, da
seine Parität, bezogen auf den zugehörigen Informationsinhalt,
richtig ist.
Wie Fig. 3 weiter zeigt, ist eine weitere Verriegelungsschaltung 38 vorgesehen, die der Abgabe eines die überprüfung von MSC anzeigenden
Signals dient. Sämtliche genannten Verriegelungsschaltungen sind mit Rückstelleingängen ausgerüstet, wobei die Rückstelleingänge
der Verriegelungsschaltungen 37 und 38 durch das gleiche Signal beaufschlagt werden. Ferner zeigt FIg^ 3, daß die
Daten jeweils über Tore auf die Sammelleitungen zu dem Baustein
MSC oder IOP übertragen werden.
409817/0443
GE 972 019
Claims (10)
- PATENTANSPRÜCHEVerfahren zur Übertragung von Information zwischen den Bausteinen eines Datenverarbeitungssysteins, wobei der Information Prüf- oder Korrekturinformation beigegeben ist, dadurch gekennzeichnet, daß in einem ersten Betriebsfall (1) der die Information empfangende Baustein (Empfänger) mittels einer ersten Instruktion ein Abfragesignal an den sendenden Baustein (Sender) liefert, daß der Sender mittels eines Antwortsignals ein Synchronisationsmittel für den Empfänger abgibt, noch bevor die Information im Sender bereitsteht, daß ferner der Empfänger mittels der Prüf- oder Korrekturinformation einen übertragungsfehler feststellen kann, daß beim Vorliegen eines Fehlers eine Fehleranzeige gespeichert und mittels der Korrekturinformation eine Korrektur der Information vorgenommen wird oder wenn keine Korrekturinformation, sondern nur eine Prüfinformation (z.B. Paritätsbit) übertragen wird, aus der empfangenden Information eine Neuerzeugung der Prüfinformation vorgenommen wird, ohne daß eine Unterbrechung der Übertragung erfolgt und daß schließlich die gespeicherte Fehleranzeige nach erfolgter Übertragung bei nicht korrigierfähiger Information eine Wiederholung der Übertragung auslöst.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im zweiten Betriebsfall (2) das Anfragesignal vom Sender als Synchronisationssignal für den Empfänger während oder noch kurz vor der Bereitstellung der zu übertragenden Information erzeugt wird und der Empfänger mit Hilfe des Antwortsignals den übertragungsschritt auslöst.
- 3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Anfrage- und Antwortsignale durch Maschineninstruktionen (Instruktion 1, 3) im Empfänger oder Sender erzeugt werden.ge 972 019 40981 7 /OA A3
- 4. Verfahren nach Anspruch 1 und/oder 3, dadurch gekennzeichnet, daß im ersten Betriebsfall (1) eine erste Maschineninstruktion bezüglich des Empfängers das Abrufen einer im vorangehenden Schritt bereitgestellten Information und eine weitere gleichzeitige Anfrage an den Sender auslöst und daß ferner eine zweite Maschineninstruktion des Empfängers ein Abwarten auf das Eintreffen des Antwortsignals bewirkt.
- 5. Verfahren nach Anspruch 2 und/oder 3, dadurch gekennzeichnet, daß im zweiten Betriebsfall (2) eine Maschineninstruktion des Senders gleichzeitig das Bereitstellen der Information und Erzeugen der Anfrage und ferner eine zweite oder weitere Instruktion ein Abwarten auf das Eintreffen des Antwortsignals bewirken.
- 6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß jeweils ein Sender- und Empfängerbaustein ein Glied einer aus mehreren solcher Glieder aufgebauten Ubertragungsstrecke sind.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die gespeicherten Fehleranzeigesignale zu demjenigen Glied der Übertragungsstrecke weiterübertragen werden, das eine für eine Auslösung der Wiederholungsvorgänge geeignete Schaltkreisstruktur besitzt.
- 8. Anordnung zur Durchführung der Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch mindestens ein Zwischenregister (32A, 32B; Fig. 3) zur Aufnahme der bereitgestellten Daten, durch mindestens eine Korrektur- oder Prüfschaltung (33A, 33B), deren Ausgang mit einem Fehlerspeicher (37) verbunden ist und durch mindestens einen Prüfinformationsgenerator (34A, 34B) dessen Ausgang mit einer im Datenfluß- liegenden Torschaltung 35 verbunden ist.GE 972 019 40981 7/0 A4 3
- 9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß der Fehlerspeicher (37; Fig. 3) als Verriegelungsschaltung ausgebildet ist, die bei Auftreten eines Fehlers eingestellt und zu Beginn einer neuen Übertragung zurückgestellt wird.
- 10. Anordnung nach Anspruch 9, zur Durchführung des Verfahrens nach Anspruch 7, dadurch gekennzeichnet, daß ein weiterer Speicher (38; Fig. 3) zur Aufnahme der in anderen Gliedern der übertragungsstrecke festgestellten Fehleranzeigesignale vorgesehen ist.GE 972 019 409817/0443
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722264752 DE2264752C3 (de) | 1972-10-02 | 1972-10-02 | Verfahren und Anordnung zur schnellen und fehlergesicherten Übertragung von Information |
DE19722248334 DE2248334B2 (de) | 1972-10-02 | 1972-10-02 | Verfahren zur Synchronisation der Bausteine einer modularen Datenverarbeitungsanlage |
FR7330985A FR2201785A5 (de) | 1972-10-02 | 1973-08-22 | |
IT2835873A IT993092B (it) | 1972-10-02 | 1973-08-30 | Metodo ed apparecchiatura per la trasmissione dei dati |
JP10226373A JPS5529627B2 (de) | 1972-10-02 | 1973-09-12 | |
GB4305973A GB1440028A (en) | 1972-10-02 | 1973-09-13 | Data transmission between units of a data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722248334 DE2248334B2 (de) | 1972-10-02 | 1972-10-02 | Verfahren zur Synchronisation der Bausteine einer modularen Datenverarbeitungsanlage |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2248334A1 true DE2248334A1 (de) | 1974-04-25 |
DE2248334B2 DE2248334B2 (de) | 1975-07-03 |
Family
ID=5858017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722248334 Ceased DE2248334B2 (de) | 1972-10-02 | 1972-10-02 | Verfahren zur Synchronisation der Bausteine einer modularen Datenverarbeitungsanlage |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS5529627B2 (de) |
DE (1) | DE2248334B2 (de) |
FR (1) | FR2201785A5 (de) |
GB (1) | GB1440028A (de) |
IT (1) | IT993092B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0006477A1 (de) * | 1978-06-30 | 1980-01-09 | International Business Machines Corporation | Einrichtung zur Steuerung der Datenübertragung zwischen einer Datenübertragungssteuereinheit und einem Datenaufzeichnungssteuergerät für serielles Aufzeichnen |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5386536A (en) * | 1977-01-10 | 1978-07-31 | Hitachi Ltd | Input/output control system |
DE3931382C1 (en) * | 1989-09-20 | 1990-11-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | Data transfer method between modules e.g. computers and peripherals - applying smallest of pulse frequencies of module to sync. bus as pulse frequency |
-
1972
- 1972-10-02 DE DE19722248334 patent/DE2248334B2/de not_active Ceased
-
1973
- 1973-08-22 FR FR7330985A patent/FR2201785A5/fr not_active Expired
- 1973-08-30 IT IT2835873A patent/IT993092B/it active
- 1973-09-12 JP JP10226373A patent/JPS5529627B2/ja not_active Expired
- 1973-09-13 GB GB4305973A patent/GB1440028A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0006477A1 (de) * | 1978-06-30 | 1980-01-09 | International Business Machines Corporation | Einrichtung zur Steuerung der Datenübertragung zwischen einer Datenübertragungssteuereinheit und einem Datenaufzeichnungssteuergerät für serielles Aufzeichnen |
Also Published As
Publication number | Publication date |
---|---|
IT993092B (it) | 1975-09-30 |
JPS4973907A (de) | 1974-07-17 |
GB1440028A (en) | 1976-06-23 |
JPS5529627B2 (de) | 1980-08-05 |
FR2201785A5 (de) | 1974-04-26 |
DE2248334B2 (de) | 1975-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2837214C2 (de) | ||
EP0004562B1 (de) | Verfahren zur Rahmensynchronisierung eines Zeitmultiplexsystems und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2841079C3 (de) | Verfahren und Vorrichtung zur Extrahierung von periodischen Taktsignalen aus einem PCM-Signal | |
DE1524239A1 (de) | Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten | |
DE2534141A1 (de) | Computer-schnittstellensystem | |
DE2626838A1 (de) | Dupliziertes system zum pruefen und steuern einer duplizierten fernmeldeinstallation | |
DE3643384A1 (de) | Schaltung zum resynchronisieren von impulssignalen, insbesondere fuer die peripherie eines mikroprozessors | |
EP0297492A2 (de) | Verfahren zur Prüfung eines Netzwerkaufbaus | |
DE2246863C3 (de) | Einrichtung zur Protokollierung des Programmablaufs in einer Datenverarbeitungsanlage | |
DE2641700C2 (de) | ||
DE3036926A1 (de) | Verfahren und anordnung zur steuerung des arbeitsablaufes in datenverarbeitungsanlagen mit mikroprogrammsteuerung | |
CH650886A5 (de) | Schaltungsanordnung zur synchronisierung einer digitalen teilnehmerstation durch eine digitale vermittlungsstelle eines pcm-fernmeldenetzes. | |
DE2248334A1 (de) | Verfahren und vorrichtung zur informationsuebertragung | |
DE2903646A1 (de) | Verfahren und geraet zur inbetriebnahme einer anordnung zur uebertragung von daten zu einem entfernten ort | |
DE2633155A1 (de) | Einrichtung zur erzeugung zeitdefinierter steuersignale | |
DE2733921A1 (de) | Schaltungsanordnung fuer eine indirekt gesteuerte vermittlungsanlage, insbesondere fernsprechvermittlungsanlage | |
DE102006019426A1 (de) | Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur | |
DE3103574C2 (de) | Schaltungsanordnung zum Herstellen und Aufrechterhalten des Gleichlaufs zwischen von örtlich erzeugten Bittaktimpulsen abgeleiteten Envelopetaktimpulsen und in Envelopes eines binärcodierten Signals enthaltenen Synchronisierbits | |
DE2740065A1 (de) | Verfahren zur regenerierung von asynchronen datensignalen und vorrichtung zur durchfuehrung des verfahrens | |
EP0111123B1 (de) | Verfahren und Anordnung zur Durchführung von kontinuierlichen Datentransfers im Streaming-Verfahren bei der Ausführung von Ein-/Ausgabeoperationen über Selektor- oder Blockmultiplexkanäle des Ein-/Ausgabewerkes einer Datenverarbeitungsanlage | |
DE2725922C2 (de) | Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln | |
EP0306736A2 (de) | Verfahren zum Übertragen von in einer Fernmeldevermittlungsanlage gespeicherten Verbindungsinformationen zu einer Informationsverarbeitungsanlage | |
DE2458224B2 (de) | Datenverarbeitungssystem mit koordinierung der parallelarbeit von mindestens zwei datenverarbeitungsanlagen | |
DE3125723A1 (de) | Taktschaltung fuer den empfangsteil eines pcm-signaluebertragungssystems | |
DE2855865C3 (de) | Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |