DE2201754B1

DE2201754B1 - Schaltungsanordnung zur interpretation des inhalts eines registers des rechenwerkes einer datenverarbeitungsanlage als befehl

Info

Publication number: DE2201754B1
Application number: DE19722201754
Authority: DE
Inventors: Friedrich Dipl-Math Klein
Original assignee: Diehl Datensysteme GmbH
Current assignee: Diehl Datensysteme GmbH
Priority date: 1972-01-14
Filing date: 1972-01-14
Publication date: 1973-04-26
Also published as: GB1373879A; DE2201754C2; IT978105B; US3905021A; DE2201754A1

Description

Schließlich sieht die Erfindung vor. daß der Rücksetzeingan» des bistabilen Flip-Flops an einer Taktleitung liegt, welche bei Ende der vorgenommenen übertragung ein Rücksetzsignal führt.

Im folgenden wird ein Ausführungsbeispiel der Erfindung an Hand der Zeichnung näher erläutert.

Ein Register im Rechenwerk, das Indexregister, ist mit 1 bezeichnet: es ist als Schieberegister und LJmlaufregister ausgebildet Sein Ausgang! ist mit dem einen Eingang eines UND-Gatters 3 verbunden, dessen Ausgang an dem Eingang eines Befehlsregisters 4 liegt. Dieses Befehlsregister ist als Schieberegister ausgebildet und hat soviele Speicherstellen, wie ein Befehl Bits aufweist, im vorliegenden Falle 16. An das Befehlsregister 4 ist ein logisches Gatter 5 angeschlossen, welches jene Bit-Kombination durchläßt, welche dem Befehl »Execute« aus dem Befehlsvorrat der Datenverarbeitungsanlage entspricht, welcher die Übertragung des Inhalts des Indexregisters 1 in das Befehlsregister 4 bewirkt. Der Ausgang des logischen Gatters 5 ist mit dem Setzeingang eines J-K-Flip-Flops 6 verbunden. Dessen Ausgang steht mit dem zweiten Eingang des UND-Gatters 3 in Verbindung.

Ein Taktgeber 7 gibt während jeder Wortzeit 16 Taktsignale an ein UND-Gatter 8. dessen Ausgang mit den Takteingängen der 16 Flip-Flops des Befehlsregisters 4 in Verbindung steht. Der zweite Eingang dieses UND-Gatters 8 steht mit dem Ausgang des Flip-Flops 6 in Verbindung. Von dem Taktgeber 7 führt schließlich eine Taktleitung 9 zu dem Rücksetzeingang des Flip-Flops 6, welche jeweils zur letzten Bit-Zeit eines Wortes, also zur sechzehnten Bit-Zeit, ein Signal führt.

Die Funktionsweise der vorbeschriebenen Arbeitsanordnung ist wie folgt. Es sei angenommen, daß das UND-Gatter 5 aus dem Adressteil des im Befehlsregister 4 stehenden Befehles erkennt, daß als nächstes der Befehl »Execute« ausgeführt werden soll. Nun wird das Flip-Flop 6 eins gesetzt und damit an den zweiten Eingang des UND-Gatters ein Durchschaltsignal gegeben. Nunmehr wird der Inhalt des Indexregisters 1 aus diesem herausgeschoben und über das UND-Gatter 3 dem Eingang des Befehlsregisters 4 zugeführt. Gleichzeitig wird von dem Flip-Flop 6 das UND-Gatter 8. welches die Taktimpulse für das Befehlsregister 4 durchschalten soll, vorbereitet. Zu Beginn einer Wortzeit werden von dem Taktgeber 7 an den zweiten Eingang des UND-Gatters 8 die entsprechenden Taktimpulse abgegeben und das letztere durchgeschaltet. Nunmehr beginnt der Schiebevorgang im Befehlsregister. Der vorhergehende Befehl wird bitweise herausgeschoben und der Inhalt des Indexregisters 1 bitweise in das Befehlsregister 4 hineingeschoben. Durch das gesetzte Flip-Flop 6 wird dabei verhindert, daß während dieses Einschreibvorganges eine Abarbeitung von irgendwelchen, während des Einschreibvorganges entstehenden Befehlen erfolgt. Diese Verhinderung erfolgt dadurch, daß der negierte Ausgang des Flip-Flops 6 allen anderen — im Ausführungsbeispiel nicht dargestellten — aus entsprechenden weiteren UND-Gattern kommenden Befehlsleitungen zugeschaltet wird. Nach der letzten Bit-Zeit, d. h. der sechzehnten Bit-Zeit einer Wortzeit, steht der Inhalt des Indexregisters 1 vollständig in dem Befehlsregister 4, und der Übertragungsvorgang ist abgeschlossen. Gleichzeitig wird über die Taktleitung 9 dem Flip-Flop 6 an dessen Rücksetzeingang ein Signal zugeführt, das dieses Flip-Flop in den Ausgangszustand zurücksetzt. Nunmehr kann in einer nachfolgenden Wortzeit die Abarbeitung des Befehls im Befehlsregister 4 in der üblichen Weise erfolgen.

Hierzu 1 Blatt Zeichnungen

Copy

Claims

1 2 steuerten Datenverarbeitungsanlagen ist ein soge- Patentansprüche· nannter überschreibbarer Programmspeicher vorge sehen, welcher die Befehle für die Ausführung des Programms enthält. Soll ein Befehl ausgeführt

1. Schaltungsanordnung zur Interpretation des 5 werden, so wird er von dem Programmspeicher in ein Inhalts eines Registers des Rechenwerkes als Be- Befehlsregister übertragen und dort abgearbeitet, fehl für die Programmabarbeitung bei Datenver- Wird ein Befehl jedoch erst während der Ausführung arbeitungsanlagen mit einem nicht überschreib- einer Operation errechnet, so ist es üblich, diesen erbaren Programmspeicher (ROM-Speicher), da- rechneten Befehl in den Programmspeicher einzudurch gekennzeichnet, daß der Aus- io schreiben und dort zu gegebener Zeit abzurufen und gang (2) des Registers des Rechenwerkes (Index- in das Befehlsregister zu übertragen. Dieses Einregister) (1) mit dem Eingang des als Schiebe- schreiben des Befehls in den Programmspeicher und register ausgebildeten Befehlsregisters (4) ver- sein späteres Wiederauslesen erfordern einen nicht bunden ist, daß ein Speicher- und Schaltele- vernachlässigbaren Aufwand an Rechenzeit und Baument(6) vorhanden ist, welches von einer An- 15 elementen.

Ordnung (5) zur Erkennung der im Befehlsre- In jüngster Zeit haben Festwertspeicher (Read

gister stehenden Befehle dann, wenn ein Teil oder Only Memories), abgekürzt auch ROM-Speicher geder ganze Inhalt des Indexregisters (1) als Be- nannt, stärkeren Eingang in die Rechenmaschinenfehl interpretiert werden soll, ein Schaltsignal er- technik gefunden. Diese Speicher sind unter anderem hält, auf Grund dessen es den Ausgang des In- 20 wegen ihrer Austauschbarkeit von Interesse insbedexregisters (1) mit dem Eingang des Befehls- sondere für kleinere Datenverarbeitungsanlagen, da registers (4) verbindet, welches ferner die Abar- es hierdurch auf einfache Weise möglich ist, die beitung des Inhalts des Befehlsregisters (4) so Maschine mit einem anderen Programm zu laden, lange sperrt, bis der entsprechende Inhalt des ohne daß von vornherein ein entsprechend großer Indexregisters (1) vollständig in das Befehlsre- 25 Programmspeicher für die Aufnahme von mehreren gister (4) übertragen ist, und welches schließlich Programmen notwendig ist.

während der Dauer dieser Übertragung den Aufgabe der Erfindung ist es, bei einer Datenver-

Schiebetakt für das Befehlsregister dort wirksam arbeitungsanlage mit einem solchen ROM-Speicher werden läßt. eine Schaltungsanordnung zu schaffen, bei welcher

2. Schaltungsanordnung nach Anspruch 1, da- 30 ein im Rechenwerk ausgerechneter Befehl als solcher durch gekennzeichnet, daß das Speicher- und interpretiert werden und abgearbeitet werden kann. Schaltelement als bistabiles Flip-Flop (6) ausge- Zur Lösung dieser Aufgabe wird erfindungsgemäß bildet ist, wobei sein Setzeingang mit einem vorgeschlagen, daß der Ausgang des Registers des logischen Gatter (5) verbunden ist, das aus dem Rechenwerkes (Indexregister) mit dem Eingang des Befehlsregister (4) den Befehl zur Übertragung 35 als Schieberegister ausgebildeten Befehlsregisters verdes Inhalts des Indexregisters (1) entnimmt, und bunden ist, daß ein Speicher- und Schaltelement vorwobei ferner sein Ausgang über ein erstes UND- handen ist, welches von einer Anordnung zur ErGatter (3), — an dessen zweitem Eingang der kennung der im Befehlsregister stehenden Befehle Ausgang des Indexregisters (1) liegt, — mit dem dann, wenn ein Teil oder der ganze Inhalt des Eingang des Befehlsregisters (4) verbunden ist. 4° Indexregisters als Befehl interpretiert werden soll, ein

3. Schaltungsanordnung nach den An- Schaltsignal erhält, auf Grund dessen es den Aussprüchen 1 und 2, dadurch gekennzeichnet, daß gang des Indexregisters mit dem Eingang des Beder Ausgang des bistabilen Flip-Flops (6) außer- fehlsregisters verbindet, welches ferner die Abardem mit einem zweiten UND-Gatter (8) ver- beitung des Inhalts des Befehlsregisters solange sperrt, bunden ist, an dessen zweitem Eingang für den *5 bis der entsprechende Inhalt des Indexregisters voll-Zeitraum, in welchem die Übertragung des In- ständig in das Befehlsregister übertragen ist, und halts des Indexregisters (1.) in das Befehlsre- welches schließlich während der Dauer dieser Übergister(4) erfolgen soll, Taktsignale anliegen, und tragung den Schiebetakt für das Befehlsregister dort daß der Ausgang dieses UND-Gatters (8) mit den wirksam werden läßt.

Takteingängen des Befehlsregisters (4) verbun- 50 Die Erfindung sieht in weiterer Ausbildung vor,

den ist. daß das Speicher- und Schaltelement als bistabiles

4. Schaltungsanordnung nach Anspruch 2 Flip-Flop ausgebildet ist, wobei sein Setzeingang mit oder 3, dadurch gekennzeichnet, daß der Rück- einem logischen Gatter verbunden ist, das aus dem setzeingang des bistabilen Flip-Flops (6) an einer Befehlsregister den Befehl zur Übertragung des In-Taktleitung (9) liegt, welche bei Ende der vor- 55 halts des Indexregisters entnimmt und wobei ferner genommenen Übertragung ein Rücksetzsignal sein Ausgang über ein erstes UND-Gatter, — an führt. dessen zweitem Eingang der Ausgang des Indexregisters liegt, — mit dem Eingang des Befehlsre-

gisters verbunden ist.

60 In weiterer Ausbildung sieht die Erfindung vor, daß der Ausgang des bistabilen Flip-Flops außerdem mit einem zweiten UND-Gatter verbunden ist, an

Die Erfindung bezieht sich auf eine Schaltungsan- dessen zweitem Eingang für den Zeitraum, in Ordnung zur Interpretation des Inhalts eines Registers welchem die Übertragung des Inhalts des Indexredes Rechenwerkes als Befehl für die Programmab- 65 gisters in das Befehlsregister erfolgen soll, Taktarbeitung bei Datenverarbeitungsanlagen mit einem signale anliegen, und daß der Ausgang dieses UND-nicht überschreibbaren Programmspeicher (ROM- Gatters mit den Takteingängen des Befehlsregisters Speicher). Bei den bisher üblichen programmge- verbunden ist.