DE2143442B2

DE2143442B2 - Arrangement for generating memory addresses in a time division multiple data network

Info

Publication number: DE2143442B2
Application number: DE19712143442
Authority: DE
Inventors: George Aneurin Bishop's Stortford Hertfordshire Howells (Ver. Koenigreich)
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1970-09-02
Filing date: 1971-08-31
Publication date: 1980-05-08
Also published as: AU462199B2; GB1303270A; FR2107164A5; DE2143442C3; DE2143442A1; AU3303571A; NL7111997A; CH547584A; ES394671A1; BE772073A; SE369451B

Description

Die Anmeldung betrifft eine Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfach-Daten-Netzwerk mit unterschiedlichen Geschwindigkeiten. Die digitalen Daten sind dabei entweder im Raster oder im Bit verschachtelt und werden durch eine Datenvermittlungsanlage im Zeitvielfachbetrieb durchgeschaltet. Eine solche Datenvermittlungsanlage benötigt Speicherplätze für den Raster- oder Bitinhalt der gesamten Vielfachkanalrahmen, um eine Datenübertragung zwischen Kanälen in verschiedenen Zeitlagen zu ermöglichen. Es werde ein System betrachtet, welches die folgende Kanalaufteilung enthält:The application relates to an arrangement for generating memory addresses in a time division multiple data network at different speeds. The digital data are either in the grid or interleaved in the bit and are switched through by a data switching system in time division multiple mode. Such a data switching system requires storage spaces for the raster or bit content of the entire multi-channel frame to allow data transmission between channels in different time slots enable. A system is considered which contains the following channel allocation:

a) 12 KBit/s-Kanäle mit 16 Kanälen zu 750 Bit/sa) 12 kbit / s channels with 16 channels at 750 bit / s

b) 12 KBit/s-Kanäle mit 4 Kanälen zu 3 KBit/sb) 12 kbps channels with 4 channels at 3 kbps

c) 12 KBit/s-Kanäle mit einem Kanal zu 12 KBit/s.
Der bei a) benötigte Speicherplatz muß für 16 Rasterc) 12 kbps channels with one channel at 12 kbps.
The storage space required for a) must be for 16 raster

oder Bit ausreichen, bei b) für 4 Raster oder Bit und bei c) für ein Raster oder Bit.or bits are sufficient, with b) for 4 rasters or bits and with c) for one raster or bit.

Vier 12 KBit/s-Kanäle werden zweckmäßigerweise zusammengefaßt, um eine 48 KBit/s-Gruppe für Übertragungsleitungen mit hoher Geschwindigkeit zu bilden.Four 12 kbit / s channels are conveniently combined to form a 48 kbit / s group for Form transmission lines at high speed.

Zusätzlich ist es notwendig, daß die Rahmen, die die Einfügung der Raster oder Bits definieren, zeitlich nicht variieren gegenüber den Rahmen, die das Auslesen der Raster vom Speicher definieren. Es würde sich sonst ergeben, daß Raster oder Bit verloren gehen oder erzeugt werden, wenn die Rahmen relativ schwanken. Eine Anpassung der Rahmen ist jedoch nicht unbedingt notwendig.In addition, it is necessary that the frames that support the Insertion of the grids or bits do not vary in time compared to the frames that the reading out of the Define grid from memory. Otherwise the result would be that raster or bit would be lost or are generated when the frames fluctuate relatively. However, it is not necessary to adapt the framework necessary.

Infolge der Laufzeitverzögerung ist es nicht möglich, daß die Rahmen in allen Stellen angepaßt sind. Die Laufzeitverzögerung in der Übertragungsleitung entspricht etwa 7 ms je Meile und ist temperaturabhängig. Bei verdrillten Paaren beträgt die Änderung der Verzögerung je Grad C etwa 5%. In der Praxis ergibt es sich also, daß die ankommenden und abgehenden Rahmen an einem Schaltpunkt nicht notwendigerweise angepaßt sind, d. h. sie haben eine feste Fehlanpassung.As a result of the propagation delay, it is not possible for the frames to be adapted in all places. the The propagation delay in the transmission line is approximately 7 ms per mile and is temperature dependent. In the case of twisted pairs, the change in delay per degree C is about 5%. In practice it turns out So that the incoming and outgoing frames are not necessarily at a switching point are adapted, d. H. they have a fixed mismatch.

Um eine feste Rahmenbeziehung zu erhalten ist ein "> zusätzlicher Speicherraum notwendig, der die temperaturbedingten Änderungen der Verzögerung kompensiert. Um den notwendigen Speicherplatz abzuschätzen, wird die Wirkung einer Laufzeit über 100 Meilen betrachtet. Die Lauf zeitverzögerung beträgt dann κι 7000T1S und die temperaturabhängige Änderung beträgt 35 ms je Grad C. Ein Bit in einem 48 KBit/s-Kanal entspricht etwa 20 ms, so daß 3 Speicherbit wahrscheinlich ausreichen,um die Temperatureffekte zu unierdrükken. Ein Konzentrator kann mit einer Zahl von π Netzwerkvielfachstufen und mit einer oder zwei Daienvermitdumgszentralen über 48 KBit/s-Kanäle verbunden werden.In order to maintain a fixed framework, an "> additional storage space is necessary to store the temperature-related Changes in delay are compensated. To estimate the required storage space, the effect of a running time of more than 100 miles is considered. The delay time is then κι 7000T1S and the temperature-dependent change is 35 ms per degree C. One bit in a 48 kbit / s channel corresponds to about 20 ms, so that 3 memory bits are probably sufficient to suppress the temperature effects. A concentrator can have a number of π network multiple stages and one or two Daienvermitdumgszentralen over 48 kbit / s channels get connected.

Um die djrch Temperatureinflüsse auftretenden Laufzeiländerungen bei Fernmelde-PCM-Vermittlungs- 2<> anlagen ausgleichen zu können, ist es aus der DE-AS 19 04 591 bekannt, die ankommenden Signale in wenigstens zwei Zwischenspeichern aufeinanderfolgend einzuspeichern und nach einer bestimmten Zeit wiederauszuspeichern.To djrch temperature influences Laufzeiländerungen occurring in telecommunications PCM switching 2 <> systems to compensate, it is known from DE-AS 19 04 591, sequentially einzuspeichern the incoming signals in at least two latches and wiederauszuspeichern after a certain time.

_>; Die Verbindung der Speicher mit dem Eingang und mit dem Ausgang geschieht über Schalter, die von je einem Umlaufspeicher gesteuert werden, der über eine Synchronisiereinrichtung in Abhängigkeil von den ankommenden Signalen so gesteuert wird, daß die je in Zeitfach ankommende Information jeweils in einem Zwischenspeicher eingespeichert wird_>; The connection of the memory with the input and with the output happens via switches, which are controlled by a circulating memory, which is controlled by a Synchronization device in dependence on the incoming signals is controlled so that the ever Information arriving in time slots is stored in a buffer memory

Diese Anordnung ist aber bei einem Datennetz mit unterschiedlichen Geschwindigkeiten nicht einsetzbar.However, this arrangement cannot be used in a data network with different speeds.

Damit die ankommenden Informationen zu demSo that the incoming information about the

r> örtlichen Speicher übertragen werden können, müssen die ankommenden Raster oder Bits für die Adressierung und Lesung in den entsprechenden Abtastperioden gespeichert werden.r> local storage must be able to be transferred the incoming rasters or bits for addressing and reading in the corresponding sampling periods get saved.

Der Erfindung liegt die Aufgabe zugrunde, eine Mt Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfach-Datcn-Net/werk mit unterschiedlichen Geschwindigkeiten zu schaffen, das sehr einfach aufgebaut ist.The invention has the object of providing an Mt arrangement for generating memory addresses in a time division multiple-Datcn-Net / factory to provide at various speeds, which is very simple construction.

Dies wird erfindungsgemäß dadurch erreicht, daß die π Speicherplätze die für Informationen gleicher Geschwindigkeit bestimmt sind, jeweils zu einer Gruppe zusammengefaßt sind, daß je Geschwindigkeit eine Einrichtung zur Abgabe einer Basisadresse und ein Zähler, der beim Empfang von Signalen dieser ">o Geschwindigkeit weiteigeschaliet wird, vorgesehen sind und daß die jeweilige Speicheradresse aus der Basisadresse und dem Zählersland zusammengesetzt wird.According to the invention, this is achieved in that the π storage locations are those for information at the same speed are determined, each grouped together so that one per speed Device for the delivery of a base address and a counter that, when receiving signals from this "> o speed is further switched, provided and that the respective memory address is composed of the base address and the counter country will.

Die Erfindung ist nun im folgenden anhand der η Ausführungsbeispiele und in Verbindung mit den Zeichnungen näher beschrieben. Es zeigtThe invention is now based on the η embodiments and in connection with the Drawings described in more detail. It shows

Fig. 1 den Vielfachaufbau eines 48 KBit/s-Übertrugungskanals mit Zeichenvielfach1 shows the multiple structure of a 48 kbit / s transmission channel with multiple characters

Fig. 2 den Vielfachaufbau eines 48 KBit/s-Übcrtra-Wi gungskanals mit BitvielfachFig. 2 shows the multiple structure of a 48 kbit / s transfer Wi transmission channel with bit multiple

Fig.3 die Organisation eines Speichers einer Vermittlungsstelle für verschiedene Übertraglingsgeschwindigkeiten und3 shows the organization of a memory in a switching center for various transmission speeds and

Fig. 4 die Abtasttechnik für eine Gruppe von ir> Vielfachkanälen.4 shows the sampling technique for a group of ir> multiple channels.

Bei Kanälen mit Zeichenvielfach können die Zeichen z.B. in einem 10-Bit-Rasterformat übertragen werden. Dieses Rasterformat enthält 8 Bit für die Nachrichtenin-For channels with multiple characters, the characters can be transmitted in a 10-bit raster format, for example. This raster format contains 8 bits for the message in-

formation, ein Paritätsbit und ein Zustandsbit, das angibt, ob die Nachricht von einem Teilnehmer ausgeht oder ob sie aus Netzwerksteuersignalen besteht.formation, a parity bit and a status bit that indicates whether the message originates from a participant or whether it consists of network control signals.

Die in F i g. 1 dargestellte Vielfachstruktur basiert auf einem Untervielfach in den vier 12 KBit/s-Kanälen, so daß man Gruppen von Kanälen -.rhält, die entsprechend ihren Geschwindigkeiten gruppiert sind, und jede Kanalgruppe nur eine Bitgeschwindigkeit hat. Die Kanäle A. B, Cund Dsind 12 KBil/s-Metzwe.kübertragungikanäle, die eine Informationsübertragung von 9,6 KBit/s ermöglichen. Jeder 12 KBii/s-Kanal kann ein Untervielfach auf Zeitmultiplexbasis haben und enthält dann entweder vier 3 KBit/s-Netzwerkkanäle (2,4 KBit/s für Information) oder sechzehn 750-Bit/s-Neizwerkkanäle (600 Bit/s Information). Die in F i g. 1 dargestellte Struktur ist wie folgt:The in F i g. The multiple structure shown in FIG. 1 is based on a submultiple in the four 12 kbit / s channels, so that groups of channels are obtained which are grouped according to their speeds, and each channel group has only one bit speed. The channels A. B, C and D are 12 KBil / s network transmission channels which enable information to be transmitted at 9.6 KBit / s. Each 12 KBii / s channel can have a submultiple on a time division basis and then contains either four 3 KBit / s network channels (2.4 KBit / s for information) or sixteen 750-bit / s network channels (600 bit / s information) . The in F i g. The structure shown in Figure 1 is as follows:

12KBit/s-Kanal/4enthält4 χ 3 KBit/s-Kanäle
12 KBit/s-Kanal ßenthält 16 χ 750 KBit/s-Kanäle
12 KBit/s-Kanal Centhält 1 χ 12 KBit/s-Kanäle
12 KBit/s-Kanal Denthält 1 χ 12 KBit/s-Kanäle12Kbit / s channel / 4 contains 4 χ 3 Kbit / s channels
12 kbit / s channel ß contains 16 χ 750 kbit / s channels
12 kbit / s channel C contains 1 χ 12 kbit / s channels
12 kbit / s channel Contains 1 χ 12 kbit / s channels

Aus F i g. 1 läßt sich entnehmen, daß die Adressierung der Kanäle durch eine Kanal- oder Rasterzählung innerhalb der verschiedenen Rahmen durchgeführt werden kann. Der einzige Rahmen, der durch Synchronisationsbits definiert werden muß, ist der des 750 Bit/s-Rasters, da die anderen R Innen durch Zählvorgänge unter Bezugnahme auf diesen Rahmen identifiziert werden können.From Fig. 1 it can be seen that the addressing of the channels by a channel or raster count can be carried out within the various frameworks. The only frame that goes through Synchronization bits must be defined is that of the 750 bit / s raster, since the other R inside through Counts can be identified with reference to this frame.

Die entsprechende Struktur für ein BitviclOich ist in Fig. 2 dargestellt; zu diesem Diagramm gehört folgende Struktur:The corresponding structure for a bit visual is in Fig. 2 is shown; the following structure belongs to this diagram:

12 KBit/s-Kanal Λ enthält 4 χ 3 KBii/s-Kanäle
12 KBit/s-Kanal /ienthält 16 χ 750 Bii/s-Kanäle
12 KBit/s-Kanal Centhält 1 χ 12 KBit/s-Kanäle12 KBit / s channel Λ contains 4 χ 3 KBii / s channels
12 Kbit / s channel / i contains 16 χ 750 Bii / s channels
12 kbit / s channel C contains 1 χ 12 kbit / s channels

Die notwendige Speicheranordnung ist in I i g. j dargestellt. Man erkennt, daß die Speicher für Kanäle mit gleicher Bitgeschwindigkeit zusammengefaßt sind.The necessary memory arrangement is in I i g. j shown. It can be seen that the memory for channels are combined with the same bit rate.

Es ist eine geeignete Speicherzellen-Anordnung notwendig, um eine relativ einfache Zuordnung zwischen der Übcrtragungskanaladrcsse und der entsprechenden Speicheradresse zu realisieren.A suitable memory cell arrangement is necessary for a relatively simple assignment to be implemented between the transmission channel address and the corresponding memory address.

Die Speicherung von Raslern oder Bits im Rahmenspeicherbereich beinhaltet eine Abtastung der Eingangsrasterfolgen mit 48 KBit/s und die Zuordnung der Abtastzeit jedes Rasters zu der entsprechenden Adresse im Speiche/, wo dieses Raster plaziert werden muß, d. h. Zuordnung der Kanalrasteradrcsse zur Speicheradresse. The storage of rasps or bits in the frame memory area includes scanning of the input raster sequences with 48 kbit / s and the assignment of the Scan time of each raster to the corresponding address in memory / where this raster must be placed, i.e. H. Assignment of the channel raster addresses to the memory address.

Das Abtastverfahren ist in F i g. 4 näher erläutert. Die Haupt(große) Abtastperiode enthält soviel Gruiid-(kleine) Abtastpcrioden, wie 12 KBit/s-Kanäle in dem 48 KBit/s-Kanal enthalten sind. In diesem Beispiel sind es 4 Grundabtastperioden. Um die Abtastung durchzuführen wird angenommen, daß jeder 48 KBit/s-Kanal ein Ausgangsregister oder Bitregister hat, das für eine Raster- oder Bitperiode speichert Bei einem 48 KBit/s-Kanal und einem 10-Bit-Raster ergibt dies 208 ms je Raster und 20,8 ms je Bit. Bei einer Speicheranordnung nach Fig. 3 wird die einem ankommenden Kanal oder Rasier entsprechende Adresse abgeleitet, indem folgendes addiert wird:
a) Die Grundadresse, die den Beginn des Speicherbereiches anzeigt, der der bestimmten Kanalgeschwindigkeitsgruppe entspricht — Gruppenbasisadresse (x oder y oder χ für die 3 Bitgeschwindigkeitsgruppen). The scanning process is shown in FIG. 4 explained in more detail. The main (large) sampling period contains as many basic (small) sampling periods as 12 kbit / s channels are contained in the 48 kbit / s channel. In this example there are 4 basic sampling periods. In order to carry out the sampling, it is assumed that each 48 kbit / s channel has an output register or bit register that stores for one raster or bit period. With a 48 kbit / s channel and a 10-bit raster, this results in 208 ms per raster and 20.8 ms per bit. In a memory arrangement according to Fig. 3, the address corresponding to an incoming channel or shaver is derived by adding the following:
a) The base address, which indicates the beginning of the memory area that corresponds to the specific channel speed group - group base address (x or y or χ for the 3 bit speed groups).

b) Die Adresse des bestimmten 12 KBit/s-Kanals innerhalb der entsprechenden Kanalgeschwindigkeitsgruppe — Rahmenbasisadresse (n ■ 2^ΛΙ).
cj Die Adresse des Inforrr.ationskanals innerha'b des eigenen 12 KBit/s-Rahmens — Rahmenkanaladresse (m). b) The address of the particular 12 kbit / s channel within the corresponding channel ^{speed group} - frame base address (n ■ 2 ΛΙ).
cj The address of the information channel within its own 12 kbit / s frame - frame channel address (m).

Es gibt 2" Kanäle in einem Untervielfach-12 KBit/s-Kanal. m ist die Adresse eines Kanales innerhalb eines Untervielfach-12 KBit/s-Kanals, d. h.There are 2 "channels in a submultiple 12 kbps channel. M is the address of a channel within a submultiple 12 kbps channel, ie

0<//;<2H
Daraus ergibt sich:0 <//;<2H
This results in:

ι- Kanalgeschwindigkeitι- channel speed

l-'orni der Adressel-'orni the address

750 Bit/s
3 KBit/s
12 KBit/s750 bit / s
3 kbit / s
12 kbps

-v + π- 2⁴ + -v + π- 2 ⁴ +

y + a ■ 2' +
ζ + η y + a ■ 2 '+
ζ + η

Die Basisadressen x. y, /. werden in festverdrahteten Registern, die einstellbar sind, vorgegeben.The base addresses x. y, /. are specified in hard-wired registers that are adjustable.

Die Werte werden in Abhängigkeit von den Kanalanforderungen gewählt, sie müssen jedoch bei Erweiierungen leicht einstellbar sein.The values are chosen depending on the channel requirements, but they must be at Widenings can be easily adjusted.

Die Rahmenbasisadresse ist dadurch verfügbui, daß diese Information ständig gespeichert wird und daß sie übereinstimmend mit dem entsprechenden Rasier zum Zugriff freigegeben wird. Die Adresse hat die Form π · 2H so daß es nur notwendig ist, den Wert π zu speichern, vorausgesetzt, daß andere Mittel verfügbar sind, um die Kanalgeschwindigkeit zifdefinieren.The frame base address is available in that this information is permanently stored and in that it is released for access in accordance with the corresponding razor. The address is of the form π x 2H so it is only necessary to store the value π provided that other means are available to define the channel speed zif.

Jeder 12 KBit/s-Kanal wird in jeder Hauptabtastperiode abgetastet, während der eine Raster oder Bit zum Vermittiungsspeicher übertragen wird. Die Zugriffsreihenfolge innerhalb einer Hauptabtastperiode ist konstant. Wenn das entsprechende Bitgeschwindigkeitengruppcnzeichen der 12 KBit/s-Kanäle zusammen mit den Daten vorliegt und ein Zähler je Bitgeschwindigkeit verwendet wird, um die Zahl der Kanäle jeder Bitgeschwindigkeit zu zählen, dann ist der Inhalt dieser Zähler die entsprechende Rahmenbasisadresse, unter der Voraussetzung, daß sie zu Beginn jeder Muuptabtastpcriode auf 0 zurückgestellt sind.Every 12 kbps channel is used in every main scanning period scanned while a raster or bit is being transferred to the switch memory. The access order within one main scanning period is constant. If the corresponding bit rate group sign of the 12 kbit / s channels together with the data and a counter for each bit rate is used to count the number of channels of each bit rate, then the content is this Counter the corresponding frame base address, provided that it is at the beginning of each main sampling period are reset to 0.

Damit die Adressierung der ankommenden Kanäle und der abgehenden Kanäle kompatibel ist, ist es notwendig, daß sich die Abtastzählfolgen auf entsprechende Gruppen von 12 KBit/s-Kanäle beziehen. Für die Abtast- und Zühlvorgänge ist es zweckmäßig, wenn sieden 12 KBit/s-Kanalrahmen zugeordnet sind.In order for the addressing of the incoming channels and the outgoing channels to be compatible, it is It is necessary that the sample count sequences relate to corresponding groups of 12 kbit / s channels. For the scanning and cooling processes, it is useful if the 12 kbps channel frames are allocated.

Die Rahmenkanaladresse k^nn durch einen 6-Bit-Binärzähler erzeugt werden, der bei jeder Grundabtastperiode fortgeschaltet und mit 750 Bit/s-Rahmen zurückgestellt oder synchronisiert wird. Die Rahmenkanaladresse wird durch die vier höchstwertigen Bits bei den 750 Bit/s-Kanälen und durch die mittleren beiden Bits bei 3 KBit/s-Kanälen angegeben.The frame channel address k ^ nn by a 6-bit binary counter which is incremented and deferred at 750 bit / s frames with each basic sampling period or is synchronized. The frame channel address is represented by the four most significant bits in the 750 bit / s channels and indicated by the middle two bits for 3 kbit / s channels.

Ein anderes Verfahren beruht darauf, daß die 12 KBit/s-Rahmenzuweisung für die 3 KBit/s- oder die 750 Bit/s-Rahmen am Vermittlungseingang vorgesehen wird. Dieses bedeutet Anpassung der obengenannten Hauptabtastperiode. Dann stellt die Verzögerung in Teilen von 12 KBit/s-Rahmen (4 Raster oder Bits im Ausführungsbeispiel) der ankommenden 3 KBit/s oder 750 Bit/s-Rahmen in bezug auf den entsprechenden Vermittlungsrahmen eine äquivalente Verschiebung der Kanalposition in dem Rahmen dar. Eine Korrektur derAnother method is based on the fact that the 12 kbit / s frame allocation for the 3 kbit / s or the 750 Bit / s frame is provided at the switch input. This means adapting the above Main scanning period. Then the delay represents in parts of 12 kbps frames (4 rasters or bits in the Embodiment) of the incoming 3 kbit / s or 750 bit / s frames with respect to the corresponding Switching frame represents an equivalent shift of the channel position in the frame. A correction of the

Verzögerung kann erreicht werden durch Änderung der Kanalspeicheradrcsse unier der Voraussetzung, daß entsprechende Raster oder Bits mit dem Vcrzögemiigsfaktor bezeichnet werden (in [einheilen des 12 Kßil/s-Rahmen). l'ine solche Rahmenanpassiing benötigt je 48 KBit/s-Kanal 4 zusätzliche Raster oder Bits für die Speicherung. Da die Positionsänderung des ankommenden Rasters oder Bits in bezug auf den örtlichen Rahmen nicht bekannt ist, kann ein gemeinsamer Rahmenkanaladressenzähler verwendet werden. Daraus ergibt sich, daß die oben beschriebene Adressenbildung durch die weiteren Additionsvorgange, die mit dem VeiY.ögeniii.Ksfaktc>r zusammenhängen, etwas komplizierter wird.Delay can be achieved by changing the channel memory address under the condition that corresponding rasters or bits are designated with the delay factor (in units of the 12 Kil / s frame). Such a frame adaptation requires 4 additional rasters or bits for storage for each 48 kbit / s channel. Since the change in position of the incoming raster or bit with respect to the local frame is not known, a common frame channel address counter can be used. It follows that the address formation described above becomes somewhat more complicated due to the further addition processes associated with the VeiY.ögeniii.Ksfaktc> r.

Um die 12 KBil/s-Rahnienanpassung mit den 4 Raster- oder Bitspeichern durchzuführen, benötigt man einen 2 Bitzähler je 48 KBit/s-Kanal. um die 4 Kanäle zu adressieren.In order to adapt the 12 KBil / s frame adjustment with the 4 To carry out raster or bit storage, you need a 2 bit counter per 48 kbit / s channel. around the 4 channels too address.

Hierzu 4 Blatt /eichnunücnFor this purpose 4 sheets / calibrated

Claims

Patent claims:

1. An arrangement for generating memory addresses in a Zeitvielfaeb-Dalen network with different speeds, characterized in that the memory locations which are intended for information of the same speed are each combined into a group that each speed a device for delivering a base address and a counter, which is switched on when signals of this speed are received, are provided and that the respective memory address is composed of the base address and the counter reading ¹ WiTd.

2. Arrangement according to claim i, characterized-.zeictaiet that Ewei counters are provided for each speed, -of which one is advanced at the beginning of each frame and the other at the beginning of each channel.

3. Arrangement according to claim 1, characterized in that that a Synchronisierkombinaiion each at the beginning of a grid frame, the channels are transmitted at the lowest speed, and that the position of the counters is checked for all speeds.