DE2143442C3

DE2143442C3 - Arrangement for generating memory addresses in a time division multiple data network

Info

Publication number: DE2143442C3
Application number: DE19712143442
Authority: DE
Inventors: George Aneurin Bishop's Stortford Hertfordshire Howells (Ver. Koenigreich)
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1970-09-02
Filing date: 1971-08-31
Publication date: 1981-01-08
Also published as: SE369451B; DE2143442A1; NL7111997A; BE772073A; FR2107164A5; AU3303571A; ES394671A1; AU462199B2; DE2143442B2; GB1303270A; CH547584A

Description

3030th

Die Anmeldung betrifft eine Anordnung zur Erzeugung von Speicheradressen bei e' -;m Zeitvielfach-Daten-Netzwerk mit unterschiedlichen Geschwindigkeiten. Die digitalen Daten sind dabei entweder im Raster oder im Bit verschachtelt und werden durch eine Datenvermittlungsanlage im Zeitvielfachbetrieb durchgeschaltet. Eine solche Datenvermittlungsanlage benöligt Speicherplätze für den Raster- oder Bitinhalt der gesamten Vielfachkanalrahmen, um eine Datenübertragung zwischen Kanälen in verschiedenen Zeitlagen αϊ ermöglichen. Es werde ein System betrachtet, welches die folgende Kanalaufteilung enthält:The application relates to an arrangement for generating memory addresses in e '-; m time division multiple data network at different speeds. The digital data are either in the grid or interleaved in the bit and are switched through by a data switching system in time division multiple mode. Such a data switching system requires storage spaces for the raster or bit content of the entire multi-channel frame to allow data transmission between channels in different time slots αϊ enable. A system is considered which contains the following channel allocation:

a) 12 KBit/s-Kanäle mit 16 Kanälen zu 750 Bit/sa) 12 kbit / s channels with 16 channels at 750 bit / s

b) 12 KBit/s-Kanäle mit 4 Kanälen zu 3 KBit/sb) 12 kbps channels with 4 channels at 3 kbps

c) 12 KBit/s-Kanäle mit einem Kanal zu 12 KBit/s.
Der bei a) benötigte Speicherplatz muß für 16 Rasterc) 12 kbps channels with one channel at 12 kbps.
The storage space required for a) must be for 16 raster

oder Bit ausreichen, bei b) für 4 Raster oder Bit und bei c) für ein Raster oder Bit.or bits are sufficient, with b) for 4 rasters or bits and with c) for one raster or bit.

Vier 12 KBit/s-Kanäle werden zweckmäßigerweise zusammengefaßt, um eine 48 KBit/s-Gruppe für Übenragungsleitungen mit hoher Geschwindigkeit zu bilden.Four 12 kbit / s channels are conveniently combined to form a 48 kbit / s group for To form transmission lines at high speed.

Zusätzlich ist es notwendig, daß die Rahmen, die die « Einfügung der Raster oder Bits definieren, zeitlich nicht variieren gegenüber den Rahmen, die das Auslesen der Raster vom Speicher definieren. Es würde sich sonst ergeben, daß Raster oder Bit verloren gehen oder erzeugt werden, wenn die Rahmen relativ schwanken. &o Eine Anpassung der Rahmen ist jedoch nicht unbedingt notwendig.In addition, it is necessary that the frames that Insertion of the grids or bits do not vary in time compared to the frames that the reading out of the Define grid from memory. Otherwise the result would be that raster or bit would be lost or are generated when the frames fluctuate relatively. & o However, it is not necessary to adapt the frame necessary.

Infolge der Laufzeitverzögerung ist es nicht möglich, daß die Rahmen in allen Stellen angepaßt sind. Die Läufzeitverzögerung in der Übertragungsleitung entspricht etwa 7 ms je Meile und ist temperaturabhängig, Bei verdrillten Paaren beträgt die Änderung der Verzögerung je Grad G etwa 5^ö/o. In der Praxis ergibt es sich also, daß die ankommenden und abgehenden Rahmen an einem Schaltpunkt nicht notwendigerweise angepaßt sind, d. h. sie haben eine feste Fehlanpassung,As a result of the propagation delay, it is not possible for the frames to be adapted in all places. The transit time delay in the transmission line corresponds to about 7 ms per mile and is temperature-dependent. In the case of twisted pairs, the change in the delay per degree G is about 5 ^o / o. In practice the result is that the incoming and outgoing frames are not necessarily matched at a switching point, that is, they have a fixed mismatch,

Um eine feste Rahmenbeziehung zu erhalten ist ein zusätzlicher Speicherraum notwendig, der die temperaturbedingten Änderungen der Verzögerung kompensiert Um den notwendigen Speicherplatz abzuschätzen, wird die Wirkung einer Laufzeit über IOC Meilen betrachtet Die Laufzeitverzögerung beträgt dann 700 ms und die temperaturabhängige Änderung beträgt 35 ms je Grad C. Ein Bit in einem 48 KBit/s-Kanal entspricht etwa 20 ms, so daß 3 Speicherbit wahrscheinlich ausreichen, um die Temperatureffekte zu unterdrükken. Ein Konzentrator kann mit einer Zahl von Netzwerkvielfachstufen und mit einer oder zwei Datenvermittlungszentralen über 48 KBit/s-Kanäle verbunden werden.In order to maintain a fixed framework, an additional storage space is necessary to store the temperature-related Changes in the delay compensated To estimate the required storage space, the effect of a running time over IOC miles is considered. The running time delay is then 700 ms and the temperature-dependent change is 35 ms per degree C. One bit in a 48 kbit / s channel corresponds to about 20 ms, so that 3 memory bits are probably sufficient to suppress the temperature effects. A concentrator can have a number of network multiple stages and one or two Data switching centers can be connected via 48 kbit / s channels.

Um die durch Temperatureinflüsse auftretenden Laufzeitänderungen bei Fernmelde-PCM-Vermittlungsanlagen ausgleichen zu können, ist es aus der DE-AS 19 04591 bekannt die ankommenden Signale in wenigstens zwei Zwischenspeichern aufeinanderfolgend einzuspeichern und nach einer bestimmten Zeit wieder auszuspeichern.About the changes in runtime caused by temperature influences in telecommunications PCM switching systems To be able to compensate, it is known from DE-AS 19 04591 the incoming signals in to store at least two buffers consecutively and after a certain time to save again.

Die Verbindung der Speicher mit dem Eingang und mit dem Ausgang geschieht über Schalter, die von je einem Umlaufspeicher gesteuert werden, der über eine Synchronisiereinrichtung in Abhängigkeit von den ankommenden Signalen so gesteuert wird, daß die je Zeitfach ankomwende Information jeweils in einem Zwischenspeicher eingespeichert wird.The connection of the memory with the input and with the output is done via switches, each of which a circulating memory are controlled, which is controlled by a synchronizing device depending on the incoming signals is controlled in such a way that the information arriving per time slot is in each case in one Cache is stored.

Diese Anordnung ist aber bei einem Datennetz mit unterschiedlichen Geschwindigkeiten nicht einsetzbar.However, this arrangement cannot be used in a data network with different speeds.

Damit die ankommenden Informationen zu dem örtlichen Speicher übertragen werden können, müssen die ankommenden Raster oder Bits für die Adressierung und Lesung in den entsprechenden Abtastperioden gespeichert werden.So that the incoming information can be transferred to the local memory the incoming rasters or bits for addressing and reading in the corresponding sampling periods get saved.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Erzeugung von Speicheradressen bei einem Zeitvielfach-Daten-Netzwerk mit unterschiedlichen Geschwindigkeiten zu schaffen, das sehr einfach aufgebaut ist.The invention is based on the object of an arrangement for generating memory addresses It is very easy to create a time division multiple data network at different speeds is constructed.

Dies wird erfiHungsgemäß dadurch erreicht, daß die Speicherplätze jie für Informationen gleicher Geschwindigkeit bestimmt sind, jeweils zu einer Gruppe zusammengefaßt sind, daß je Geschwindigkeit eine Einrichtung zur Abgabe einer Basisadresse und ein Zähler, der beim Empfang von Signalen dieser Geschwindigkeit weitergeschaltet wird, vorgesehen sind und daß die jeweilige Speicheradresse aus der uasisadresse und dem Zählerstand zusammengesetzt wird.According to the invention, this is achieved in that the storage locations are each for information at the same speed are determined, each grouped together so that one per speed Device for the delivery of a base address and a counter that, when receiving signals from this Speed is advanced, are provided and that the respective memory address from the uasis address and the counter reading is put together.

Die Erfindung ist nun irn folgenden anhand der Ausführungsbeispiele und in Verbindung mit den Zeichnungen näher beschrieben. Es zeigtThe invention is now in the following with reference to the exemplary embodiments and in connection with the Drawings described in more detail. It shows

Fig. 1 den Vielfachaufbau eines 48 KBit/s-Übertragungskanals mit Zeichenvielfacli1 shows the multiple structure of a 48 kbit / s transmission channel with variety of characters

Fig. 2 den Vielfachaufbau eines 48 KBit/s-Übertragungskanals mit Bitvielfach2 shows the multiple structure of a 48 kbit / s transmission channel with bit multiple

Fig/3 die Organisation eines Speichers einer Vermittlungsstelle für Verschiedene Übertragungsgeschwindigkeiten und Fig / 3 the organization of a memory of a Switching center for various transmission speeds and

Fig,4 die Abtasttechnik für eine Gruppe von Vielfachkanälen.4 shows the scanning technique for a group of Multiple channels.

Bei Kanälen mit Zeichenvielfach können die Zeichen z, B. in einem tO-Bit-Rasterformat Überträgen Werden. Dieses Rasterformal enthält 8 Bit für die Nachrichtenin*In the case of channels with a multiple character, the characters can, for example, be transmitted in a to-bit raster format. This raster formal contains 8 bits for the message in *

formation, ein Paritätsbit und ein Zustandsbit, das angibt, ob die Nachricht von einem Teilnehmer ausgeht oder ob sie aus Netzwerksteuersignalen bestehtformation, a parity bit and a status bit that indicates whether the message originates from a participant or whether it consists of network control signals

Die in F i g. 1 dargestellte Vielfachstruktur basiert auf einem Untervielfach in den vier 12 KJBit/s-Kanälen, so daß man Gruppen von Kanälen erhält, die entsprechend ihren Geschwindigkeiten gruppiert sind, und jede Kanalgruppe nur eine Bitgeschwindigkeit hat Die Kanäle A, B, Cund D sind 12 KBit/s-Netzwerkübertragungskanäle, die eine Informationsübertragung von 9,6 KBit/s ermöglichen. Jeder 12 KBit/s-Kanal kann ein Untervielfach auf Zeitmultiplexbasis haben und enthält dann entweder vier 3 KBit/s-Netzwerkkanäle (2,4 KBii/s für Information) oder sechzehn 750-Bit/s-Netzwerkkanäle (600 Bit/s Information). Die in F i g. 1 dargestellte Struktur ist wie folgt:The in F i g. The multiple structure shown in Figure 1 is based on a submultiple in the four 12 KJBit / s channels, so that groups of channels are obtained which are grouped according to their speeds, and each channel group has only one bit speed. Channels A, B, C and D are 12 Kbit / s network transmission channels that allow information to be transferred at 9.6 kbps. Each 12 kbit / s channel can have a submultiple on a time division basis and then contains either four 3 kbit / s network channels (2.4 kbit / s for information) or sixteen 750-bit / s network channels (600 bit / s information) . The in F i g. The structure shown in Figure 1 is as follows:

12KBii/s-KanaI,4enthält4 χ 3 KBit/s-Kanäle
12 KBit/s-Kanal Benthält 16 χ 750 KBit/s-Kanäle
12 KBit/s-Kanal Centhält 1 χ 12 KBit/s-Kanäle
12 KBh/s-Kana! Denthält 1 χ 12 Kbii/s-Kanäle12KBii / s channel, 4 contains 4 χ 3 kbit / s channels
12 kbit / s channel B contains 16 χ 750 kbit / s channels
12 kbps channel Cent contains 1 χ 12 kbps channels
12 KBh / s kana! D contains 1 χ 12 Kbii / s channels

Aus F i g. i läßt sich entnehmen, daß die Adressierung der Kanäle durch eine Kanal- oder Rasterzählung innerhalb der verschiedenen Rahmen durchgeführt werden kann. Der einzige Rahmen, der durch Synchronisationsbits definiert werden muß, ist der des 750 Bit/s-Rasters, da die anderen Rahmen durch Zählvorgängi. unter Bezugnahme auf diesen Rahmen identifiziert werden können.From Fig. i can be seen that the addressing of the channels by a channel or raster count can be carried out within the various frameworks. The only frame that goes through Synchronization bits must be defined is that of the 750 bit / s raster, since the other frames are through Counting with reference to this framework can be identified.

Die entsprechende Struktur für ein Bitvielfach ist in Fig. 2 dargestellt; zu diesem Diagramm gehör« folgende Struktur:The corresponding structure for a bit multiple is shown in FIG. 2; belong to this diagram « following structure:

12KBit/s-KanaI Aenthält4 χ 3 KBit/s-Kanäle
12 KBit/s-Kanal ßenthält 16 χ 750 Bil/s-Kanäle
12 KBit/s-Kanal Centhält 1 χ i 2 KBit/s-Kanäle12 Kbit / s channel A contains 4 χ 3 Kbit / s channels
12 kbit / s channel ß contains 16 χ 750 bil / s channels
12 kbit / s channel C contains 1 χ i 2 kbit / s channels

Die notwendige Speicheranordnung ist in F i g. 3 dargestellt Man erkennt, daß die Speicher für Kanäle mit gleicher Bitgeschwindigkeit zusammengefaßt sind.The necessary memory arrangement is shown in FIG. 3 It can be seen that the memory for channels are combined with the same bit rate.

Es ist eine geeignete Speicherzellen-Anordnung notwendig, um eine relativ einfache Zuordnung zwischen der Übertragungskanaladresse und der entsprechenden Speicheradresse zu realisieren.A suitable memory cell arrangement is necessary for a relatively simple assignment to be implemented between the transmission channel address and the corresponding memory address.

Die Speicherung von Rastern oder Bits im Rahmenjpeicherbereich beinhaltet eine Abtastung der Eingangsrasterfolgen mit 48 KBit/s und die Zuordnung der Abtastzeit jedes Rasters zu der entsprechenden Adresse im Speicher, wo dieses Raster plaziert werden muß. d. h. Zuordnung der Kanalrasteradresse zur Speicheradresse. The storage of rasters or bits in the frame memory area includes scanning of the input raster sequences with 48 kbit / s and the assignment of the Scan time of each raster to the corresponding address in memory where this raster is to be placed. d. H. Assignment of the channel grid address to the memory address.

Das Abtastverfahren ist in F i g. 4 näher erläutert. Die Haupt(große) Abtastperiode enthält soviel C-rund-(kleine) Abtastperioden, wie 12 KBit/s-Kanäle in dem 48 KBit/s-Kanal enthalten sind. In diesem Beispiel sind es 4 Grundabtastperioden. Um die Abtastung durchzuführen wird angenommen, daß jeder 48 KBit/s-Kanal ein Ausgangsregister oder Bitregister hat, das für eine Raster- oder Bitperiode speichert. Bei einem 48 KBit/s-Kanal und einem 10-Bit-Raster ergibt dies 208 ms je Raster und 20,8 ms je Bit, Bei einer Speicheranordnung nach Fig.3 wird die einem ankommenden Kanal oder Raster entsprechende Adresse abgeleitet, indem folgendes addiert wird;
a) Die Grundadresse, die den Beginn des Speicherbereiches anzeigt, der der bestimmten Kanalge· schwirtdigkeitsgnippe entspricht — Gruppenbasis* adresse (x oder ybdei" ζ für die 3 Bitgeschwindig^ keitsgruppen).The scanning process is shown in FIG. 4 explained in more detail. The main (large) sample period contains as many C-round (small) sample periods as there are 12 kbit / s channels in the 48 kbit / s channel. In this example there are 4 basic sampling periods. To perform the scan, it is assumed that each 48 kbps channel has an output register or bit register that stores for one raster or bit period. With a 48 kbit / s channel and a 10-bit raster, this results in 208 ms per raster and 20.8 ms per bit. In a memory arrangement according to FIG. 3, the address corresponding to an incoming channel or raster is derived by adding the following will;
a) The base address which indicates the beginning of the memory area which corresponds to the specific channel speed category - group base address (x or ybdei " for the 3 bit speed groups).

b) Die Adresse des bestimmten 12 KBit/s-Kanals innerhalb der entsprechenden Kanalgesehwintf.gkeitsgruppe — Rahmenbasisadresse (n · 2^AI).b) The address of the particular 12 kbit / s channel within the corresponding channel vision group - frame base address (n · 2 ^AI ).

c) Die Adresse des Informationskanals innerhalb des eigenen 12 KBit/s-Rahmens — Rahmenkanaladresse (m). c) The address of the information channel within its own 12 kbit / s frame - frame channel address (m).

Es gibt 1^M Kanäle in einem Untervielfach-12 KBit/s-Kanal, m ist die Adresse eines Kanales innerhalb eines Untervielfach-12 KBit/s-KanaIs,d. h.There are 1 ^M channels in a submultiple 12 kbit / s channel, m is the address of a channel within a submultiple 12 kbit / s channel, ie

Q<m<2^M.
Daraus ergibt sich: Q <m <2 ^M.
This results in:

KanalgeschwindigkeitChannel speed

Form der AdresseForm of address

750 Bit/s
3 KBit/s
12 KBit/s750 bit / s
3 kbit / s
12 kbps

je + « 2⁴H-;/!
y + η ■ 2² + m each + «2 ⁴ H -; /!
y + η ■ 2 ² + m

Die Basisadressen x, y, ζ werden in festverdrahteten Registern, die einstellbar sind, vorgegeben.
Die Werte werden in Abhängigkeit von den Kana¹ .nforderungen gewählt sie müssen jedoch bei Erweiterungen leicht einstellbar sein.The base addresses x, y, ζ are specified in hard-wired registers that can be set.
The values are selected ^one .nforderungen depending on the Kana but they must be easily adjustable for extensions.

Die Rahmenbasisadresse ist dadurch verfügbar, daß diese Information ständig gespeichert wird und daß sie übereinstimmend mit dem entsprechenden Raster zum Zugriff freigegeben wird. Die Adresse hat die Form η 2^M, so daß es nur notwendig ist, den Wert η zu speichern, vorausgesetzt, daß andere Mittel verfügbar sind, um die Kanalgeschwindigkeit zu definieren.The frame base address is available in that this information is permanently stored and in that it is released for access in accordance with the corresponding grid. The address is of the form η 2 ^M so it is only necessary to store the value η provided that other means are available to define the channel speed.

Jeder 12 KBit/s-Kanal wird in jeder Hauptabtastperiode abgetastet, während der eine Raster oder Bit zum Vermittlungsspeicher übertragen wird. Die Zugriffsreihenfolge innerhalb einer Hauptabtastperiode ist konstant. Wenn das entsprechende Bitgescl.windi^keitengruppenzeichen der 12 KBit/s-Kanäle zusammen mit den Daten vorliegt und ein Zähler je Bitgeschwindigkeit verwendet wird, um die Zahl der Kanäle jeder Bitgeschwindigkeit zu zählen, dann ist der Inhalt dieser Zähler die entsprechende Rahmenbasisadrer.se. unter der Voraussetzung, daß sie zu Beginn jeder Hauptabtastperiode auf 0 zurückgestellt sind.Every 12 kbps channel is used in every main scanning period scanned while a raster or bit is being transferred to the switch memory. The access order within one main scanning period is constant. If the corresponding Bitgescl.windi ^ ity group sign of the 12 kbit / s channels together with the data and a counter for each bit rate is used to count the number of channels of each bit rate, then the content is this Counter the corresponding frame base address. provided that at the beginning of each main scanning period are reset to 0.

Damit die Adressierung der ankommenden Kanäle und der abgehenden Kanäle kompatibel ist, ist es notwendig, daß sich die Abtastzählfolgen auf entsprechende Gruppen von 12 KBit/s-Kanäle beziehen. Für die Abtast- und Zahlvorgänge ist es zweckmäßig, wenn sieden 12 KBit/s-Kanalrahmen zugeordnet sind.In order for the addressing of the incoming channels and the outgoing channels to be compatible, it is It is necessary that the sample count sequences relate to corresponding groups of 12 kbit / s channels. For the scanning and counting processes are expedient if they are assigned to the 12 kbit / s channel frame.

Die Rahmenkanalad^resse kann durch einen 6-Bit-Binär'ühler erzeugt werden, der bei jeder Grundabtastperiode fortgeschaltet und mit 750 Bit/s-Rahmen zurückgestellt oder sy: !.!ironisiert wird. Die kahmenkanaladresse wird durch die vier höchstwertigen Bits bei den 750 Bit/s-Kanä!en und durch die mittleren beiden Bits bei 3 KBit/s-Kanälen angegeben.The Rahmenkanalad ^r eat can be produced by a 6-bit Binär'ühler, the incremented at each Grundabtastperiode and reset with 750 bit / s frame or sy:.! Is ironic. The frame channel address is indicated by the four most significant bits for the 750 bit / s channels and the middle two bits for 3 kbit / s channels.

Ein anderes < erfahren beruht darauf, daß die 12Another experience is based on the fact that the 12th

ω KBit/s-Rahmenzuweisung für die 3 KBit/s- oder die 750 Bit/s^Rahmen am Vermittlungssingang Vorgesehen wird. Dieses bedeutet Anpassung der obengenannten Hauptabtastperiode. Dann stellt die Verzögerung in Teilen Von 12 KBit/s-Rahmen (4 Raster oder Bits im Ausführungsbeispiei; der ankommenden 3 KBit/s oder 750 Bit/s-Rähmen in bezug auf den entsprechenden Vermittlungsrahmen eine äquivalente Verschiebung der Kanaiposition in dem Rahmen dar. Eine Korrektur derω kbit / s frame allocation for the 3 kbit / s or the 750 Bit / s ^ frame is provided at the switching input. This means adapting the above Main scanning period. Then the delay represents in parts of 12 kbps frames (4 rasters or bits in the Execution example; of the incoming 3 kbit / s or 750 bit / s frames with respect to the corresponding Switching frame represents an equivalent shift of the channel position in the frame. A correction of the

Verzögerung kann erreicht werden durch Änderung der Kanalspeicheradresse unter der Voraussetzung, daß entsprechende Raster oder Bits mit dem Verzögerungsfaktor bezeichnet v/erden (in Einheilen des 12 KBit/s-Rahmen). Eine solche Rahmenanpassung benötigt je 48 KBit/s-Kanal 4 zusätzliche Raster oder Bits für die Speicherung. Da die Positionsänderung des ankommenden Rasters oder Bits in bezug auf den örtlichen Rahmen nicht bekannt ist, kann ein gemeinsamer Rahmenkanaladressenzähfer verwendet Werden. Dar· aus ergibt sich, daß die oben beschriebene Adressenbildung durch die weiteren Additionsvorgänge, die mit dem Verzögerungsfaktor zusammenhängen, etwas komplizierter wird.Delay can be achieved by changing the channel memory address provided that corresponding grid or bits with the delay factor denoted v / earth (in units of the 12th Kbit / s frame). Such a frame adaptation requires 4 additional rasters or bits for each 48 kbit / s channel the storage. Since the change in position of the incoming raster or bit with respect to the local Frame is not known, a common frame channel address counter can be used. Dar from it follows that the address formation described above by the further addition processes, which with related to the delay factor becomes a little more complicated.

Um die 12 KBit/s-Rahrnenanpassung mit den 4 Raster- oder Bitspeichern durchzuführen, benötigt man einen 2 Bitzähler je 48 KBit/s-Kanal, Um die 4 Kanäle zu adressieren.In order to adapt the 12 kbit / s range with the 4th To carry out raster or bit storage, you need a 2 bit counter per 48 kbit / s channel in order to access the 4 channels address.

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims

Patent claims:

1. Arrangement for generating memory addresses in a time division multiple data network different speeds, thereby characterized in that the memory locations intended for information of the same speed are, each combined into a group that each speed a device ι ο for delivering a base address and a counter that counts when signals of this speed are received is switched on, are provided and that the respective memory address from the base address and is composed of the counter reading.

2. Arrangement according to claim 1, characterized in that two counters per speed are provided, one at the beginning of each frame and the other at the beginning of each channel is further scaled.

3. Arrangement according to claim 1, characterized in that that a Synchronisierkombination each at the beginning of a grid frame of the channels with the lowest speed is transmitted, and that with it the position of the counter for all Speeds checked wtrd.