DE2109885A1 - Festwertspeicher - Google Patents

Description

Patentanwälte Dipl.-Ing. F. Weickmann,

Dipl.-Ing. H.Weickmann, Dipl.-Phys. Dr. K. Fincke Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber

DXIIIBM 8 MÜNCHEN 86, DEN

POSTFACH 860 820

MÖHLSTRASSE 22, RUFNUMMER 48 39 21/22

<983921/22>

Tektronix Inc., 14150 S.W. Karl Braun Drive, Beaverton,

Oregon 97005, USA

Festwertspeicher

Die vorliegende Erfindung bezieht sich generell auf festwertspeicher zur Verwendung in elektronischen Computern oder anderen digitalen Signalverarbeitungseinrichtungen, und insbesondere auf derartige Speicher, bei denen streifenförmige Übertragungsleitungen als Eingänge und Ausgänge verwendet werden.

Der vorliegenden Erfindung liegt dabei die Aufgabe zugrunde, einen verbesserten Festwertspeicher mit extrem hoher Betriebsgeschwindigkeit bei einfachem und billigem Aufbau anzugeben.

Diese Aufgabe wird erfindungsgemäß durch folgende Merkmale gelöst:

109839/1550

einen gemeinsamen, aus einer Platte aus elektrisch leitendem Material gebildeten Grundebenenleiter mit einer Vielzahl von in einem Speicherinformationscode angeordneten Öffnungen, einer ersten Übertragungsleitungsanordnung, welche eine -Vielzahl von ersten Signalleitern umfaßt, die im Abstand und isoliert über den Grundebenenleiter verlaufen und mit diesem eine Vielzahl von ersten Übertragungsleitungen mit gleichem Wellenwiderstand bilden, eine zweite Übertragungsleitungsanordnung, welche wenigstens einen zweiten Signalleiter umfaßt, der im Abstand und isoliert über den Grundebenenleiter verläuft und mit diesem auf seiner den ersten Signalleitern abgewandten Seite eine zweite Übertragungsleitung bildet, wodurch der Grundebenenleiter als Abschirmung zwischen den ersten und zweiten Signalleitern verläuft und durch eine Überschneidung von Teilen des zweiten Signalleiters mit den ersten Signalleitern an einer Vielzahl von Überschneidungsstellen, von denen wenigstens einige mit den Öffnungen im Grundebenenleiter zusammenfallen, so daß ein über die ersten oder zweiten Signalleiter übertragener Eingangsimpuls in den jeweils anderen Signalleitern jedesmal dann einen Ausgangsimpuls erzeugt, wenn der Eingangsimpuls über eine der Öffnungen läuft.

Beim erfindungsgemäßen Speicher wird die Information dauernd durch eine Vielzahl von Öffnungen im gemeinsamen Grundebenenleiter gespeichert, welche zwischen den Eingangs- und Ausgangssignalleitern der Übertragungsleitungen angeordnet sind. Diese Öffnungen können auch an digital-codierten Stellen an Schnittpunkten der Eingangs- und Ausgangsleiter angeordnet sein.

Der Festwertspeicher gemäß der Erfindung besitzt verschiedene Vorteile gegenüber konventionellen induktiven Speichern mit magnetischer Speicherung, wobei insbesondere sehr viel

höhere Betriebsgeschwindigkeiten in der Größenordnung von SanoSekunden gegenüber MikroSekunden bei bekannten Speichern zu nennen sind. Weiterhin ist der erfindungsgemäße Festwertspeicher einfacher und weniger aufwendig herzustellen als konventionelle induktive Speicher oder transistorisierte logische Speicher, so daß er auch für kleine Produktionsstückzahlen geeignet ist. Der erfindungsgemäße Festwertspeicher kann in digitalen Computern oder in sehr kleinen Geräten, wie beispielsweise in einem Zeichengenerator einer Kathodenstrahlröhre verwendet werden, wobei er im letztgenannten Fall die Schaltpositionsaüslegung auf der Kathodenstrahlröhre des Oszillographen liefert. Der erfindungsgemäße Festwertspeicher isSjweiterhin stabil, zuverlässig und einstückig aufgebaut. Darüber hinaus ist die Produktiansausbeute an kommerziellen Speichern extrem hoch, da. eine minimale Anzahl an Elementen verwendet wird und da ein derartiger Speicher mit konventionellen Ätztechniken für Schaltungsplatten oder Schaltungsintegrationsverfahren herstellbar ist.

Gemäß einer Ausführungsform der Erfindung weist die erste Übertragungsanordnung eine Vielzahl von ersten Abschlußwiderständen auf, welche jeweils zwischen Erde und ein Ende jeweils eines ersten Signalleiters geschaltet sind und deren Widerstand gleich dem Wellenwiderstand der ersten Obertragungsleitungen ist. Auch die zweite Übertragungsleitungsanordnung kann einen zweiten Abschlußwiderstand aufweisen, welcher zwischen Erde und ein Ende des zweiten Signalleiters geschaltet ist und dessen Widerstand gleich dem Wellenwiderstand der zweiten Übertragungsleitung ist.

Wie oben schon ausgeführt, können die Öffnungen im Grundebenenleiter so angeordnet sein, daß ein digital codiertes Ausgangssignal erzeugt wird.

109839/1550

Gemäß einer weiteren Ausführungsform der Erfindung umfaßt die zweite Übertragungsleitungsanordnung eine Vielzahl von zweiten Signalleitern, welche mit dem Grundebenenleiter eine Vielzahl von zweiten Übertragungsleitungen bildet, wobei jeder der zweiten Signalleiter alle ersten Signalleiter an einer Vielzahl von Überschneidungsstellen schneidet, von denen wenigstens einige mit den Öffnungen im G-rundebenenleiter zusammenfallen.

Gemäß einer besonderen Ausbildung der Erfindung kann eine Serien-Eingangsquelle zur Einspeisung eines Eingangssignalimpulses in einen der zweiten Signalleiter vorgesehen werden,, wodurch auf verschiedenen Signalleitern der ersten Signalleiter zur Bildung eines parallelen Ausgangssignals eine Vielzahl von Ausgangsimpulsen erzeugt wird.

Andererseits kann im Rahmen des Erfindungegedankens auch eine Parallel-Eingangssignalquelle zur Einspeisung einer Vielzahl von zeitlich aufeinanderfolgenden Eingangsimpulsen in die zweiten Signalleiter vorgesehen werden, wodurch auf wenigstens einem der ersten Signalleiter eine Vielzahl von ein Serienausgangssignal bildenden Ausgangsimpulsen erzeugt wird.

Gemäß einer weiteren Ausführungsform der Erfindung kann ein einziges Signalleiter vorgesehen werden, welcher jeden der ersten Signalleiter an einer Vielzahl von Überschneidungsstellen schneidet, von denen wenigstens einige mit den Öffnungen im Grundebenenleiter zusammenfallen. Dabei lab eine Eingangseigna!quelle zur Einspeisung eines Eingangsimpulses an einem Ende deszweiten SignaHeitere vorgesehen, wodurch zur Bildung eines Serienausgangssignals eine Vielzahl von Ausgangsimpulsen auf jedem ersten Signalleiter erzeugt wird; die Ausgangseimpulse sind dabei um die ZeitVerzögerungen der zweiten Übertragungsleitungen zeit-

109839/15B0

— 5 —

lick gegeneinander verschoben,, weiche den Mngen der Seile des zweiten Signalleiters entsprachen, die zwischen dem mit dem ersten Signalleiter zusammenfallenden Öffnungen im Gründeten enleiter liegen, auf dem das Serienausgangs signal erzeugt wird. Der zweite Signalleiter ist dabei insbesondere zur Bildung einer Verzögerungsleitung'auf der dem ersten Signalleiter angewandten Seite des Grundebenenleiters isoliert und im Abstand spiralförmig um einen zweiten Grundebenenleiter geführt. Der zweite SignaHeiter ist an seinem Ende über einen Abschlußwiderstand an Erde geschaltet, dessen Widerstandswert gleich dem Wellenwiderstand der zweiten Übertragungsleitung ist, wobei auch die "Verzögerungsleitung den gleichen Wellenwiderstand wie die zweite Übertragungsleitung besitzt.

In Weiterbildung der Erfindung sind auf entgegengesetzten Seiten der den Grundebenenleiter bildenden Metallschicht wenigstens zwei Schichten aus Isolationsmaterial vorgesehen, auf deren Außenflächen die ersten und zweiten Signalleiter als metallische Streifen angeordnet sind.

Weitere Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausfiihrungsbeispielen anhand der Figuren. Es zeigt«

Mg. 1 eine perspektivische Ansicht einer Ausführungsform des erfindungsgemäßen Festwertspeichers, wobei in der Darstellung aus Gründen der Übersichtlichkeit !eile weggebrochen sind?;

Fig. 2 eine perspektivische Darstellung einer weiteren Ausführungsform des erfindungsgemäßen Speichers, welche der Ausführungsform nach Fig. 1 ähnlich, jedoch zur E_raeugttng eines Serienausgangssignal ausgelegt

dabei sind In der Barstellang aus Übersichtlichkeitsgrttnden ebenfalls !Peile weggebrochen}

Pig. 3 eine perspefctivische Ansiclit einer dritten Ausführungsform, des erfindungsgemäßen PestwertSpeichers, wobei ebenfalls aus Übersichtlichkeitsgründen in der Barsteilung Seile weggebroehen sind? und

. 4 einen Querschnitt längs der Linie 4-4 in Pig. 3.

Bie Ausführungsfem des erfindungsgemäßen Pestwertspeichers nach Pig. 1 besitzt eine Vielzahl von ersten Signalleitern 10 und eine Vielzahl von zweiten Signalleitern 12, welche auf entgegengesetzten Seiten eines gemeinsamen Grundebenen— leiters 14 angeordnet sind. Bie ersten und zweiten Signalleiter schneiden sich dabei gegenseitig. Bie ersten Signalleiter 10 und der Grundebenenleiter 14 bilden eine Viel— zahl von ersten Übertragungsleitungen, während die zweiten Signalleiter 12 und der Grundehenenleiter 14 eine Vielzahl von zweiten Übertragungsleitungen bildet, welche alle ψ den gleichen Wellenwiderstand besitzen. Bie ersten Signal— leiter 10 verlaufen parallel und im gleichen Abstand zu bzw. vom Grundebenenleiter 14_t so daß alle ersten Übertra— gungseleitungen den gleichen Wellenwiderstand von beispielsweise 50 0hm besitzen. Eine Vielzahl von ersten Abschlußwiderständen 16, deren Widerstandswert gleich dem Wellenwiderstand der ersten Übertragungsleitungen ist, sind zur Vermeidung von Signalreflexionen auf den Leitungen zwischen die Ausgangsenden der ersten Leiter 10 und Erde geschaltet. In gleicher Weise verlaufen die zweiten Signalleiter 12 parallel und im gleichen Abstand zu bzw. von dem Grundebenenleiter 14_f wodurch die zweiten ÜbertrÄngsleitungen mit dem gleichen Wellenwiderstand von beispieIs-

- 7 -109839/T550

weise 50 Ohm gebildet werden· Eine Vielzahl von zweiten Abschlußwiderständen 18, deren Widerstandswert gleich dem Wellenwiderstand der zweiten Abschlußleitungen ist, sind zur Vermeidung von Signalreflexionen auf diesen Leitungen zwischen ein Ende jedes Signalleiters 12 und Erde geschaltet.

Die ersten Signalleiter 10 können alle parallel zueinander in einer ersten Richtung verlaufen, während die zweiten Signalleiter 12 parallel zueinander in einer zweiten Richtung verlaufen können, welche senkrecht auf der ersten Richtung steht. Daher überschneiden alle' ersten Signalleiter alle zweiten Signalleiter an Überschneidungsstellen. Der Grundebenenleiter 14 besitzt eine Vielzahl von Öffnungen 20, welche mit einigen der Schnittpunkte der ersten und zweiten Signalleiter zusammenfallen. Der Grundebenenleiter 14 liegt elektrisch an Erde und dient als elektrostatische Abschirmung zwischen den ersten und zweiten Signalleitern. Lediglich an den Öffnungen 20 ist diese elektrostatische Abschirmung nicht vorhanden. Die Öffnungen 20 im Grundebenenleiter sind so angeordnet, daß auf dem zweiten Signalleiter 12 ein Digital-Coäier-Ausgangssignal geliefert wird, wenn auf die ersten Signalleiter 10 enein Eingangssignal gegeben wird.

Ein auf Eingangsklemmen 22 der ersten Signalleiter 10 gegebener Eingangssignalimpuls wird über die erste Übertragungsleitungsanordnung übertragen, bis er eine Öffnung 20 im Grundebeneneleiter überläuft. Wenn dieser !Fall eintritt, wird in dem zweiten Signalleiter 12 ein entsprechender Ausgangsimpuls erzeugt, welcher den ersten Signalleiter an dieser Öffnung schneidet. Die Auegangsimpulse werden dann über die zweiten Signalleitungen zu Ausgangsklemmen 24 der

109839/1550

zweiten Signalleiter 12 in dieser Übertragungsleitungs- anordnung übertragen. Wird bei der Ausfuhrungsform nach Pig. 1 ein Serieneingangssignal in Form eines einzigen Impulses auf eine Eingangsklemme 22A eines ersten Leiters gegeben, so erzeugt dieser einen entsprechenden Ausgangsimpuls an einer Ausgangsklemme 24A eines zweiten Signalleiters, einen weiteren Ausgangsimpuls an einer Ausgangsklemme 24B eines weiteren zweiten Signalleiters sowie einen dritten Ausgangsimpuls an einer Ausgangsklemme 240 eines dritten der zweiten Signalleiter. Dies geschieht deshalb, weil diese zweiten Signalleiter den ersten Signalleiter an Öffnungen 2OA, 2OB und 2OC schneiden. Diese Ausgangsimpulse bilden ein Parallelausgangssignal, das im binären Digitalcode, gelesen von rechts nach links, gleich, 1001010 ist. Wenn Eingangsimpulse auf die Eingangsklemmen von anderen ersten Leitern gegeben werden, so werden natürlich auch andere Parallelausgangssignale erzeugt.

Auf beiden Seiten des Grundebenenleiters 14 ist eine Schicht 26 aus elektrisch isolierendem Material vorgesehen, um den Grundebenenleiter von den ersten und zweiten Signalleitern zu isolieren, und um die geeignete Dielektrizitätskonstante für den gewünschten Wellenwiderstand der Übertragungsleitungen zu erhalten. Gemäß einer Ausführungsform wird der erfindungsgemäße Wertspeicher durch eine gedruckte Schaltungsplatte mit einer zentralen Grundplatte gebildet, wobei die Isolationsschichten 26 zwei durch Epoxydharz imprägnierte Schichten aus Fiberglas sind. Die ersten und zweiten Signalleiter 10 und 12 werden dabei durch Kupferstreifen oder durch Streifen aus einem anderen geeigneten Metall gebildet, welche durch A'tzen von zwei Metallschichten auf den Außenflächen der Isolatorschichten hergestellt werden.

109839/ 1 550

Es ist weiterhin auch, möglich, den erfindungsgemäßen Festwertspeicher aus einem mehrschichtigen Metall- und Glaslaminat herzustellen, wobei Metallüberzüge auf entgegengesetzten Seiten einer Glasplatte vorgesehen werden, um den Grundebenenleiter und eine der Gruppen der Signalleiter zu bilden. Sodann wird eine zweite Glasschicht auf dem Grundebenenleiter aufgebracht, wobei die andere Gruppe von Signalleitern dann auf der Oberseite dieser Glasschicht aufgebracht wird. Es ist andererseits auch möglich, den erfindungsgemäßen Speicher als Metall-Oxid-Halbleiteranordnung herzustellen, welche eine integrierte Schaltung mit umfaßt. Dabei wird das Metall der Signalleiter und des Grundebenenleiters auf Schichten von isolierendem Oxidhalbleitermaterial aufgebracht.Bei der letztgenannten Ausführungsform werden die Abschlußwiderstände 16 und 18 nicht durch getrennte diskrete Widerstände, sondern als Teil der integrierten Schaltung gebildet.

Pig. 2 zeigt eine weitereAusführungsform des erfindungsgemäßen Festwertspeichers, welche der Ausführungsform nach Fig. 1 sehr ähnlich ist. Aus diesem Grunde bezeichnen gleiche Bezugsziffern gleiche Seile des Speichers. Bei der Ausführungsform nach Fig. 2 sind die EingangsSignaHeiter IO* auf der Unterseite des Grundebenenleiters 14 angeordnet, während die Ausgangssignalleiter 12 * auf der Oberseite des Grundebenenleiters vorgesehen sind. Ein auf eine Eingangsklemme 22^f der Eingangsleiter 1O¹ gegebenes Paralleleingangssignal in Form eines Vielzahl von aufeinanderfolgenden Impulsen erzeugt ein Ausgangssignal in Form einer Impulsfolge an Ausgangsklemmen 24* jedes Ausgangssignalleiters 12>. Das parallele Eingangssignal, welches das Lesebefehlesignal für den Speicher darstellt, erzeugt an der Aasgangeklemme 24A¹ eines zweiten SigtaLleiters 12*

- 10 -

10 9 8 3 9/1550

- ίο -

ein Ausgangssignal, das aus einer Folge von drei Impulsen 28A, 28B und 28C bestellt, welche den zu den Zeitpunkten C₁, C^ und I₆ auf Eingangsklemmen 22A«, 22B¹ und 22C» gegebenen Eingangsklemmen 30A, 30B und 300 entsprechen. Es ist zu • bemerken, daß die Ausfuhrungsform nach Pig. 2 gleich der Ausführungsform nach Fig. 1 mit der Ausnahme ist, daß anstelle einer Serien-Eingangssignalquelle eine Parallel-Eingangssigna!quelle Verwendung findet und daß an jeder Ausgangsklemme nicht ein paralleles Ausgangssignal, sondern ein Serienausgangssignal erzeugt wird.

Eine dritte, in Fig. 3 dargestellte Aus führ ungsform des erfindungsgemäßenFestwertspeichers entspricht der Ausführungsform nach Fig. 2 mit der Ausnahme, daß die Vielzahl von Eingangssignalleitern 10' durch einen einzigen Eingangssignalleiter 32 ersetzt ist, welcher derart um einen Grundebenenleiter 34 ohne Öffnungen geführt ist, daß er mit diesem eine Signa!verzögerungsleitung bildet. Diese Signalverzögerungsleitung 32, 34, welche auf der den Ausgangssignalleitern 12' abgewandten Seite des mit öffnungen versehenen Grundebenenleiters 14 angeordnet ist, erzeugt AusgangsSignaIe auf den Ausgangssignalleitern in entsprechender Weise wie die Eingangssignalleiter 10* bei der Ausführungsform nach Fig. 2. Der Eingangssignalleiter 32 ist vom zweiten Grundebenenleiter 34 durch eine Schicht 36 aus isolierendem Material isoliert, welche diesen Grund- -ebenenleiter auf beiden Seiten umgibt. Die Dicke des für die Isolationsschichten 36 verwendeten Materials kann gleich der Dicke der Isolationsschichten 26 auf den beiden Seiten des mit öffnungen versehenen Grundebenenleiters 14 sein, um der Verzögerungsleitung den gleichen Wellenwiderstand zu geben, wie ihn die erste durch den Eingangssignalleiter 32 und den Grundebenenleiter 14 gebildete Übertragungsleitung besitzt. Damit kann der Ab-

109839/1550

- ii -

schlußwiderstand 16», welche zwischen den Ausgang des Signalleiters 32 und Erde geschaltet ist, als Abschluß sowohl für die Verzögerungsleitung als auch als erste Übertragungsleitung dienen.

"Wie Pig. 4- zeigt, umschlingt der Eingangssignalleiter 32 vollständig die dreischichtige Struktur, welche durch den zweiten Grundebenenleiter 32 und dessen zwei Isolationsschichten 36 gebildet wird. Der Eingangssignalleiter 32 ist von den Rändern des zweiten Grundebenenleiters durch Isolationsschichten isoliert, welche sich über den Umfang dieses Grundebenenleiters wenigstens an den Rändern hinauserstrecken, über die der Eingangssignalleiter verläuft. Die Teile des Eingangssignalleiters 32 über dem zweiten Grundebenenleiter 34» welche die Ausgangssignalleiter 12' an mit den Öffnungen 20 im Grundebenenleiter 14 zusammenfallenden Überschneidungsstellen schneiden, erzeugen Ausgangssignale auf den AusgangssignaHeitern. Die Teile des ^ingangssignalleiters 32 unter dem zweiten Grundebenenleiter 34 sind durch diesen zweiten Grundebenenleiter elektrostatisch von den Ausgangssignalleitern 12· abgeschrimt, so daß sie keine Ausgangssignale liefern.

Aufgrund der Verwendung der Verzögerungsleitung 32, 34 bei der Ausführungsform nach Fig. 3 wird ein einziger, auf eine Eingangsklemme 38 des Eingangssignalleiters 32 gegebener Eingangssignalimpuls über verschiedene Öffnungen 20 im Grundebenenleiter geführt, welche mit jedem Ausgangssignalleiter 12^l zusammenfallen. Daher wird einAusgangssignal in Form einer Vielzahl von Ausgangsimpulsen auf jedem Ausgangssignalleiter erzeugt. Die Zeitverzögerung zwischen den Ausgangsimpulsen im Ausgangssignal auf einem gegebenen Ausgangssignalleiter wird durch die Zeitverzögerung des

- 12 109839/1550

- 12 -

Eingangssignalimpulses bestimmt, wenn dieser durch den ■ !Teil der Verzögerungsleitung zwischen aufeinanderfolgenden öffnungen 20, welcher diesen Ausgangssignalleiter schneidet, übertragen wird. Beispielsweise liefert der Ausgangssignalleiter 12A⁽ Ausgangssignalimpulse 40A, 4OB und 400, wenn ein über den Eingangssignalleiter 32 übertragener Eingangssignalimpuls 42 die öffnungen 2OA, 2OB und 2OC im Grundebenenleiter erreicht. In den meisten Fällen ist es wünschenswert, die gleiche Zeitverzögerung zwischen aufeinanderfolgenden ,Überschneidungsstellen des oberen Teils des Eingangssignalleiters 32 mit dem gleichen Ausgangssignalleiter 12· vorzusehen, so daß jede Abweichung im Impulsabstand anzeigt, daß an einer dieser Überschneidungsstellen keine öffnung im Grundebenenleiter vorhanden ist. Ein derartiges Fehlen einer Öffnung im Grundebenenleiter ist zwischen den Impulsen 4OA und 4OB in der Ausgangssignalfolge nach Pig.3 dargestellt.

Durch Verwendung von streifenförmigen Übertragungsleitungen für die Eingänge und Ausgänge des erfindungsgemäßen Festwertspeichers wird eine extrem hohe Auslesegeschwindigkeit in der Größenordnung von Nanosekundenjerreicht. Dies bedeutet einen wesentlichen Vorteil gegenüber den Auslesezeiten in der Größenordnung von Mikrosekunden bei konventionellen Induktiven Festwertspeichern. Die mehrschichtige Streifenkonstruktion bringt auch den Vorteil mit sich, daß mehrere Festwertspeicher übereinander gestapelt werden können, so daß für zwei Speicher die gleichen Eingangsleiter verwendbar sind, oder die Ausgangssleiter eines Speichers die Eingangsleiters des nächsten Speichers bilden können. Durch Verwendung von zwei mit öffnung versehenen Grundebenenleitern, welche von zwei Gruppen von Eingangssignalleitern bei einer einzigen gemeinsamen Gruppe von Ausgangssignalleitern zwischen den Grundebenenleitern um-

10S839/1550 " ¹³ "

geben werden, können komplexere digitale codierte Ausgangssignale erhalten werden.

- Patentansprüche -

- 14 -108839/1B50

Claims (12)

1. -u-

   PATENTANSPRÜCHE

   ssssssarssssaisrsssssssassss:

   (lJ Festwertspeicher, gekennzeichnet durch einen gemeinsamen, aus einer Platte aus elektrisch leitendem Material gebildeten Grundebenenleiter (14) mit einer Vielzahl von in einem Speichelfinformationscode angeordneten öffnungen (20), einer ersten Übertragungsleitungsanordnung, welche eine Vielzahl von ersten Signalleitern (12, 12¹) umfaßt, die im Abstand und isoliert über den Grundebenenleiter (14) verlaufen und mit diesem eine Vielzahl von ersten Übertragungsleitungen mit gleichem Wellenwiderstand bilden, eine zweite Übertragungsleitungsanordnung, welche wenigstens einen zweiten Signalleiter (10, 10', 32) umfaßt, der im Abstand und isoliert Über den Grundebenenleiter (14) verläuft und mit diesem auf seiner den ersten Signalleitern abgewandten Seite eine zweite Übertragungsleitung bildet, wodurch der Grundebenenleiter als Abschirmung zwischen den ersten und zweiten Signalleitern verläuft, und durch eine Überschneidung von Teilen des zweiten Signalleiters (10, 10⁽, 32) mit den ersten Signalleitern (12, 12») an einer Vielzahl von Überschneidungsstellen, von denen wenigstens einige mit den öffnungen (20) im Grundebenenleiter (U) zusammenfallen, so daß ein über die ersten und zweiten Signalleiter übertragener Eingangsimpuls in den jeweils anderen Signalleitern jedesmal dann einen Ausgangsimpuls erzeugt, wenn der Eingangeimpuls über eine der öffnungen (20) läuft.
2. 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste Übertragungs^Leitungsanordnung eine Vielzahl von ersten Abschlußwiderständen (18) aufweist, welche jeweils zwischen Erde und ein Ende jeweils eines ersten Signalleiters (12, 12«) geschaltet sind, und deren Wide*·

   109839/1550 -15-

   stand gleich dem Wellenwiderstand der ersten Übertragungsleitungen ist,
3. 3. Speicher nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die zweite Übertragungsleitungsanordnung einen zweiten Abschlußwiderstand (16, 16«) aufweist, welcher zwischen Erde und ein Ende des zweiten Signalleiters (10, 10·, 32) geschaltet ist, und dessen Widerstand gleich dem Wellenwiderstand der zweiten Übertragungsleitung ist.
4. 4. Speichernach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß die Öffnungen (20) im Grundebenenleiter (14) so angeordnet sind, daß ein digital codiertes Ausgangssignal erzeugt wird.
5. 5. Speicher naoh einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zweite Übertragungsleitungsanordnung eine Vielzahl von zweiten Signalleitern (10, 10¹) umfaßt, welche mit dem Grundebenenleiter (14) eine Vielzahl von zweiten Übertragungsleitungen bilden und daß jeder der zweiten Signalleiter alle ersten Signalleiter (12, 12») an einer Vielzahl von Überschneidungsstellen schneidet, von denen wenigstens einige mit den öffnungen (20) im Grundebenenleiter (14) zusammenfallen.
6. 6. Speicher nach einem der Ansprüche 1 bis 5» gekennzeichnet durch eine Serien-Eingangssignalq.uelle zur Einspeisung eines Eingangssignalimpulses in einen Leiter (22A) der zweiten Signalleiter (10, 10*), wodurch auf verschiedenen Signalleitern (24A, 24B, 24C) der ersten Signalleiter (12, 12«) zur Bildung eines parallelen Ausgangssignals eine Vielzahl von Ausgangsimpulsen erzeugt wird.

   109839/1550
7. 7. Speicher nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine Parallel-Eingangssignalquelle zur Einspeisung einer Vielzahl von zeitlich aufeinanderfolgenden Eingangsimpulsen (5OA-, 3OB, 300) in die zweitenSignalleiter (10*), wodurch auf wenigstens einem Leiter (24A*) der ersten Signalleiter (12^f) eine Vielzahl von ein Serienausgangssignal bildenden Ausgangsimpulsen (28A, 28B, 28C) erzeugt wird.
8. 8. Speicher nach einem der Ansprüche 1 bis 7, gekennzeichnet durch einen einzigen zweiten Signalleiter (32), welcher jeden der erstenSignalleiter (12^l) an einer Vielzahl von Überschneidungsstellen schneidet, von denen wenigstens einige mit den Öffnungen (20) im Grundebenenleiter (14) zusammenfallen.
9. 9. Speicher nach Anspruch 8, dadurch gekennzeichnet, daß eine Eingangssignalquelle zur Einspeisung eines Eingangsimpulses (42) an einem Ende des zweiten Signalleiters (32) vorgesehen ist, wodurch zur Bildung eines Serienausgangssignals eine Vielzahl von Ausgangsimpulsen (4OA, 4OB, 400) auf jedem ersten Signalleiter (12A¹) erzeugt wird, und daß die Ausgangsimpulse um die Zeitverzögerungen der zweiten Ubertragungsleitungen zeitlich gegeneinander verschoben sind, welche den Längen der Teile des zweiten Signalleiters entsprechen, die zwischen den mit dem ersten Signalleiter (12A¹) zusammenfallenden Öffnungen (20) im Grundebeneßleiter (14) liegen, auf dem das Serienausgangssignal erzeugt wird.
10. 10. Speicher nach den Ansprüchen 8 und 9, dadurch gekennzeichnet, daß der zweite Signalleiter (32) zur Bildung einer Verzögerungsleitung auf der dem ersten Signalleiter (12·) abgewandten Seite des Grundebenenleiters (14) isoliert

    109839/1550 -17-

    und im Abstand spiralförmig um einen zweiten Grundebenenleiter (34) geführt ist.
11. 11. Speicher nach den Ansprüchen 8 bis 10, dadurch gekennzeichnet, daß der zweite Signalleiter (32) an seinem Ausgangsende über einen Abschlußwiderstand (16") an Erde geschaltet ist, dessen Widerstandswert gleich dem Wellenwiderstand der zweiten Übertragungsleitung ist, und daß die Verzögerungsleitung den gleichen Wellenwiderstand wie die zweite Übertragungsleitung besitzt.
12. 12. Speicher nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß auf entgegengesetzten Seiten der den Grrundebenenleiter (14) bildenden Metallschicht wenigstens zwei Schichten (26) aus Isolationsmaterial vorgesehen sind, und daß die erstenjund zweiten Signalleiter (12, 12^fj 10, IQ¹, 32) als Metallstreifen auf den Außenflächen der Isolationsschichten angeordnet sind.

    10 9 8 39/1550

    Jg

    Leerseite