DE2102854A1 - Verfahren zur Herstellung eines Festwertspeichers - Google Patents

Verfahren zur Herstellung eines Festwertspeichers

Info

Publication number
DE2102854A1
DE2102854A1 DE19712102854 DE2102854A DE2102854A1 DE 2102854 A1 DE2102854 A1 DE 2102854A1 DE 19712102854 DE19712102854 DE 19712102854 DE 2102854 A DE2102854 A DE 2102854A DE 2102854 A1 DE2102854 A1 DE 2102854A1
Authority
DE
Germany
Prior art keywords
memory
read
insulating layer
substrate
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712102854
Other languages
English (en)
Other versions
DE2102854B2 (de
DE2102854C3 (de
Inventor
Heinrich Dipl.-Phys. Dr. 8019 Ebersberg. P Schlötterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2102854A priority Critical patent/DE2102854C3/de
Priority to NL7115829A priority patent/NL7115829A/xx
Priority to BE778166A priority patent/BE778166A/xx
Priority to IT19534/72A priority patent/IT946699B/it
Priority to LU64616D priority patent/LU64616A1/xx
Priority to FR7201923A priority patent/FR2122557B1/fr
Priority to GB283272A priority patent/GB1373996A/en
Priority to JP824872A priority patent/JPS5716440B1/ja
Publication of DE2102854A1 publication Critical patent/DE2102854A1/de
Publication of DE2102854B2 publication Critical patent/DE2102854B2/de
Application granted granted Critical
Publication of DE2102854C3 publication Critical patent/DE2102854C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Verfahren zur Herstellung eines Festwertspeichers.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Festwertspeichers in monolithisch integrierter Planartechnik. Die Steuerelektrodenbereiche der einzelnen Schaltelemente des Festwertspeichers sind vom Substrat durch eine Isolierschicht getrennt. Solche Festwertspeicher sind bekannt. Ihre Schaltelemente sind in der bekannten MIS- bzw. MOS-Struktur hergestellt.
Aufgebaut ist ein Festwertspeicher im wesentlichen aus einer Dekodierschaltung, der eigentlichen Speichermatrix und einer Anzahl von Leseverstärkern. Da die an einer Stelle gespeicherte Information jeweils nur eine "1" oder eine "0" sein kann, genügt ein einziges unterschiedliches Kriterium pro Speicherelement. Die monolithische Transistormatrix mit Dekodierung und Leseverstärkern in einer einzigen integrierten Schaltung hat den Vorteil, daß die gesamte Anordnung in einem einzigen Gehäuse untergebracht werden kann. Festwertspeicher, die aus Schaltelementen der bekannten MOS-Technik zusammengesetzt sind, ermöglichen hohe Packungsdichten, weil die einzelnen Transistoren sehr klein sind und die viel Platz beanspruchenden Widerstände entfallen. Solche Speicher können sowohl aus Transistoren des Anreicherungs-"fcyps {p-channel enhancement mode) als auch des Verarmungstyps (n-channel depletion mode) bestehen.
Die Verbindungsleitungen der Schaltelemente werden in mehreren Ebenen übereinander angeordnet. Bei der Methode der sogenannten Auswah!verbindung werden verschiedene Gruppen von Schaltelementen in vorbestimmter Weise miteinander verbunden. Mit Hilfe
— 2 —
209832/0962
VPA 71/7503 _ 2 -
eines Rechners wird ein Leitungsmuster erstellt, dessen Daten die Eingangsinformation für ein automatisch arbeitendes System zur Erstellung einer Maske bildet.
Aus der deutschen Offenlegungsschrift 1914 933 ist es bekannt, solche integrierten Schaltkreise mit Hilfe der Strahlungstechnik herzustellen. Durch die Steuerung der Ablenkung und der Intensität des Strahls wird durch.schrittweises Belichten kleiner Punkte auf dieser Platte das Bild der Maske auf einer Photoplatte erzeugt. Mit Hilfe dieser Photomaske wird in bekannter Weise das Leitungsmuster hergestellt. Der Kathodenstrahl dient somit.lediglich zur Herstellung dieser Photomaske.
Es ist ferner bekannt, bei der Herstellung von integrierten Schaltkreisen Ionen zu verwenden. Nach der deutschen Offenlegungsschrift 1938 365 können integrierte Schaltkreise mit unabhängigen elektrischen Eigenschaften der einzelnen Schaltelemente mit Hilfe der sogenannten Ionenimplantation von verschiedenen Verunreinigungen, wie n-leitfähigen, p-leitfähigen oder elektrisch neutralen sowie Haftstellen-Verunreinigungen in definierte Regionen des Kristallgitters eingesetzt werden. Durch Änderung der Beschleunigungsspannung bzw. des Strahlstroms kann man die elektrischen Parameter des Schaltelementes nahezu beliebig und gezielt beeinflussen. Es können auch bereits vorher dotierte Regionen einer Ionenimplantation ausgesetzt werden, um die elektrischen Charakteristiken der entsprechenden Schaltelemente zu verändern. Mit diesen bekannten Maßnahmen wird somit jeweils die Leitfähigkeit oder der Leitungszustand vorbestimmter Stellen des Halbleitersubstrats geändert.
Außerdem ist es bekannt, MOS-Strukturen mit gleichem Aufbau aber verschiedenen elektrischen Eigenschaften auf dem gleichen Substrat herzustellen. Zunächst werden die Schaltungselemente mit gleichem Aufbau, gleicher Form und gleichen Abmessungen hergestellt, und diesen Schaltelementen werden nachträglich durch unterschiedliche Nachbehandlung verschiedene Eigenschaften verliehen. Nach der deutschen Offenlegungsschrift 1564 406 ist zu
- 3 209832/0962
VPA 71/7503 - 3 -
diesem·Zweck eine Strahlungsbehandlung der einzelnen Schaltelemente vorgesehen, beispielsweise mit Röntgenstrahlen oder UV- -Strahlen. Haeh diesem Verfahren kann eine sogenannte komplementäre MOS-Iiogik als integrierter Schaltkreis mit p- und n-Kanal auf dem gleichen Substrat hergestellt werden.
Der Erfindung liegt die Aufgabe zu G-runde, die Herstellung von !Festwertspeichern zu vereinfachen und zu verbessern. Sie macht Gebrauch von einer Strahlungsbehandlung der einzelnen Schaltelemente in integrierten Schaltkreisen.
Sie Erfindung besteht darin, daß zur Programmierung des Festwertspeichers die Anzahl der Ladungen und/oder die Ladungsverteilung in der Isolierschicht und/oder an der Grenzfläche Substrat/Isolierschicht durch Korpuskular-, G-amma- oder Röntgenstrahlen eingestellt wird. Im allgemeinen kann die Energie der Strahlung so gewählt werden, daß der Ladungszustand im wesentlichen durch die ionisierende Wirkung der Strahlung erzeugt wird. Sofern die Bestrahlung durch geladene Korpuskeln erfolgt, kann deren Energie auch so gewählt werden, daß die Korpuskeln direkt in Form von geladenen Teilchen eingebaut werden. Die Energie der Strahlung wird dann so eingestellt, daß der größte Teil der geladenen Korpuskeln bis zur gewünschten Tiefe innerhalb der Isolierschicht bzw. bis zur Grenzfläche Halbleitersubstrat/lsolierschicht durchdringt und dort eingebaut wird. Erfolgt die Bestrahlung einer bereits fertigen integrierten Schaltung, so muß die Strahlung auch noch die Steuerelektrodenschicht über dem Gate-Isolator durchdringen und ihre Energie entsprechend der Dicke und dem Material dieser Elektrodenschicht höher gewählt werden, damit man den gleichen Ladungseinbau erhält. Die Bestrahlung kann also sowohl während des Herstellungsprozesses vor dem Aufbringen des Elektrodenmaterial als auch nach der Fertigstellung des Systems durchgeführt werden.
Bei Verwendung von Korpuskularstrahlung mit geladenen Teilchen, nämlich Elektronen oder Ionen, können durch Steuerung von elektrischen odor magnetischen Ablenkeinheiten gezielt vorbeatimmte
- 4 -209832/0962 ^0 original
VPA 71/7503 - 4 -
Strukturen bestrahlt und dadurch der Pestwertspeicher programmiert werden. Dann ist keine Strahlungsmaske erforderlich. Die Ablenkung des Strahls kann vorzugsweise durch einen Rechner gesteuert werden.
Der wesentliche Vorteil der Verwendung von Korpuskularetrahlen besteht darin, daß die Strahlungsbehandlung unabhängig von der mechanischen Fertigung der Elektrodenbereiche der Einzelelemente durchgeführt werden kann, weil diese Strahlung das im allgemeinen verwendete Elektrodenmaterial durchdringt.
Ein Festwertspeicher kann bekanntlich dadurch programmiert werden, daß durch entsprechende Gestaltung einer Maske für die einzelnen Leiterbahnen nur vorbestimmte Elemente der Speichermatrix an die Eingangsleitungen angeschlossen werden. Diese angeschlossenen Elemente entsprechen dann einer gespeicherten "1", während die übrigen, zwar vorhandenen, aber nicht angeschlossenen einer gespeicherten "0" entsprechen. Es können aber auch sämtliche Elemente an die Eingangs- und Ausgangsleitungen angeschlossen werden. Bei diesen Elementen kann die Programmierung dann durch eine unterschiedliche Dicke des Isolators unter der Steuerelektrode der einzelnen MIS-Bauelemente vorgenommen werden, wobei dünnes Oxid einer gespeicherten "1" und dickes Oxid einer gespeicherten "0" entspricht. Zur Programmierung eines derartigen Festwertspeichers durch unterschiedliche Oxiddicke während des Herstellungsprozesses ist ebenfalls eine eigene Maske erforderlich.
Ein Festwertspeicher nach der Erfindung kann demgegenüber aus in ihrem Aufbau identischen Bauelementen bestehen, die alle an die Eingangs- und Ausgangsleitungen angeschlossen sein können. Dieser Speicher wird dadurch programmiert, daß die Anzahl der Ladungen und deren Verteilung bei einem vorbestimmten Teil der Bauelemente verändert wird. Unter Umständen kann es genügen, wenn nur die Ladungsverteilung geändert wird. Diese unterschiedlichen Ladungen bewirken entsprechend unterschiedliche Einsatsspannungen der einzelnen Transistoren. Die Transistoren, deren
209832/0362
VPA 71/7503
Einsatzspannung höher ist als die Eingangssignale des Systems, die beispielsweise von einem Decoder vorgegeben sein können, werden durch dieses Signal nicht eingeschaltet. Diese Transistoren entsprechen somit jeweils einer gespeicherten "0", während die übrigen geschaltet werden können und damit einer gespeicherten "1" entsprechen.
Außer unterschiedlichen Einsatζspannungen von Transistoren einer Speichermatrix können mit dem Verfahren nach der Erfindung beispielsweise auch unterschiedliche Kapazitäten von Kondensatoren hergestellt werden.
3 Patentansprüche
- 6 -209832/0962

Claims (3)

  1. VPA 71/7503 - 6 -
    Patentansprüche
    (Jy Verfahren zur Herstellung eines Festwertspeichere in monolithisch integrierter Planartechnik, dessen Steuerelektrodenbereiche der einzelnen Schaltelemente vom Substrat durch eine Isolierschicht getrennt sind, dadurch gekennzeichnet, daß zur Programmierung des Pestwertspeichers die Anzahl der ladungen und/oder die Ladungsverteilung in der Isolierschicht und/oder an der Grenzfläche Substrat-Isolierschicht durch Korpuskular-, Gamma- oder Räntgenstrahlen eingestellt werden.
  2. 2. Verfahren zur Herstellung eines Festwertspeichers in monolithisch integrierter Planartechnik, dessen Steuerelektroden; bereiche der einzelnen Schaltelemente vom Substrat durch eine Isolierschicht getrennt sind, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß zur Programmierung des Festwertspeichers die Anzahl der Ladungen und/oder die Ladungsverteilung in der Isolierschicht und/oder an der Grenzfläche Substrat-Isolierschicht durch Bestrahlung mit geladenen Korpuskeln eingestellt werden, deren Energie so gewählt ist, daß sie als geladene Teilchen eingebaut werden.
  3. 3. Verfahren nach einem der Ansprüche oder den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß eine Korpuskularstrahlung mit geladenen Elementarteilchen verwendet wird, mit der mittels elektrischer oder magnetischer Ablenkeinrichtungen nur vorbestimmte Einzelschaltelemente des Festwertspeichers bestrahlt werden.
    209832/0962
DE2102854A 1971-01-21 1971-01-21 Verfahren zur Herstellung eines Festwertspeichers Expired DE2102854C3 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2102854A DE2102854C3 (de) 1971-01-21 1971-01-21 Verfahren zur Herstellung eines Festwertspeichers
NL7115829A NL7115829A (de) 1971-01-21 1971-11-17
BE778166A BE778166A (fr) 1971-01-21 1972-01-18 Procede pour la fabrication d'une memoire
LU64616D LU64616A1 (de) 1971-01-21 1972-01-19
IT19534/72A IT946699B (it) 1971-01-21 1972-01-19 Procedimento per fabbricare una memoria fissa
FR7201923A FR2122557B1 (de) 1971-01-21 1972-01-20
GB283272A GB1373996A (en) 1971-01-21 1972-01-20 Method of manufacturing a fixed value store
JP824872A JPS5716440B1 (de) 1971-01-21 1972-01-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2102854A DE2102854C3 (de) 1971-01-21 1971-01-21 Verfahren zur Herstellung eines Festwertspeichers

Publications (3)

Publication Number Publication Date
DE2102854A1 true DE2102854A1 (de) 1972-08-03
DE2102854B2 DE2102854B2 (de) 1973-03-15
DE2102854C3 DE2102854C3 (de) 1973-10-11

Family

ID=5796572

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2102854A Expired DE2102854C3 (de) 1971-01-21 1971-01-21 Verfahren zur Herstellung eines Festwertspeichers

Country Status (8)

Country Link
JP (1) JPS5716440B1 (de)
BE (1) BE778166A (de)
DE (1) DE2102854C3 (de)
FR (1) FR2122557B1 (de)
GB (1) GB1373996A (de)
IT (1) IT946699B (de)
LU (1) LU64616A1 (de)
NL (1) NL7115829A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3115694A1 (de) * 1980-04-24 1982-02-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiter-festspeicher

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064495A (en) * 1976-03-22 1977-12-20 General Electric Company Ion implanted archival memory media and methods for storage of data therein
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
FR2551247B1 (fr) * 1983-08-23 1988-06-17 Rosencher Emmanuel Memoire integree non volatile reinscriptible, procede de fabrication de cette memoire et dispositif d'ecriture dans celle-ci

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3115694A1 (de) * 1980-04-24 1982-02-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiter-festspeicher

Also Published As

Publication number Publication date
DE2102854B2 (de) 1973-03-15
BE778166A (fr) 1972-05-16
NL7115829A (de) 1972-07-25
FR2122557B1 (de) 1976-07-09
GB1373996A (en) 1974-11-13
IT946699B (it) 1973-05-21
DE2102854C3 (de) 1973-10-11
LU64616A1 (de) 1972-06-26
FR2122557A1 (de) 1972-09-01
JPS5716440B1 (de) 1982-04-05

Similar Documents

Publication Publication Date Title
DE2520190A1 (de) Verfahren zur herstellung eines festwertspeichers
EP0006167B1 (de) Mehrwertiger FET-Festwertspeicher
DE69527388T2 (de) EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren
DE2755151C3 (de) Flüssigkristall-Bildschirm mit Matrix-Ansteuerung
DE4105636A1 (de) Elektrisch programmierbare nicht fluechtige halbleiterspeichereinrichtung und herstellungsverfahren dafuer
DE68909350T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einer quadratischen Gitterorganisation und mit einem verbesserten Kopplungsfaktor.
DE2455484C2 (de) Monolithisch integrierte Halbleiter-Speicherschaltung und Verfahren zu ihrer Herstellung
DE69622115T2 (de) Verbesserungen an nichtflüchtigen Speicheranordnungen oder bezüglich derselben
DE3876666T2 (de) Halbleiter-festwertspeichereinrichtung.
DE2201028A1 (de) Feldeffekt-Speicherelement
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE2102854C3 (de) Verfahren zur Herstellung eines Festwertspeichers
DE2153284A1 (de) Speichermatrix
DE4135032A1 (de) Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen
DE69432639T2 (de) Flash-eprom-transistoren-matrix und verfahren zur herstellung
DE3139169C2 (de)
DE2612754A1 (de) Halbleiter-festwertspeicher
DE3032306C2 (de)
DE2415736A1 (de) Metall-silizium-feldeffekttransistor
DE2643947C2 (de) n-Kanal-Speicher-FET
DE2840577A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE69123268T2 (de) Halbleiterspeichereinrichtung mit nichtflüchtigen Speicherzellen, Anreicherungsladetransistoren und peripheren Schaltkreisen mit Anreicherungstransistoren
DE2744114A1 (de) Speicher-fet mit wenigstens einem gate
EP0082208A1 (de) Integrierter CMOS-Schaltkreis

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977