DE2056947B2 - Verfahren zur Stabilisierung von Halbleiteranordnungen - Google Patents

Verfahren zur Stabilisierung von Halbleiteranordnungen

Info

Publication number
DE2056947B2
DE2056947B2 DE19702056947 DE2056947A DE2056947B2 DE 2056947 B2 DE2056947 B2 DE 2056947B2 DE 19702056947 DE19702056947 DE 19702056947 DE 2056947 A DE2056947 A DE 2056947A DE 2056947 B2 DE2056947 B2 DE 2056947B2
Authority
DE
Germany
Prior art keywords
ions
oxide layer
layer
semiconductor
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702056947
Other languages
English (en)
Other versions
DE2056947C3 (de
DE2056947A1 (en
Inventor
Adolf Dipl.-Phys. Dr.Rer.Nat. 7800 Freiburg Goetzberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19702056947 priority Critical patent/DE2056947C3/de
Publication of DE2056947A1 publication Critical patent/DE2056947A1/de
Publication of DE2056947B2 publication Critical patent/DE2056947B2/de
Application granted granted Critical
Publication of DE2056947C3 publication Critical patent/DE2056947C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/3115Doping the insulating layers
    • H01L21/31155Doping the insulating layers by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Stabilisierung von Halbleiteranordnungen mit einer die Halbleiteroberfläche bedeckenden SiO2-Schicht und einer auf die Oxidschicht aufgebrachten Metallelektrode gegen Ionendrift, bei dem in der Oxidschicht bewegliche Fremdionen gebunden werden. MOS-Strukturen werden in der Halbleitertechnik in vielfältiger Weise verwendet. Die Gateregion von IGFETS ist eine MOS-Struktur ebenso wie alle Gebiete in integrierten Schaltungen, die eine Metallbelegung auf einer Oxidschicht enthalten. MOS-Kondensatoren können auch als Varaktoren verwendet werden. Es ist bekannt, daß die besten Grenzflächeneigenschaften, insbesondere geringe Oberflächenzustandsdichte, bei thermisch oxidierten Siliziumoberflächen erzielt werden. Andererseits hat sich gezeigt, daß die SiO„-Schichten besonders anfällig gegen Ionenwanderungseffekte sind, wobei insbesondere Na-Ionen als gefährlich nachgewiesen wurden. Na-
Ionen gelangen während oder nach der Oxidation als Spurenverunreinigungen in das Innere oder an die Oberfläche des Oxids. Nach der üblichen Aufdampfung einer Metallschicht ist die Struktur gegen eine solche Verunreinigung abgeschirmt. Der nachteilige
ίο Einfluß der Na-Ionen auf die Stabilität von Bauelementen, die eine MOS-Struktur enthalten, ist folgender: Legt man eine positive Spannung an die Metallelektrode und erhitzt das Element auf etwa 100 bis 200 ° C1 so wandern alle Ionen wegen ihrer positiven Ladung zur Haltleiteroberfläche und erzeugen dort eine positive Raumladung. Diese Raumladung beeinflußt das Oberflächenpotential im Halbleiter und ändert z. B. die Schv/ellspannung von Feldeffekttransistoren. Diese Verschiebung des Oberflächenpotentials ist aber nicht stabil, sondern kann bei Wegnahme der Spannung oder durch e;ne negative Spannung an der Elektrode wieder rückgängig gemacht werden. Da Temperaturen in der oben angegebenen Größenordnung bei Betrieb von Bauelementen zusammen mit wechselnden Spannungsbelastungen vorkommen, ist diese Art der Instabilität höchst unerwünscht.
Dem S»and der Technik entsprechende Verfahren zur Verhinderung der Ionenwanderung sind folgende:
Das erste besteht in der Verbindung des Einbaus von Natrium-Ionen durch größtmögliche Reinhaltung aller Produktionsschritte. Dieses Verfahren ist außerordentlich schwierig und aufwendig, da die Gesamtmenge der Natrium-Ionen unter 1011 pro cm3 gehalten werden muß. Das Verfahren der natriumfreien Produktion kann daher nur bei besonders anspruchsvollen und aufwendigen Bauelementen angewandt werden.
Das zweite Verfahren (IBM Journal, Band 8, Heft 4 (Sept. 1964), S. 376 bis 384) besteht im Einbau einer phosphorhaltigen Zone in die Oxidschicht. Phosphor wirkt als Getter und vermag freie Natrium-Ionen zu binden. Nachteile der Phosphorbehandlung liegen darin, daß Phosphor ein Dotierungselement für Silizium ist, der nicht an die Oberfläche des Siliziums vordringen darf. Außerdem wurde festgestellt, daß phosphorhaltige Oxidschichten eine hohe Polarisierbarkeit haben, welche sich auf das Oberflächenpotential in ähnlicher Weise wie die Ionenwanderung auswirkt. Da die Dotierung des Oxids mit Phosphor auf dem Weg über eine Hochtemperaturreaktion verläuft, kann man nur relativ dicke Oxidschichten auf diese Weise behandeln.
Das dritte Verfahren besteht in der Verwendung von Sandwichstrukturen mit mindestens zwei verschiedenen dielektrischen Deckschichten. Die gebräuchlichste Form dieses Verfahrens besteht darin, daß erst durch thermische Oxidation eine dünne Oxidschicht auf dem Siliziumsubstrat erzeugt wird und dann eine für Natrium weniger durchlässige Deckschicht (z. B. Si3N4 oder Al2O3) aufgebracht wird. Die Nachteile dieses Verfahrens bestehen darin, daß die zweite Schicht in einem Hochtemperaturprozeß (800 bis 10000C) aufgebracht werden muß, um die gewünschten Eigenschaften zu haben, wodurch die Oberflächen- und Volumeneigenschaften des Halbleiters verändert v/erden. Außerdem vermag ein derartiger Überzug nur Natrium von außen abzuhal-
ten, kann aber nicht schon im Oxid befindliches unschädlich machen.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, diese Nachteile zu beseitigen.
Der nach der Erfindung vorgeschlagene Weg beruht auf einer Beobachtung, die dur-;h längere Meßreihen erhärtet wurde, nämlich daß Natrium-Ionen ins Oxidgitter fest eingebaut werden, wenn sie in geeigneter Weise mit Gitterdefekten (der Begriff Gitter wird hier auch auf das an sich amorphe thermische SiO., angewandt, da bekannt ist, daß dieses eine ausgeprägte Nahordnung aufweist) in Reaktion gebracht werden.
Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß in einer dünnen Oberflächenschicht der Oxidschicht durch Implantation von Ionen mit einer Energie zwischen 5 und 60 keV und einer Dosis zwischen 1011 und ΙΟ14 pro cm- Strahlenschäden erzeugt werden, die ihrerseits bewegliche Fremdionen binden, daß eine dünne Metallplektrode auf die Oxidschicht aufgebracht wird und daß die Anordnung in einer wasserstoffhaltigen Atmosphäre bei etwa 400° C getempert wird.
Aus IEEE Transactions on Nuclear Science, Band NS-16, Heft 6 (1969), S. 195 ff, ist bekannt, daß die Dotierung von SiO2-Schichten mit Metallionen die Isolierfähigkeit der Schicht sehr stark reduziert, siehe dortige Tabelle 2. Daher ist diese Dotierung kein in der Praxis anwendbares Verfahren, auch bewirkt diese Dotierung mit Metallionen nur Resistenz gegen Strahlung, nicht aber gegen Ionendrift.
In der DT-AS 12 27 564 wird das Tempern von Bauelementen in einer Wasserstoffatmosphäre beschrieben und soll dazu dienen, die Oberflächeneigenschaften des Halbleiters zu verbessern.
In SCP and Solid State Technology, Band 8 (Sept. 1966), S. 48 ff, wird Ionenimplantation beschrieben, auch wird auf Strahlungsdefekte verwiesen, die durch die Implantation entstehen, und daß man dieselben durch Tempern ausheilen kann.
Die Kombination dieser bekannten Einzelmaßnahmen gemäß der Erfindung führt jedoch zu einem überraschenden Effekt, der darin besteht, daß sie durch die Implantation erzeugte Strahlungsdefekte als Haftstellen für bewegliche Fremdionen wirken und die nachfolgende Temperung die Bindung der Ionen noch verstärkt in einem Maße, daß die Probe bei einer Temperatur von 200° C noch stabil ist.
Die Dicke der durch die Implantation beeinflußten Schicht kann durch Änderung der Beschleunigungsspannung für die Ionen variiert und an die gegebenen Verhältnisse angepaßt werden. Es ist ferner möglich, durch eine dünne, aufgedampfte Metallschicht hindurch zu implantieren. Für den hier beabsichtigten Zweck ist es unwichtig, welche Art von Ionen zum
ίο Beschüß verwendet wird. Es ist einzig und allein wichtig, daß die Bestrahlungsdefekte auf eine dünne Oberflächenschicht des Oxids beschränkt bleiben, ohne die Halbleiteroberfläche zu beeinflussen.
Der Einbau der Natrium-Ionen in stabile Plätze erfolgt in zwei Stufen. Zunächst werden durch Ionenbombardement Strahlendefekte geschaffen, die meist aus aufgebrochenen chemischen Bindungen bestehen. An diese Defekte lagert sich das Natrium an. In der zweiten Stufe werden durch eine Behandlung in einer wasserstoffhaltigen Atmosphäre bei etwa 400° C diese Komplexe stabilisiert und gleichzeitig alle übrigen Strahlungsdefekte ausgeheilt. Die Versuche, die dieser Erfindung zugrunde liegen, haben gezeigt, daß der Wasserstoff für diesen Einbau wesentlich ist, da bei einer Temperung in inerten Gasen das vorläufig gebundene Natrium wieder in Freiheit gesetzt wird.
Als Beispiel für die stabilisierende Wirkung der Ionenimplantationsbehandlung sind in Bild 1 und 2 zwei Kapazitäts-Spannungskurven gezeigt. (Die Messung von Kapazität gegen Spannung bei MOS-Strukturen ist die empfindlichste Methode, die Verschiebung des Oberflächenpotentials festzustellen.) In Bild 1 ist die Kapazitätskurve einer 6000 A dicken Oxidschicht mit einer 100 A dicken Metallelektrode von 2 mm Durchmesser gezeigt, wobei Kurve 1 die Ausgangskurve darstellt und Kurve 2 nach Anlegen von + 100 V an die Metallelektrode bei einer Temperatur von 200° C gemessen wurde. B i 1 d 2 zeigt eine ähnliche Messung an der gleichen Probe, nachdem deren Oberfläche mit Stickstoffionen von 20 kV beschossen und eine Temperung von 60 Minuten in Formiergas bei 400° C durchgeführt wurde. Hier wurden zwei Kurven bei 200° C und + 50 und —50 V gemessen, die beide aufeinanderfallen. Man sieht, daß die Instabilität beseitigt ist.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zur Stabilisierung von Halbleiteranordnungen mit einer die Halbleiteroberfläche bedeckenden SiO2-Schicht und einer auf die Oxidschicht aufgebrachten Metallelektrode gegen Ionendrift, bei dem in der Oxidschicht bewegliche Fremdionen gebunden werden, dadurch gekennzeichnet, daß in einer dünnen Oberflächenschicht der Oxidschicht durch Implantation von Ionen mit einer Energie zwischen 5 und 60keV und einer Dosis zwischen 10n und 1014 pro cm2 Strahlenschäden erzeugt werden, die ihrerseits bewegliche Fremdionen binden, daß eine dünne Metallelektrode auf die Oxidschicht aufgebracht wird und daß die Anordnung in einer wasserstoffhaltigen Atmosphäre bei etwa 400° C getempert wird.
2. Verfahren zur Stabilisierung von Haibleileranordnungen mit einer die Halbleiteroberfläche bedeckenden SiO2-Schicht und einer auf die Oxidschicht aufgebrachten Metallelektrode gegen Ionendrift, bei dem in der Oxidschicht bewegliche Fremdionen gebunden werden, dadurch gekennzeichnet, daß die Oberfläche der Oxidschicht mit einer dünnen Metallelektrode überzogen wird, daß Ionen mit einer Dosis zwischen 10" und 1014 pro cm2 und einer Energie zwischen 5 und 60 keV implantiert werden und daß die Anordnung in einer wasserstoffhaltigen Atmosphäre bei etwa 400° C getempert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dicke Metallelektroden aufgebracht werden und daß eine weitere Implantation erfolgt, welche das Metall nicht durchdringt, aber den nicht metallisierten Teil der Oberfläche gegen Einwirkung von Ionen abschirmt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zur Implantation Stickstoffionen verwendet werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der verwendete Halbleiter Silizium ist.
DE19702056947 1970-11-20 1970-11-20 Verfahren zur Stabilisierung von Halbleiteranordnungen Expired DE2056947C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702056947 DE2056947C3 (de) 1970-11-20 1970-11-20 Verfahren zur Stabilisierung von Halbleiteranordnungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702056947 DE2056947C3 (de) 1970-11-20 1970-11-20 Verfahren zur Stabilisierung von Halbleiteranordnungen

Publications (3)

Publication Number Publication Date
DE2056947A1 DE2056947A1 (en) 1972-06-29
DE2056947B2 true DE2056947B2 (de) 1975-05-15
DE2056947C3 DE2056947C3 (de) 1975-12-18

Family

ID=5788581

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702056947 Expired DE2056947C3 (de) 1970-11-20 1970-11-20 Verfahren zur Stabilisierung von Halbleiteranordnungen

Country Status (1)

Country Link
DE (1) DE2056947C3 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852120A (en) * 1973-05-29 1974-12-03 Ibm Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices
US3849204A (en) * 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
FR2395606A1 (fr) * 1978-02-08 1979-01-19 Ibm Structure de capacite amelioree a champ eleve utilisant une region de piegeage de porteurs

Also Published As

Publication number Publication date
DE2056947C3 (de) 1975-12-18
DE2056947A1 (en) 1972-06-29

Similar Documents

Publication Publication Date Title
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE2425382C2 (de) Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
DE3853668T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Oxid niedriger Fehlerdichte.
DE3779556T2 (de) Nach der oxidation auszufuehrendes verguetungsverfahren fuer siliziumdioxid.
DE69329233T2 (de) Wärmebehandlung einer halbleiterscheibe
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
WO2002013275A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE2425185C3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen, insbesondere von Feldeffekttransistoren
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1941279A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE1514018C3 (de) Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen
DE1764757B2 (de) Verfahren zur herstellung eines feldeffekttransistors mit isolierter gateelektrode
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE2056947B2 (de) Verfahren zur Stabilisierung von Halbleiteranordnungen
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0912995B1 (de) Halbleiterbauelement mit niedrigem kontaktwiderstand zu hochdotierten gebieten
DE19721114B4 (de) Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens
DE2023289C3 (de) Halbleiteranordnung mit an einer Oberfläche eines Halbleitersubstrats angrenzenden aktiven Bereichen eines Halbleiterbauelements
DE1941279C (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE1589901C (de) Verfahren zum Verbessern und Stabilisieren der elektrischen Eigenschaften einer Halbleiteranordnung mit einer Isolierschutzschicht
DE69024005T2 (de) Elektrische Halbleiteranordnung mit einem internen Fehlerkorrekturteil.
DE3328058A1 (de) Mos-halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)