DE2048942A1 - Verfahren zur Herstellung von Leiterplatten - Google Patents

Verfahren zur Herstellung von Leiterplatten

Info

Publication number
DE2048942A1
DE2048942A1 DE19702048942 DE2048942A DE2048942A1 DE 2048942 A1 DE2048942 A1 DE 2048942A1 DE 19702048942 DE19702048942 DE 19702048942 DE 2048942 A DE2048942 A DE 2048942A DE 2048942 A1 DE2048942 A1 DE 2048942A1
Authority
DE
Germany
Prior art keywords
metal foil
circuit boards
printed circuit
carrier
production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702048942
Other languages
English (en)
Other versions
DE2048942C3 (de
DE2048942B2 (de
Inventor
Horst Dr. 3500 Kassel. HO5k3-12 Hirschfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AEG Isolier und Kunststoff GmbH
Original Assignee
AEG Isolier und Kunststoff GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AEG Isolier und Kunststoff GmbH filed Critical AEG Isolier und Kunststoff GmbH
Priority to DE19702048942 priority Critical patent/DE2048942C3/de
Priority claimed from DE19702048942 external-priority patent/DE2048942C3/de
Publication of DE2048942A1 publication Critical patent/DE2048942A1/de
Publication of DE2048942B2 publication Critical patent/DE2048942B2/de
Application granted granted Critical
Publication of DE2048942C3 publication Critical patent/DE2048942C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Verfahren zur Herstellung von Leiterqlatten Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Leiterplatten für gedruckte Schaltungen..
  • Für die Herstellung von Leiterplatten geht man von einem ein-oder beidseitig kupferkaschiertem Basismaterial aus, wobei zum Kaschieren des Basismaterials Kupferfolie mit einer Stärke von ca. 20 bis 70 zum eingesetzt wird.
  • Ätzt man aus dieser Kupferfolie die Leiterzüge heraus, so tritt unvermeidbar eine Unterätzung ein, da der Angriff der Ätzflüssigkeit nahezu in gleicher Weise auch auf die Flanken der Leiterzüge erfolgt.
  • Verstärkt wird diese Unterätzung in all den Fällen, in denen der eigentliche Leiterzug mit einem Foto- oder Galvanoresist abgedeckt ist, denn unter der ätzfesten Abdeckung sammelt sich Ätzflüssigkeit und bewirkt so eine verstärkte Ätzung der Flanken. Es liegt auf der Hand, daß eine solche Unterätzung der Leiterzüge bei der Herstellung von Feinleiterplatten besonders stört und der Reduzierung der Leiterzüge unter eine bestimmte Breite entgegensteht.
  • Mit der fortschreitenden Miniaturisierung der LeIter#Iatter und der Entwicklung immer kleinerer und kompliziertere' 3auelemente ist jedoch die Forderung nach immer geringe eite#-breiten nicht zu übergehen.
  • So werden heute bereits serienmäßig Leiterplatten mit einer Leiterbahnbreite von 0,2 mm gefertigt; Leiterbahnbreiten von 0,1 mm werden angestrebt.
  • Um so schmale Leiterbahnen erreichen zu können, muß die Unterätzung ausgeschaltet oder wesentlich vermindert werden. Hierzu sind verschiedene Wege bekannt geworden.
  • Verwendung einer möglichst dünnen Kupferfolie. Die dünnste zur Zeit lieferbare Kupferfolie hat eine Stärke von ca. 20 um.
  • Diese Folie hat jedoch bisher gegenüber der bekannten 35 -oder 70 um -Folie zwei wesentliche Nachteile, und zwar eine geringere Haftung und eine größere Porösität. Letztere ermöglicht, daß beim Preßvorgang Bindemittel durch die pinholes der Folie durchtritt. Diese pinholes werden beim anschließenden Bürsten zur Reinigung der Oberfläche und Entfernung der durchgetretenen Bindemittelanteile noch vergrößert.
  • Die Herstellung einer noch dünneren Kupferfolie ist nach dem derzeitigen Stand der Technik nicht möglich; davon abgesehen würde eine noch dünnere Kupferfolie die Nachteile der derzeitigen 20 um -Folie in noch größerem Maße besitzen. Abgesehen von den Schwierigkeiten, eine so dünne Folie bei der Herstellung des kupferkaschierten Basismaterials falten- und knitterfrei zu verlegen, wird die Haftung einer solchen Folie sehr schlecht sein, da das Treatment, welches die Haftung der Folie zum Basismaterial bedingt, bei einer dünnen Folie auch wesentlich schwächer ausgebildet sein wird.
  • Gerade bei der Feinleitertechnik ist die Freiheit von pinholes eine besondere Forderung, da durch die schmalen Leiter sich bereits pinholes in der Größenordnung von 0,1 mm als Leiter= unterbrechung auswirken können, daher wäre eine dünnere Folie wegen ihrer großen Porösität nicht verwendbar.
  • Einen weiteren Weg zur Vermeidung der Unterätzungen zeigt das sogenannte Additiv-Verfahren, bei dem man von mit Haftvermittler versehenem Basismaterial ausgeht, auf welches nach einer chemischen Vorbehandlung des Haftvermittlers stromlos Metallschichten, wie Kupfer, Nickel usw. aufgebracht werden.
  • Dieses Additiv-Verfahren wird zwar in steigendem Umfang durchgeführt, es zeigt jedoch gegenüber dem Vorteil keiner oder einer sehr geringen Unterätzung folgende Nachteile: Das Auftragen von Haftvermittlern ist technologisch problematisch, insbesondere hinsichtlich einwandfreier Oberflächen.
  • Das chemische Behandeln des Klebers ist mit Risiken verbunden, da zu geringer oder zu starker Angriff zu Schwankungen bezüglich Haftung und Lötbad führt.
  • Haftung und Lötbad sind einwandfrei nur bei einer Stärke der Kupferfolie über 20 Zm meßbar, also erst an fertigen Leiterplatten.
  • Die Oberfläche des Additiv-Kupfers ist meist für Fotodruck zu rauh.
  • Eine andere Variante schlägt auf einem sogenannten katalysierten Basismaterial eine wenige zum beispielsweise 5 Zm dicke Kupferschicht nieder und bringt auf diese ebenfalls stromlos oder galvanisch die Leiterzüge auf.
  • Die Gefahr der Unterätzung wird hierbei - wie beim reinen Additiv-Verfahren - praktisch ausgeschlossen, jedoch zeigt dieses Verfahren die oben beschriebenen Nachteile aller Additiv-Verfahren.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, bei der Herstellung von Leiterplatten mit feinen Leiterzügen die vorerwähnten Schwierigkeiten zu vermeiden unter voller Wahrung der erprobten Fertigungsverfahren.
  • Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung von Leiterplatten aus einem mit einer Metallfolie kaschierten Isolierstoffträger, welches dadurch gekennzeichnet ist, daß der Isolierstoffträger mit einer Metallfolie handelsüblicher Dicke verpreßt wird, anschließend durch Abtragen die Metallfoliendicke auf< 10 um reduziert wird, worauf in an sich bekannter Weise entsprechend dem gewünschten Schaltbild Leiterzüge auf der Metallfolie verstärkt und die nicht gewünschte Fläche der Metallfolie entfernt wird.
  • Das Abtragen der Metallfolie auf die geringere Dicke kann mechanisch und/oder chemisch erfolgen. Vorteilhaft erfolgt das Abtragen einer Kupferfolie jedoch elektrochemisch, beispielsweise durch elektrolytisches Deplattieren. Dieses Verfahren ermöglicht ein besonders gleichmäßiges und über Strom und Zeit leicht steuerbares Abtragen des Metalls und gleichzeitig das Sammeln des abgetragenen Metalls an der Kathode in einem für die Wiederverwendung geeigneten Zustand.
  • Das Abtragen der Kupferfolie auf eine Dicke von maximal 10 zum muß jedoch nicht gleichmäßig auf der gesamten Fläche erfolgen, sondern es können beliebige Stellen, beispielsweise für spätere Kontakte, vorgesehene Bereiche entsprechend abgedeckt und wenig oder gar nicht abgetragen werden. Hierin liegt ein besonderer Vorteil des elektrochemischen Abtragens gegenüber dem Abtragen durch Schleifen.
  • Der Isolierstoffträger wird im galvanischen Kupferbad mit der kupferkaschierten Seite in gleichmäßigem Abstand gegen eine flächenförmige Gegenelektrode etwa gleic#her Abmessung gebracht.
  • Die Kupferfolie wird als Anode, die flächenförmige Gegenelektrode als Kathode geschaltet; aequivalente Mengen an Kupfer der Folie können an der Kathode wieder abgeschieden werden.
  • Nach Abtragen auf die gewünschte Folienstärke wird der kupferkaschierte Isolierstoffträger dem Bad entnommen und in bekannter Weise bedruckt. Im gleichen Bad können anschließend durch Schaltung der früheren Kathode als tod und des kupferkaschierten Isolierstoffträgers als Kathode die Leiterzüge aufgebaut werden.
  • Man kann vor dem Abtragen der Kupferfolie die Platten bohren oder stanzen und nach dem Abtragen, vor oder nach dem Bedrucken, die Bohrungswandungen beseedern, sofern man von nicht kernkatalysiertem Material ausgeht, und so im nachfolgenden elektrochemischen Aufbau der Leiterzüge die Bohrungen gleichzeitig durchkontaktieren.
  • Der Aufbau der Leiterzüge kann auch in verschiedenen Stufen erfolgen, beispielsweise nach zwischenzeitlichem Abdecken von Teilen, die nicht weiterverstärkt werden sollen.
  • Als Ausführungsbeispiel für die vorliegende Erfindung ist in der beigefügten Abbildung schematisch das Herstellungsverfahren der Leiterplatten dargestellt worden.
  • Als Basismaterial 1 wird ein an sich bekannter Isolierstoffträger, z.B. Epoxidharz-Glashartgewebe, verwendet, welcher mit einer etwa 35 um dicken Kupferfolie 2 verpreßt wird.
  • Im zweiten Verf ahrensgang wird dann die Kupferfolienschicht auf über die Hälfte der Dicke reduziert; je nach den zu stellenden Anforderungen wird eine Schichtdicke von unter 10 Zm angestrebt.
  • Auf diese so reduzierte dünne Kupferfolienschicht 3 wird dann in an sich bekannter Weise eine Abdeckung 5 für das Schaltbild aufgebracht und anschließend das Schaltbild 4 auf chemischem oder galvanischem Wege verstärkt.
  • Nach Entfernen der Abdeckung 5 und der darunterliegenden dünnen Metallfolienschicht verbleibt eine Leiterplatte mit den mehrschichtig aufgebauten Leiterzügen 3, 4.
  • Da als Basismaterial eine verhältnismäßig dünne Kupferfolienschicht Anwendung findet, braucht mit der Gefahr einer Unterätzung nicht gerechnet zu werden.
  • Als Basismaterial können je nach den zu stellenden Anforderungen auch Isolierstoffträger verwendet werden, welche bereits Katalysatormaterial zum beschleunigten Abscheiden von Metall enthalten, beispielsweise für die Durchplattierung von Bohrungen.
  • 6 Seiten Beschreibung 4 Patentansprüche

Claims (4)

  1. P a t e n t a n s p r ü c h e P a t e n t a n s p r ü c h e 1. \ Verfahren zur Herstellung von Leiterplatten aus einem mit einer Metallfolie kaschierten Isolierstoffträger, dadurch gekennzeichnet, daß der Isolierstoffträger mit einer Metallfolie handelsüblicher Dicke verpreßt, anschließend durch Abtragen die Metallfoliendicke auf < 10 Zm reduziert wird, worauf in an sich bekannter Weise entsprechend dem gewünschten Schaltbild Leiterzüge auf der Metallfolie verstärkt und die nicht gewünschte Fläche der Metallfolie entfernt wird.
  2. 2. Verfahren zur Herstellung von Leiterplatten nach Anspruch 1, dadurch gekennzeichnet, daß eine etwa 75 pm dicke Kupferfolie mit einem Isolierstoffträger verpreßt, dann die Kupferfolie durch mechanisches und/oder chemisches, insbesondere elektrochemisches Abtragen auf die gewünschte Schichtdicke unter 10 Am gebracht und nach Aufbringen einer Abdeckung für das Schaltbild und nach galvanischer oder chemischer Verstärkung der Leiterzüge des Schaltbildes die Abdeckung entfernt und die dünne Metallfolienschicht unter der Abdeckung weggeätzt wird.
  3. 3. Verfahren zur Herstellung von Leiterplatten nach Anspruch 1 und 2, dadurch gekennzeichnet, daß ein Isolierstoffträger als Basismaterial verwendet wird, welcher mit der oxydierten Rückseite einer Metallfolie verbunden ist und bei dem die aufgebrachte Metallfolie von etwa 35 um Dicke auf dem Träger auf eine Schichtdicke<1O,#im verringert ist.
  4. 4. Verfahren zur Herstellung von Leiterplatten nach Anspruch 3, dadurch gekennzeichnet, daß als Basismaterial ein mit einer Kupferfolie verpreßter Isolierstoffträger verwendet wird, deren Schichtdicke durch mechanische und/oder chemische, insbesondere elektrochemische Abtragung auf dem Träger i0 10µm zubeträgt.
DE19702048942 1970-10-06 Verfahren zur Herstellung von Leiterplatten Expired DE2048942C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702048942 DE2048942C3 (de) 1970-10-06 Verfahren zur Herstellung von Leiterplatten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702048942 DE2048942C3 (de) 1970-10-06 Verfahren zur Herstellung von Leiterplatten

Publications (3)

Publication Number Publication Date
DE2048942A1 true DE2048942A1 (de) 1972-04-13
DE2048942B2 DE2048942B2 (de) 1974-08-08
DE2048942C3 DE2048942C3 (de) 1977-11-03

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402811A2 (de) * 1989-06-16 1990-12-19 Hewlett-Packard GmbH Verfahren zur Herstellung gedruckter Schaltungsplatten
US5302492A (en) * 1989-06-16 1994-04-12 Hewlett-Packard Company Method of manufacturing printing circuit boards

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402811A2 (de) * 1989-06-16 1990-12-19 Hewlett-Packard GmbH Verfahren zur Herstellung gedruckter Schaltungsplatten
EP0402811A3 (de) * 1989-06-16 1992-01-08 Hewlett-Packard GmbH Verfahren zur Herstellung gedruckter Schaltungsplatten
US5302492A (en) * 1989-06-16 1994-04-12 Hewlett-Packard Company Method of manufacturing printing circuit boards

Also Published As

Publication number Publication date
DE2048942B2 (de) 1974-08-08

Similar Documents

Publication Publication Date Title
DE2064861C3 (de) Verfahren zur Herstellung von gedruckten Schaltkarten. Ausscheidung in: 2065346 und 2065347 und 2065348 und 2065349
DE4447897B4 (de) Verfahren zur Herstellung von Leiterplatten
EP0227857B1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE2810523C2 (de) Verfahren zur Herstellung eines Basismaterials für gedruckte Schaltkreise
DE2541282A1 (de) Verfahren zur herstellung von durchgangsloechern in einem laminat
EP0063347A1 (de) Prägefolie zum Aufbringen von Leiterbahnen
DE2739494A1 (de) Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
DE3046213C2 (de)
DE3008143C2 (de) Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE3217983A1 (de) Verfahren und vorrichtung zum herstellen von leiterplatten
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE3924716A1 (de) Verfahren zur herstellung von leiterplatten und aehnlichen gegenstaenden
DD296510A5 (de) Quellmittel zur vorbehandlung von kunstharzen vor einer stromlosen metallisierung
CH628195A5 (en) Printed-circuit board having at least two wiring layers
DE1665314C2 (de) Basismaterial zur Herstellung gedruckter Schaltungen
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
DE2048942C3 (de) Verfahren zur Herstellung von Leiterplatten
DE2048942A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2040746A1 (de) Verfahren zur Herstellung von Leiterplatten
DE4128261A1 (de) Anisotrop elektrisch leitende verbundmembran und verfahren zu deren herstellung
DE1206976B (de) Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE2264956C2 (de) Vormaterial für gedruckte Schaltungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee