DE2023164B2 - Abtaster zur digitalen codierung - Google Patents

Description

Die Erfindung betrifft einen Abtaster zur digitalen Codierung über zwei Ausgänge von bis zu vier verschiedenen Potentialzuständen an seinem Eingang, mit je einem für jeden Ausgang vorgesehenen Schalter, durch die in Abhängigkeit vom Vergleich des Potentialzustands am Eingang mit dem diesen Potentialzuständen entsprechenden Potential von Vergleichquellen ein logisches »L«-oder ein logisches »0«-Potential am zugehörigen Ausgang anlegbar ist.

Derartige Abtaster sind z. B. geeignet für das Abtasten von Fernsprechleitungen, Fernschreibleitungen und Regelkreisen in der Regeltechnik.

Ein derartiger bekannter Abtaster mit dem in F i g. 1 dargestellten genaueren Aufbau (vgl. R. Führer, »Landesfernwahl Gerätetechnik«, S. 208) wird zur Überwachung von Fernsprechleitungen auf ihren Potentialzustand verwendet, wobei drei verschiedene Potentialzustände, nämlich Minuspotential, Erdpotential und Erd- und Potentialfreiheit auftreten können.

Gemäß F i g. 1 sind mit einem Eingang E₀ die Spulen zweier elektromagnetischer Relais E und F verbunden. Das Relais F kann über einen Schalter SF mit einer (nicht abgebildeten) Vergleichsquelle mit Minuspotential und das Relais E über einen Schalter SE mit Erdpotential, das hier als Pluspotential dient, beaufschlagt werden. Den Relais E und F sind Relaiskontakte e bzw. / zugeordnet, die direkt mit dem Ausgang 1 bzw. 2 verbunden sind. Die Relaiskontakte e und /könnenjeweils zwischen zwei Polen umgeschaltet werden, von denen der eine mit einer Potentialquelle für die logische »L« und der andere für die logische »0« verbunden ist.

Aus F i g. 1 ist unmittelbar ersichtlich, daß die beiden Schalter SE und SF nicht gleichzeitig geschlossen sein dürfen, da sonst durch den Strom von Erde zur Referenzquelle mit Minuspotential beide Relais ständig angezogen wären. Die Schalter SE und SF werden daher durch je einen Taktpuls gesteuert, wobei die beiden Taktpulse um 90° phasenverschoben sind. Die Taktpulse werden von (nicht gezeigten) üblichen Taktgeneratoren erzeugt.

Um trotz des abwechselnden Schließens der Schalter Sii und SF und damit des abwechselnden Abtastens des Eingangs durch die beiden Relais E und F im Ergebnis an den Ausgängen 1 und 2 eine gleichzeitige Abtastung zu erreichen, sind die Relais is und F abfallverzögerte Relais, d. h., sie bleiben auch nach Öffnen des zugehörigen Schalters SF bzw. SE und damit Unterbrechung des durch sie fließenden Stroms für eine gewisse Zeit, d. h. über einige Pulsperioden, im angezogenen Zustand.

Die nachstehend wiedergegebene Funktionstabelle für den Abtaster von F i g. 1 kann ohne weiteres verifiziert werden, wenn man berücksichtigt, daß bei Stromdurchfluß durch die Relais E bzw. F die Relaiskontakte e bzw. / aus der in F i g. 1 gezeigten Stellung umgelegt werden.

Potentialzustand am Eingang	Ausgang 1	Ausgang 2
Minuspotential Pluspotential (Erdpotential) .... Potentialfreiheit	L 0 0	0 L 0

Dieser bekannte Abtaster hat verschiedene Nachteile. So ist seine Ansprechzeit offenbar ziemlich groß, da seine mechanischen Kontakte träge arbeiten. Der Relaiswiderstand muß außerdem aus fertigungstechnischen Gründen und wegen der mit zunehmendem Widerstand wachsenden Induktivität verhältnismäßig niedrig sein, so daß dieser Abtaster eine große Leistung aufnimmt und dadurch sowie durch die Induktivität der Relaisspulen die abgetastete Leitung stark beeinflußt.
Es ist daher Aufgabe der Erfindung, einen Abtaster

ίο der eingangs genannten Art so zu verbessern, daß die durch die Verwendung von Relais bedingten Nachteile nicht mehr auftreten.

Diese Aufgabe wird dadurch gelöst, daß die beiden Schalter Halbleiterbauelemente sind, daß jedes HaIbleiterbauelement mit je einem zweiteiligen Spannungsteiler zwischen einerseits eine zugehörige Digitalquelle mit dem »L«- oder »{(«-Potential und andererseits eine Referenzquelle mit einem der Potentialzustände entsprechendem Potential geschaltet ist, das kleiner als

ao das »0«- bzw. größer als das »L«-Potential ist, daß das Spannungsteilerverhältnis so bemessen ist, daß bei leitendem zugehörigem Halbleiterbauelement der jeweils einen der Ausgänge bildende Spannungsteilermittelpunkt auf dem »0«- bzw. »L«-Potential liegt, und daß die Halbleiterbauelemente durch die Potentialdifferenz zwischen dem Potentialzustand am Eingang und je einer der Vergleichsquellen gesperrt oder durchgesteuert werden.
Als Halbleiterbauelemente kommen z. B. in Frage:

Transistoren, Thyristoren (in der Regelungstechnik), Phototransistoren, die durch Lichteinfall zur Abtastung aktiviert werden (in der Optoelektronik), integrierte Halbleiterbauelemente für Präzisionsabtastung.

Die Verwendung von Halbleiterbauelementen als Schalter hat den Vorteil, daß eine beliebig hochohmige Abtastung erreichbar ist, so daß eine Beeinflussung des Potentialzustands auf der auf den Eingang des Abtasters angeschlossenen Leitung durch die Abtastung ausgeschlossen ist, wobei außerdem die abzutastenden Potentiale beliebig groß sein dürfen und ersichtlich die erforderliche Abtastzeit extrem klein wird. Die Halbleiterbauelemente haben neben einer sehr hohen Schaltgeschwindigkeit auch einen nur sehr geringen Eigenstromverbrauch. Durch den geringen Eigenstromverbrauch wird also auch die Leistungsaufnahme des Abtasters klein gehalten. Außerdem sind keine Induktivitäten mehr vorhanden, die sich auf die an den Eingang angeschlossene Schaltung negativ auswirken könnten.

Eine vorteilhafte Anwendung des Abtasters ist die Abtastung von Fernsprechleitungen auf ihren Potentialzustand, wobei nach den Normen der deutschen Bundespost höchstens drei verschiedene Potentiale auf den Verbindungsleitungen, genauer deren Adern, erscheinen können. Die Erfindung eignet sich besonders gut für einen Schaltkennzeichenumsetzer, um die bei Ferngesprächen auftretenden Schaltkennzeichen insbesondere zur Herstellung der Gesprächverbindungen in digitale Signale umsetzen zu können, die anschlie-

ßend durch eine Zeitmultiplex-Übertragungsstrecke übertragen werden. Ein derartiger Schaltkennzeichenumsetzer ist bereits vorgeschlagen worden.

Für diese Anwendung kann der Aufbau des erfindungsgemäßen Abtasters dadurch vereinfacht wer- den, daß die Halbleiterbauelemente Transistoren sind und daß die Referenzquelle des einen Transistors auch die Vergleichsquelle für beide Transistoren ist.
Ferner ist es zweckmäßig, daß das Potential der

3 4

Referenzquellen dem niedrigsten Potentialzustand In der Praxis könnte allerdings durch ein niederentspricht, wodurch eine exakte Schaltschwelle für ohmiges Anschlußglied am zweiten Ausgang das allein diesen Zustand erreicht wird, und daß die Digital- Potential am Emitter des zweiten Transistors durch quellen »!.«-Potential führen, wodurch eine direkte An- einen Spannungsabfall Δ Ue am bereits erwähnten steuerung von TTL-Bausteinen aus dieser Digitalquelle 5 Widerstand des zweiten Spannungsteilers herabgesetzt ohne weitere Wandlerschaltungen erreichbar ist. werden. In diesem Fall könnte man die Sperrspannung

Eine zweckmäßige Ausgestaltung der Erfindung liegt der Z-Diode um Δ Ue niedriger machen als das »L«- einerseits darin, daß der erste Transistor ein npn-Tran- Potential und würde trotzdem noch ein Sperren des sistor und der zweite Transistor ein pnp-Transistor ist, zweiten Transistors erreichen. Man will jedoch keinen daß der Eingang mit der dem ersten Transistor züge- io niederohmigen Anschluß vorschreiben und muß daher ordneten Referenzquelle über einen hochohmigen die Sperrspannung auf das »L«-Potential festsetzen. Widerstand verbunden ist, dessen eingangsseitiges Ende Dann ist der Anschlußwiderstand beliebig, ein sicheres an die Basis und dessen eingangsabgewandtes Ende an Sperren ist immer gewährleistet,
den Emitter des ersten Transistors angeschlossen ist, Eine Weiterbildung der Erfindung besteht ferner wodurch insbesondere der Abtaster eingangsseitig 15 darin, daß der erste Spannungsteiler zwischen dem hochohmig gegen den niedrigsten Potentialzustand Kollektor des ersten Transistors und dessen zugehöriliegt und dadurch Beeinflussungen der abzutastenden ger Digitalquelle liegt, daß der zweite Spannungsteiler Leitungen durch diesen Potentialzustand verhindert mit einer Hälfte zwischen der Digitalquelle des zweiten werden können, während gleichzeitig durch den Transistors und dessen Emitter und mit der zweiten großen Spannungsabfall zwischen Emitter und Basis 20 Hälfte zwischen dem Kollektor des zweiten Transistors des ersten Transistors ein vollständiges Durchschalten und dessen zugehöriger Referenzquelle liegt. Dadurch gewährleistet ist; und andererseits darin, daß der Ein- erreicht man für den Fall des höchsten Potentialzugang über eine Z-Diode und einen dritten Spannungs- stands am Emitter des zweiten Transistors ein mit teiler mit der Digitalquelle des zweiten Transistors ver- Sicherheit etwas negativeres Potential als an der bunden ist, daß das von der Z-Diode abgewandte Ende 25 Basis, da über den zwischen der zweiten Digitalquelle des dritten Spannungsteilers an den Emitter des zwei- und dem Emitter liegenden Widerstand des zweiten ten Transistors angeschlossen ist und daß der Mittel- Spannungsteilers der Ausgangsstrom fließt und einen punkt des dritten Spannungsteilers mit der Basis des Spannungsabfall zur Folge hat. Der zweite Transistor zweiten Transistors verbunden ist, wobei das Span- wird daher mit Sicherheit gesperrt, obwohl über den nungsteilerverhältnis so gewählt ist, daß bei leitender 30 dritten Spannungsteiler wegen der Z-Diode kein Z-Diode vom zweiten Transistor die Basis negativ ge- Strom fließen kann. Beim ersten Transistor ist eine genüber dem Emitter ist, so daß durch die Z-Diode Aufteilung des ersten Spannungsteilers nicht erforderallein die Schaltschwelle für den höchsten Potentialzu- lieh, da vom Eingang zum Emitter des ersten Transistand gegeben ist und für die anderen beiden Zustände stors in jedem Fall Strom fließen kann und damit die jeweils genügend negatives Potential im Mittelpunkt 35 Emitter/Basis-Spannungsverhältnisse sowohl Durchdes dritten Spannungsteilers vorliegt, um den zweiten steuern als auch Sperren des ersten Transistors ohne Transistor sicher durchsteuern zu können. weiteres erlauben.

Ferner ist es vorteilhaft, daß die Digitalquelle des Schließlich ist es zweckmäßig, daß der Mittelpunkt

zweiten Transistors »L«-Potential führt und daß die des ersten und zweiten Spannungsteilers über je eine

Z-Diode eine Sperrspannung entsprechend der ge- 4° Diode mit einer »0«-Potentialquelle verbunden ist.

wünschten Triggerschwelle für den höchsten Potential- Wenn in diesem Fall der höchste Potentialzustand

zustand hat, die betragsmäßig mindestens gleich dem gleich dem Erdpotential ist, wird durch die Dioden

»L«-Potential ist. vermieden, daß negative Potentiale unabsichtlich an

Dadurch wird auch für den höchsten Potentialzu- den beiden Ausgängen auftreten, was bei einer an die

stand eine exakte Schaltschwelle gewährleistet. 45 beiden Ausgänge angeschlossenen Transistor-Transi-

Das trägt zusammen mit einem hohen Widerstands- stor-Logik (TTL-Logik) nicht tragbar wäre. Laut Da-

wert des hochohmigen Widerstands am Eingang zu tenblätter der TTL-Bausteine (z. B. Texas Instruments

einem hohen Eingangswiderstand des Abtasters bei. Serie SN 74) dürfen diese nämlich nur mit positiven

Die Sperrspannung der Z-Diode sollte auf Grund Spannungen angesteuert werden, da negative Spannunfolgender Überlegungen betragsmäßig mindestens 50 gen eine sofortige Zerstörung zur Folge haben würden, gleich dem »L«-Potential sein: Daher können mit dieser Ausführung des erfmdungs-

Der zweite Transistor kann nur dann sperren und gemäßen Abtasters TTL-Logikschaltungen in inte-

damit am zweiten Ausgang »L« liefern, wenn an seiner grierter Bauweise direkt angesteuert werden.

Basis gleiches oder positiveres Potential als an seinem Die Erfindung wird an Hand der Zeichnung näher

Emitter liegt. Am Emitter liegt nun »L«-Potential über 55 erläutert. Es zeigt

z. B. einen Widerstand des zweiten Spannungsteilers. F i g. 1 den bereits erläuterten bekannten Abtaster

Positiveres Potential kann nicht auftreten, wenn der in Relaisausführung und

zweite Ausgang sehr hochohmig abgeschlossen ist, also F i g. 2 ein Ausführungsbeispiel des erfindungsge-

muß man gewährleisten, daß zumindest dieses »L«- mäßen Abtasters.

Potential auch an der Basis liegen kann. Es darf dann 60 Es soll angenommen werden, daß am Eingang E des

also über den dritten Spannungsteiler kein Strom in F i g. 2 abgebildeten Ausführungsbeispiels des er-

fließen. Das erreicht man jedoch nur, wenn die Z-Diode findungsgemäßen Abtasters drei verschiedene Poten-

bis zum »L«-Potential stromundurchlässig ist, also tialzustände auftreten können, nämlich Minuspoten-

sperrt. Nur in diesem Fall bei Anliegen des höchsten tial, Erdpotential und Erd- und Potentialfreiheit.
Potentialzustands am Eingang liegt auch »L«-Potential 65 Dieser Abtaster hat zwei als Schalter arbeitende

über die eine Hälfte des dritten Spannungsteilers an der Transistoren Tr₁ und Tr₂, wobei Tr₁ ein npn-Transistor

Basis des zweiten Transistors, so daß der zweite Tran- und Tr₂, ein pnp-Transistor ist. Dem Transistor 7V₁ ist

sistor sperren kann. ein erster Spannungsteiler aus zwei Widerständen R₁₁

5 . 6

und R₁₂ zugeordnet, wobei der erste Spannungsteiler Minuspotential am Eingang und »L«-Potential an der zwischen dem Kollektor des Transistors Tr₁ und einer Digitalquelle P₂ teilt sich an den Widerständen R₀₁ und ersten Digitalquelle P₁ mit »!.«-Potential (das »L«- Pv₀₂ des dritten Spannungsteilers so auf, daß an der Potential beträgt z. B. + 5 V) liegt. Der Mittelpunkt Basis von Tr₂ eine gegenüber seinem Emitter negative des Spannungsteilers R₁₁, R₁₂ ist mit einem Ausgang 1 5 Spannung entsteht, die den Transistor Tr₂ durchverbunden, steuert. Am Mittelpunkt des zweiten Spannungsteilers

Der Emitter des Transistors Tr₁ ist mit einer Refe- liegt dann definitionsgemäß etwa 0 V oder Erdpoten-

renzquelle M₁ für Minuspotential verbunden. Die tial, d. h. das »0«-Potential, an, das zum Ausgang 2

Referenzquelle M₁ dient bei diesem Ausführungsbei- weitergeleitet wird. Die genaue Einstellung des »0«-

spiel auch als Vergleichsquelle für den Vergleich mit dem io Potentials wird durch die Diode D₂ gewährleistet, die

am Eingang E gerade anliegenden Potentialzustand, schwach negative Spannung ableitet. Dadurch wird

um die Transistoren Tr₁ und Tr₂ zu steuern. insbesondere eine am Ausgang 2 angeschlossene

Ähnlich ist dem zweiten Transistor Tr₂ ein zweiter TTL-Logik vor negativen Potentialen geschützt.

Spannungsteiler aus Widerständen R₂₁ und R₂₂ züge- _ , . , _,.

ordnet, von denen der Widerstand Pv₂₂ zwischen dem X₅ Erdpotential am EingangE

Kollektor des Transistors Tr₂ und einer Referenzquelle Jetzt fällt das gesamte Minuspotential am Wider-

JW₂ für Minuspotential sowie der Widerstand R₂₁ stand Re ab. Dadurch wird der Transistor Tr₁ leitend

zwischen dem Emitter des Transistors Tr₂ und einer und legt den ersten Spannungsteiler R₁₁, R₁₂ zwischen

zweiten Digitalquelle P₂ mit »L«-Potential liegt. Der »L«-Potential und Minuspotential. Definitionsgemäß

Mittelpunkt des zweiten Spannungsteilers, der hier bei ao tritt dann »0«-Potential am Mittelpunkt des ersten

vernachlässigbarer Impedanz der Emitter-Kollektor- Spannungsteilers und damit auch am Ausgang 1 auf,

Strecke des Transistors Tr₂ im leitenden Zustand mit wobei die Diode D₁ (analog zur Diode D₂) eine an den

dessen Emitter zusammenfällt, ist mit einem Aus- Ausgang 1 angeschlossene TTL-Logik vor negativen

gang 2 verbunden. Potentialen schützt.

P₁ und P₂ sind im Normalfall miteinander verbunden 25 Da am Eingang E Erdpotential anliegt, sperrt die und liegen an einer gemeinsamen Digitalquelle + 5 V. Z-Diode D₀ vollständig, so daß an der Basis des Nur für den Fall, daß am Ausgang 1 ein Digitalkreis Transistors Tr₂ ebenso wie an dessen Emitter von der liegt, der andere Eingangsspannungen als der am zweiten Digitalquelle P₂ ein positives Potential erAusgang 2 benötigt, ist eine Trennung sinnvoll. So scheint, indem Strom von der Digitalquelle P₂ zum gibt es z. B. auch Schaltkreise der HLL-Familie 30 Ausgang 2 über den Widerstand Pv₂₁ fließt und dort (High-Level-Logic), die + 15 V für »L«-Potential be- einen Spannungsabfall erzeugt. Daher wird der Trannötigen. Schließlich sind noch die Ausgänge 1 und 2 sistor Tr₂ gesperrt, so daß am Ausgang 2 über den durch je eine Diode D₁ bzw. D₂ geerdet. Widerstand Pv₂₁ »L«-Potential anhegt.

Das Spannungsteilerverhältnis für den ersten und ^₁ , ,,. .,„.,.„. _,
zweiten Spannungsteüer R₁₁, R₁₂ bzw. Pv₂₁, R₂₂ ist so 35 ^Erd- ^und Mmuspotentialfreiheit am Eingang E
gewählt, daß im Leitungszustand des zugehörigen Es fließt jetzt von der Referenzquelle M₁ über den Transistors Tr₁ bzw. Tr₂ am Spannungsteilermittel- Widerstand Pv.e, die Z-Diode D₀ und den dritten Spanpunkt das logische »((«-Potential auftritt, was hier nungsteiler Pv₀₁, Pv₀₂ ein Strom zur zweiten Digitalquelle gleich Erdpotential ist. Um eventuelle kleine negative P₂. Durch den Spannungsabfall am Widerstand Pv# ist Abweichungen vom exakten »0«-Potential zu kompen- 40 die Basis des ersten Transistors Tr₁ positiver als dessen sieren und damit eine nachfolgende TTL-Logik vor Emitter, so daß der Transistor Tr₁ leitend wird und, Zerstörung zu schützen, sind die Dioden D₁ und D₂ wie bereits oben erläutert, am Ausgang 1 das »0«-Potenvorhanden. tial liegt. Der von der Referenzquelle M₁ zur zweiten

Vom Eingang E führt einerseits ein Widerstand Re Digitalquelle P₂ fließende Strom bewirkt ferner einen zum Emitter des Transistors Tr₁ und andererseits über 45 derartigen Spannungsabfall am dritten Spannungsteieine Z-(Zener)-Diode D₀ und einen dritten Spannungs- ler Pv₀₁, Pv₀₂, daß an dessen Mittelpunkt und damit an teiler Pv₀₁ und Pv₀₂ zur zweiten Digitalquelle P₂ bzw. der Basis des Transistors Tr₂ ein negatives Potential dem dazu benachbarten Ende des zweiten Spannungs- herrscht, so daß der Transistor Tr₂ leitend wird. Dateilers. Widerstände Pv* und Pv** sind Basiswider- mit tritt am Ausgang 2 wieder »0«-Potential auf.
stände der beiden Transistoren Tr₁ bzw. Tr₂. 50 Man kann daher folgende Funktionstabelle für den

Das Spannungsteilerverhältnis des dritten Spannungs- Abtaster von Fig. 2 aufstellen:
tellers Pv₀₁, Pv₀₂ ist so gewählt, daß im Leitungszustand
der Z-Diode D₀ an der Basis des zweiten Transistors
Tr₂ eine gegenüber seinem Emitter negative Spannung
auftritt, so daß der Transistor Tr₂ leitet.

Das in F i g. 2 dargestellte Ausführungsbeispiel arbeitet folgendermaßen: Der Betrieb des Abtasters von Fi g. 2 wird jetzt nacheinander für die drei Potentialzustände am Eingang E, nämlich Minuspotential,

Erdpotential und Erd- und Potentialfreiheit, beschrie- 60 Durch den Widerstand Pv^ wird der Eingangswiderben, stand des Abtasters gegen Minuspotential bestimmt, Minuspotential am Eingang E durch die Z-Diode D₀ und den dritten Spannungsteiler Pv₀₁, Pv₀₂ der Eingangswiderstand gegen Masse.

Am Widerstand Re tritt kein Spannungsabfall auf, Wenn der Eingangswiderstand hochohmig sein soll,

so daß der Transistor Tr₁ gesperrt ist und am Ausgang 1 65 so sollten sowohl Pve als auch J?₀₁ und Pv₀₂ einen großen

über den Widerstand Pv₁₂ das »L«-Potential anhegt. An Widerstandswert aufweisen. Die Z-Diode D₀ bestimmt

der Z-Diode D₀ fällt eine Sperrspannung von z. B. außerdem die Schaltschwelle, bei der der Abtaster

5 V- ab. Die restliche Potentialdifferenz zwischen das »Erdpotential« erkennt. Aus den eingangs darge-

Potentialzustand am Eingang E	Ausgang 1	Ausgang 2
55 Minuspotential Erdpotential Erd- und Potentialfreiheit	L 0 0	0 \

legten Gründen sollte ihre Sperrspannung im vorliegenden Fall (»!.«-Potential gleich 5 V) mindestens 5 V betragen, denn je höher man die Sperrspannung wählt, um so größer ist der Spannungsbereich, in dem der Abtaster noch »Erdpotential« meldet. Sie wird nach oben dadurch begrenzt daß zwischen den beiden Widerständen A₀₁ und P₀₂ des dritten Spannungsteilers noch ein negatives Potential bestehenbleiben muß, um den Transistor Tr₂ ansteuern zu können.

Der Bereich, in dem der Abtaster »Minuspotential« meldet, kann durch externe Beschaltung an M₁ beliebig eingestellt werden. Im Normalfall meldet der Abtaster nur dann »Minuspotential«, wenn man Eingang E entweder das gleiche oder negativeres Potential als an M₁ liegt. Durch Herab- oder Heraufsetzen des Minuspotentials an Ai₁ durch Spannungsteilerschaltungen kann im gleichen Maße die Schaltschwelle für das Abtastergebnis »Minuspotential« herab- oder heraufgesetzt werden.

_ ,

Claims (7)

Patentansprüche:

1. Abtaster zur digitalen Codierung über zwei Ausgänge von bis zu vier verschiedenen Potentialzuständen an seinem Eingang, mit je einem für jeden Ausgang vorgesehenen Schalter, durch die in Abhängigkeit vom Vergleich des Potentialzustands am Eingang mit dem diesen Potentialzuständen entsprechenden Potential von Vergleichquellen ein logisches »L«- oder ein logisches »O«-Potential am zugehörigen Ausgang anlegbar ist, dadurch gekennzeichnet, daß die beiden Schalter Halbleiterbauelemente sind, daß jedes Halbleiterbauelement mit je einem zweiteiligen Spannungsteiler zwischen einerseits eine zugehörige Digitalquelle mit dem »L«- oder »0«-Potential und andererseits eine Referenzquelle mit einem der Potentialzustände entsprechendem Potential geschaltet ist, das kleiner als das »0«- bzw. größer als das »L«- Potential ist, daß das Spannungsteilerverhältnis so bemessen ist, daß bei leitendem zugehörigem Halbleiterbauelement der jeweils einen der Ausgänge bildende Spannungsteilermittelpunkt auf dem »0«- bzw. »L «-Potential liegt, und daß die Halbleiterbauelemente durch die Potentialdifferenz zwischen dem Potentialzustand am Eingang und je einer der Vergleichsquellen gesperrt oder durchgesteuert werden.

2. Abtaster nach Anspruch 1, wobei drei Potential zustände am Eingang anlegbar sind, dadurch gekennzeichnet, daß die Halbleiterbauelemente Transistoren (7V₁, Tr₂) sind und daß die Referenzquelle (M₁) des einen Transistors (Tr₁) auch die Vergleichsquelle für beide Transistoren (Tr₁, Tr₂) ist.

3. Abtaster nach Anspruch 2, dadurch gekennzeichnet, daß das Potential der Referenzquellen dem niedrigsten Potentialzustand entspricht und daß die Digitalquellen »L«-Potential führen.

4. Abtaster nach Anspruch 3, dadurch gekennzeichnet, daß der erste Transistor ein npn-Transistor (7V₁) und der zweite Transistor ein pnp-Transistor (Tr₂) ist, daß der Eingang (E) mit der dem ersten Transistor (Tr₁) zugeordneten Referenzquelle (M₁) über einen hochohmigen Widerstand (Re) verbunden ist, dessen eingangsseitiges Ende an die Basis und dessen eingangsabgewandtes Ende an den Emitter des ersten Transistors angeschlossen ist, daß der Eingang über eine Z-Diode (D₀) und einen dritten Spannungsteiler (R₀₁, R₀₂) mit der Digitalquelle (P₂) des zweiten Transistors (Tr₂) verbunden ist, daß das von der Z-Diode abgewandte Ende des dritten Spannungsteilers an den Emitter des zweiten Transistors angeschlossen ist und daß der Mittelpunkt des dritten Spannungsteilers mit der Basis des zweiten Transistors verbunden ist, wobei das Spannungsteilerverhältnis so gewählt ist, daß bei leitender Z-Diode vom zweiten Transistor die Basis negativ gegenüber dem Emitter ist.

5. Abtaster nach Anspruch 4, dadurch gekennzeichnet, daß die Digitalquelle (P₂) des zweiten Transistors (Tr₂) »L«-Potential führt und daß die Z-Diode (D₀) eine Sperrspannung entsprechend der gewünschten Triggerschwelle für den höchsten Potentialzustand hat, die betragsmäßig mindestens gleich dem »L«-Potential ist.

6. Abtaster nach Anspruch 5, dadurch gekennzeichnet, daß der erste Spannungsteiler (Pv₁₁, Pv₁₂) zwischen dem Kollektor des ersten Transistors (7V₁) und dessen zugehöriger Digitalquelle (P₁) liegt, daß der zweite Spannungsteiler (Pv₂₁, Pv₂₂) mit einer Hälfte (P₂₁) zwischen der Digitalquelle (P₂) des zweiten Transistors und dessen Emitter und mit der zweiten Hafte (Pv₂₂) zwischen dem Kollektor des zweiten Transistors und dessen zugehöriger Referenzquelle (M₂) liegt.

7. Abtaster nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der Mittelpunkt des ersten und zweiten Spannungsteilers (Pv₁₁, P₁₂; P₂₁, P₂₂) über je eine Diode (D₁, D₂) mit einer »0«-Potentialquelle verbunden ist.

Hierzu 1 Blatt Zeichnungen 109 551/463