DE202004021310U1 - Gedruckte Leiterplatte und Aufbau mit schrägen Durchkontakten - Google Patents

Gedruckte Leiterplatte und Aufbau mit schrägen Durchkontakten Download PDF

Info

Publication number
DE202004021310U1
DE202004021310U1 DE202004021310U DE202004021310U DE202004021310U1 DE 202004021310 U1 DE202004021310 U1 DE 202004021310U1 DE 202004021310 U DE202004021310 U DE 202004021310U DE 202004021310 U DE202004021310 U DE 202004021310U DE 202004021310 U1 DE202004021310 U1 DE 202004021310U1
Authority
DE
Germany
Prior art keywords
pcb
vias
signal
oblique
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202004021310U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030096784A external-priority patent/KR20050065038A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE202004021310U1 publication Critical patent/DE202004021310U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Gedruckte Leiterplatte (PCB) mit
einer Isolationsschicht;
mehreren Schaltungsschichten; und
einem oder mehreren Durchkontakten, die bezüglich der Schaltungsschichten schräg ausgebildet und so konstruiert sind, dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen.

Description

  • QUERVERWEIS ZU VERWANDTER ANMELDUNG
  • Die vorliegende Erfindung beansprucht den Vorteil der koreanischen Patentanmeldung Nr. 2003-96784, die am 24. Dezember 2003 beim Korean Intellectual Property Office (Koreanisches Amt für Geistiges Eigentum) eingereicht wurde und deren Offenbarung hiermit durch Bezugnahme aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen eine gedruckte Leiterplatte und einen Aufbau mit Durchkontakten und im Besonderen eine gedruckte Leiterplatte und einen Aufbau mit schrägen Durchkontakten, die bezüglich der Flächen von Schaltungsschichten in der gedruckten Leiterplatte und dem Aufbau schräg ausgebildet sind, um einen Hochfrequenzverlust möglichst gering zu halten.
  • Beschreibung des Standes der Technik
  • Ein Durchkontakt bezeichnet den Verbindungspfad elektrischer Signale zwischen Schichten einer vielschichtigen gedruckten Leiterplatte (PCB) und einem Aufbau und wird im Grunde dazu verwendet, Schaltungen miteinander zu verbinden, die auf der Ober- und Unterseite einer zweiseitigen PCB ausgebildet sind. Im Allgemeinen wird ein derartiger Durchkontakt so ausgebildet, dass ein Loch geformt wird und die Innenwand des Lochs galvanisiert wird, um die Ober- und Unterseite einer PCB durch das Loch hindurch miteinander zu verbinden.
  • Bisher wurde das Loch unter Einsatz eines mechanischen Bohrers geformt, aber in neuerer Zeit wird es unter Verwendung eines Laserbohrers ausgebildet.
  • Durchkontakte dieser Art lassen sich in folgende Typen unterteilen: einen Durchkontakt des Typs mit galvanisiertem Loch (PTH), der Gesamtschichten vollständig durchdringt und verbindet, einen Durchkontakt des Typs Zwischengitter-Durchkontaktloch (IVH), der innere Schichten durchdringt und verbindet, und einen vergrabenen oder blinden Durchkontakt, der an einem seiner Teile blockiert ist.
  • Außerdem gibt es einen Mikro-Durchkontakt mit einem Durchmesser unter 100 μm, einen kupfergefüllten Durchkontakt mit einem Durchkontaktloch, das mit Kupfer gefüllt ist, und einen gestapelten Durchkontakt mit Durchkontakten, die vertikal übereinander gestapelt sind.
  • Die Strukturen der in herkömmlichen integrierten Schaltungs (IC)-Aufbauten oder PCBs verwendeten Durchkontakte sind ungeachtet des Typs der Durchkontakte senkrecht zu den Flächen der Schaltungsschichten angeordnet.
  • Demgemäß wird der Pfad des Stroms oder eines Signals von der Kombination leitender Drähte und eines oder mehrerer Durchkontakte gebildet, die mehrfach im rechten Winkel geknickt sind, um den Strom oder das Signal von einer Stelle zur anderen in einer PCB oder einem IC-Aufbau zu übertragen.
  • 1 ist eine Ansicht, die ein Flip-Chip-Kontaktierungsaufbau 120 für Hochleistungsprodukte, wie zum Beispiel eine Zentraleinheit (CPU) oder einen Graphikchipsatz, zeigt, das auf einer PCB-Hauptplatine 100 gemäß dem Stand der Technik aufgebracht ist.
  • Unter Bezugnahme auf 1 sind Strom- und Erdungsleiter in einer PCB-Hauptplatine 100 enthalten, das Substrat eines Flip-Chip-Kontaktierungsaufbaus 120 ist mit der PCB-Hauptplatine 100 durch Kugelkontaktieren 110 verbunden und ein Chip 140 ist auf dem Substrat des Flip-Chip-Kontaktierungsaufbaus 120 durch Lötbuckelkontaktieren 130 aufgebracht.
  • 1 weist des Weiteren Mikro-Durchkontakte 160, einen gestuften Durchkontakt 170 mit einem gestuften Pfad für den Fluss von Strom oder eines Signals und einen gestapelten Durchkontakt 180 mit mehreren übereinander gestapelten Mikro-Durchkontakten auf.
  • Wie aus 1 ersichtlich ist, wird zur Übertragung von Strom oder eines Signals vom Chip 140 zur PCB-Hauptplatine 100 der Strom- oder Signalpfad aus der Kombination leitfähiger Drähte und Durchkontakte, die mehrfach im rechten Winkel geknickt sind, gebildet.
  • Der Grund, warum der Strom- oder Signalpfad aus der Kombination der leitfähigen Drähte und der mehrfach im rechten Winkel geknickten Durchkontakte gebildet ist, um den Strom oder das Signal vom Chip 140 zur PCB-Hauptplatine 100 zu übertragen, liegt hauptsächlich darin, dass die herkömmliche Durchkontakt-Struktur ungeachtet des Durchkontakt-Typs senkrecht zu Signalleitungen angeordnet ist.
  • Dementsprechend wird der Strom- oder Signalpfad aus der Kombination der leitfähigen Drähte und der mehrfach im rechten Winkel ge knickten Durchkontakte gebildet, um den Strom oder das Signal von dem Chip 140 zur PCB-Hauptplatine 100 zu übertragen, so dass ein Hochfrequenzverlust, der durch die hohe Geschwindigkeit digitaler Signale erzeugt wird, entsteht.
  • Der Hochfrequenzverlust ist ein Verlust (beispielsweise Einfügungsverlust), welcher entsteht, wenn eine hohe Frequenz durch eine Schaltung oder ein Gerät hindurchgeht. Der Verlust erhöht sich, je größer die Arbeitsfrequenz eines elektronischen Geräts wird, was die Übertragungseigenschaften eines Signals verschlechtert.
  • Dementsprechend ist es wesentlich, den Hochfrequenzverlust maximal zu verringern, um Strom oder ein Signal mit hoher Frequenz in einem IC-Aufbau oder einer PCB geeignet zu übertragen. Beispielsweise wird eine zur Zeit verwendete CPU in Frequenzbändern betrieben, die im Bereich zwischen 2 und 3 GHz liegen. Zukünftig jedoch wird die Betriebsfrequenz der CPU auf 10 bis 20 GHz oder mehr erhöht werden, um deren Funktion wirksam durchzuführen.
  • Wenn sich die Betriebsfrequenz erhöht, begrenzt die herkömmliche Durchkontakt-Struktur den Bereich der Arbeitsfrequenzen des IC-Aufbaus oder der PCB aufgrund des Hochfrequenzverlustes.
  • Des Weiteren wird es in Zukunft mehr elektronische Produkte geben, die die hohe Frequenz verwenden, und auch der Bedarf zur Reduzierung des Hochfrequenzverlustes in den Durchkontakten wird steigen.
  • In den Zeichnungen zeigen 2a und 3a herkömmliche Durchkontakt-Strukturen, und 4a zeigt die Verteilung eines elektrischen Felds in der herkömmlichen Durchkontakt-Struktur.
  • Des Weiteren zeigt 5 die Verlustwerte des herkömmlichen Durchkontakts in Frequenzbändern, die von 0 bis 10 GHz reichen, unter Verwendung von Streuparametern (S-Parametern). 5 zeigt, dass der Hochfrequenzverlust gesenkt wird, wenn die Größe (dB) der S-Parameter im logarithmischen Maßstab sinkt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Dementsprechend ist die vorliegende Erfindung gemacht worden, wobei die vorstehend genannten Probleme, die im Stand der Technik auftreten, berücksichtigt wurden, und es ist ein Ziel der vorliegenden Erfindung, eine Durchkontakt-Struktur zur Verfügung zu stellen, die den Hochfrequenzverlust möglichst gering hält.
  • Um das vorstehend genannte Ziel zu erreichen, sieht die vorliegende Erfindung eine PCB oder ein IC-Gehäuse bzw. einen IC-Aufbau mit einer Isolationsschicht, mehreren Schaltungsschichten und einem oder mehreren Durchkontakten vor, die bezüglich der Schaltungsschichten schräg ausgebildet und so konstruiert sind, dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen.
  • Außerdem stellt die vorliegende Erfindung eine PCB oder einen IC-Aufbau mit einem oder mehreren Durchkontakten zur Verfügung, die schräg ausgebildet sind, so dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorstehenden und weiteren Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschrei bung unter Bezugnahme auf die beigefügten Zeichnungen besser verstanden, worin:
  • 1 eine Ansicht ist, die einen Flip-Chip-Kontaktierungsaufbau für Hochleistungsprodukte, wie beispielsweise eine CPU oder einen Graphikchipsatz, zeigt, das gemäß dem herkömmlichen Stand der Technik auf einer Hauptplatine aufgebracht ist,
  • 2a eine Ansicht ist, die eine herkömmliche Durchkontakt-Struktur zeigt;
  • 2b eine Ansicht ist, die eine Struktur eines schrägen Durchkontakts gemäß der vorliegenden Erfindung zeigt;
  • 3a eine Ansicht ist, die eine Struktur eines herkömmlichen gestapelten Durchkontakts zeigt,
  • 3b eine Ansicht ist, die eine Struktur eines gestapelten Durchkontakts gemäß der vorliegenden Erfindung zeigt,
  • 4a eine Ansicht ist, welche die Verteilung eines elektrischen Felds in einem Teil einer PCB oder eines Aufbaus mit dem herkömmlichen schrägen Durchkontakt zeigt;
  • 4b eine Ansicht ist, welche die Verteilung eines elektrischen Felds in einem Teil einer PCB oder eines Aufbaus einschließlich des schrägen Durchkontakts gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 5 eine Ansicht ist, die S-Parameter nach Maßgabe der Frequenzen in einem Teil einer PCB oder eines Gehäuses oder Aufbaus ein schließlich des schrägen Durchkontakts gemäß der vorliegenden Erfindung zeigt;
  • 6 ein Querschnitt ist, der eine PCB oder ein Gehäuse bzw. einen Aufbau einschließlich des schrägen Durchkontakts der vorliegenden Erfindung zeigt.
  • 7a eine Ansicht ist, die einen Flip-Chip-Kontaktierungsaufbau für Hochleistungsprodukte, wie beispielsweise eine CPU oder einen Graphikchipsatz, zeigt, das auf einer PCB-Hauptplatine einschließlich eines schrägen gestuften Durchkontakts gemäß einer Ausführungsform der vorliegenden Erfindung aufgebracht ist;
  • 7b eine Ansicht ist, die einen Flip-Chip-Kontaktierungsaufbau für Hochleistungsprodukte, wie beispielsweise eine CPU oder einen Graphikchipsatz, zeigt, das auf einer PCB-Hauptplatine einschließlich eines schrägen Durchkontakts gemäß einer anderen Ausführungsform der vorliegenden Erfindung aufgebracht ist;
  • 7c eine Ansicht ist, die einen Flip-Chip-Kontaktierungsaufbau für Hochleistungsprodukte, wie beispielsweise eine CPU oder einen Graphikchipsatz, zeigt, das auf einer PCB-Hauptplatine einschließlich eines schrägen gestapelten Durchkontakts gemäß einer noch anderen Ausführungsform der vorliegenden Erfindung aufgebracht ist.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Es sei nun Bezug auf die Zeichnungen genommen, worin dieselben Bezugszeichen in all den verschiedenen Zeichnungen verwendet werden, um dieselben oder ähnliche Komponenten zu bezeichnen.
  • Die Ausführungsformen der vorliegenden Erfindung werden nachstehend im Detail unter Bezugnahme auf die 2a bis 7c beschrieben.
  • 2a bis 2b sind Ansichten, welche die Strukturen der Durchkontakte 210a bzw. 210b zeigen, die auf der Oberseite einer PCB ausgebildete Signalleitungen 200a und 200b jeweils mit auf der Unterseite der PCB ausgebildeten Signalleitungen 220a und 220b verbinden.
  • 2a zeigt eine Struktur eines herkömmlichen Durchkontakts, der mit den Signallinien 200a und 220a senkrecht verbunden ist. Die herkömmliche Durchkontakt-Struktur ist der Hauptgrund für den Hochfrequenzverlust, wie er in der Beschreibung des Standes der Technik dargestellt ist.
  • Das heißt, das plötzliche Abknicken des Übertragungspfads eines Signals und Stroms verursacht elektromagnetisches Rauschen in einem Teil, wo das plötzliche Abknicken auftritt, und verhindert die Übertragung eines Signals oder von Strom. Insbesondere wird das vorstehend beschriebene Problem immer größer, je höher die Frequenz wird. In dieser Hinsicht zeigt 2b eine verbesserte Durchkontakt-Struktur gemäß der vorliegenden Erfindung.
  • In der verbesserten Durchkontakt-Struktur gemäß der vorliegenden Erfindung ist der Durchkontakt schräg ausgebildet, damit der Fluss einer hohen Frequenz glatt bzw. störungsfrei verlaufen kann, so dass der Hochfrequenzverlust im Vergleich zur herkömmlichen Durchkontakt-Struktur verringert wird.
  • 3a bis 3b zeigen Durchkontakt-Strukturen in gestapelten vielschichtigen PCBs.
  • 3a zeigt eine gestapelte Durchkontakt-Struktur in einer herkömmlichen vielschichtigen PCB, worin ein Durchkontakt in einer einzelnen geschichteten PCB vertikal ausgebildet ist, und dann werden mehrere Durchkontakte angeordnet und übereinander gestapelt, um eine auf der Oberseite einer PCB ausgebildete Signalleitung 300a mit einer auf der Unterseite der PCB ausgebildeten Signalleitung 330a zu verbinden.
  • Insbesondere werden in der in 3a gezeigten Durchkontakt-Struktur die Durchkontakte in den mehreren Schichten vertikal ausgebildet und sind miteinander zickzack-förmig verbunden. Diese Struktur ist dahingehend eingeschränkt, dass sie nicht imstande ist, den Hochfrequenzverlust zu verringern, da die Durchkontakte in den Schichten vertikal ausgebildet sind.
  • 3b ist eine Ansicht, die eine vielschichtige leitfähige Durchkontakt-Struktur zeigt, die auf mehreren Schichten ausgebildet ist, um eine auf der Oberseite einer PCB ausgebildete Signalleitung 300b mit einer auf der Unterseite der PCB ausgebildeten Signalleitung 330b zu verbinden.
  • In der in 3b gezeigten Durchkontakt-Struktur ist, da schräge Durchkontakte im Gegensatz zu vertikalen Durchkontakten im Grunde ausgebildet und übereinander gestapelt werden, die Durchkontakt-Struktur bei der Verringerung des Hochfrequenzverlusts wirksam.
  • 4a bis 4b sind Ansichten, welche die Verteilung elektrischer Felder zeigen.
  • 4a zeigt die Verteilung des elektrischen Felds in einer herkömmlichen vertikalen Durchkontakt-Struktur. 4b zeigt die Verteilung des elektrischen Felds in einer Struktur eines schrägen Durchkontakts der vorliegenden Erfindung.
  • Unter Bezugnahme auf die Zeichnungen wird die Größe des elektrischen Felds in der Struktur eines schrägen Durchkontakts, die in der vorliegenden Erfindung vorgesehen ist, im Vergleich zur herkömmlichen Durchkontakt-Struktur verringert, und die Verteilung des elektrischen Felds wird in den durch Pfeile dargestellten Teilen reduziert.
  • 5 ist eine Kurve, die S-Parameter nach Maßgabe von Frequenzen zur Bestätigung der Verringerung des Hochfrequenzverlustes zeigt.
  • Frequenzbänder, die von 0 bis 10 GHz reichen, sind entlang der X-Achse graphisch dargestellt, und die Werte der S-Parameter sind entlang der Y-Achse im logarithmischen Maßstab dargestellt. Die Durchkontakt-Struktur der vorliegenden Erfindung kann im Vergleich zur herkömmlichen Durchkontakt-Struktur den Hochfrequenzverlust in Frequenzbändern, die von 0 bis 10 GHz reichen, um durchschnittlich mehr als 20 dB senken.
  • 6 bis 7c zeigen Beispiele, in denen schräge Durchkontakte bei PCBs angewendet werden.
  • Unter Bezugnahme auf 6 weist die PCB den schrägen Durchkontakt 604 auf, die in einem kupferkaschierten Laminat (CCL) 601 schräg ausgebildet ist, und eine verkupferte Schicht 605 ist auf der schrägen Durchkontakt 604 zum Vorsehen der Leitfähigkeit ausgebildet.
  • 7a ist eine Ansicht, die einen Flip-Chip-Kontaktierungsaufbau für Hochleistungsprodukte, wie beispielsweise eine CPU oder einen Graphikchipsatz, zeigt, das auf einer PCB-Hauptplatine einschließlich eines schrägen gestuften Durchkontakts gemäß einer Ausführungsform der vorliegenden Erfindung aufgebracht ist. 7b ist eine Ansicht, die einen Flip-Chip-Kontaktierungsaufbau für Hochleistungsprodukte, wie beispielsweise eine CPU oder einen Graphikchipsatz, zeigt, das auf einer PCB-Hauptplatine einschließlich schräger Mikro-Durchkontakte gemäß einer anderen Ausführungsform der vorliegenden Erfindung aufgebracht ist. 7c ist eine Ansicht, die einen Flip-Chip-Kontaktierungsaufbau für Hochleistungsprodukte, wie beispielsweise eine CPU oder einen Graphikchipsatz, zeigt, das auf einer PCB-Hauptplatine einschließlich eines schrägen gestapelten Durchkontakts gemäß einer noch anderen Ausführungsform der vorliegenden Erfindung aufgebracht ist.
  • In 7a ist der gestufte Durchkontakt 750 schräg ausgebildet, so dass er stumpfe Winkel bezüglich des Flusses des Stroms oder eines Signals aufweist, um einen Hochfrequenzverlust zu verhindern.
  • Der gestufte Durchkontakt 750 gestattet es dem Strom oder Signal entlang eines schrägen Pfads zu fließen, wenn der Strom oder das Signal von einem Chip 740 zur PCB-Hauptplatine 700 fließt, so dass ein Hochfrequenzverlust verhindert wird, wenn die hohe Frequenz angelegt ist.
  • In 7b ist der Mikro-Durchkontakt 760 schräg ausgebildet, so dass er stumpfe Winkel bezüglich des Flusses des Stroms oder Signals aufweist, um einen Hochfrequenzverlust zu verhindern.
  • In 7c ist der gestapelte Durchkontakt 770 schräg ausgebildet, so dass er stumpfe Winkel bezüglich des Flusses des Stroms oder des Signals aufweist, um einen Hochfrequenzverlust zu verhindern.
  • Inzwischen werden in dem Fall, in dem eine PCB auf allgemeine Weise hergestellt wird, die Schaltungsmuster auf einer Kupferplatte ausgeführt, wodurch die Innen- und Außenschichten der PCB gebildet werden. In neuerer Zeit werden jedoch optische Wellenleiter in eine PCB eingefügt, um Signale in Form von Licht unter Verwendung eines Polymers und einer Glasfaser zu empfangen und zu übertragen. Die PCB wird als optoelektronische Leiterplatte (EOCB) bezeichnet.
  • Der Durchkontakt der vorliegenden Erfindung kann sowohl als allgemeiner Durchkontakt wie auch als in der EOCB benutzter optischer Durchkontakt verwendet werden.
  • Außerdem sollen moderne mobile Kommunikationsendgeräte sowohl verkleinert wie auch leichter gemacht werden, um Hochgeschwindigkeitskommunikationen mit großer Kapazität zu unterstützen und bequem tragbar zu sein.
  • Dementsprechend sind in den mobilen Kommunikationsendgeräten verwendete Komponenten entwickelt worden, um eine extreme Verkleinerung und komplexe Funktionen möglich zu machen, und verwandte Komponente sind schnell entwickelt worden, um ein Multi-Chip-Modul (MCM) zum Aufbringen mehrerer unbestückter Chips auf eine Niedrigtemperatur-Brennkeramik (Low Temperature Co-fired Ceramic – LTCC) entsprechend der Entwicklung der mobilen Kommunikationsendgeräte zu ermöglichen.
  • Die LTCC wird hergestellt, indem ein Substrat unter Anwendung eines Verfahrens zum Brennen von Keramiken und Metallen bei einer niedrigen Temperatur von etwa 800 bis 1000°C ausgebildet wird. Das Substrat wird so geformt, dass Glas und Keramiken mit einem niedrigen Schmelzpunkt zur Bildung einer grünen Folie mit einer geeigneten dielektrischen Konstante vermischt werden, eine leitfähige Paste auf der grünen Folie aufgedruckt wird und mit leitfähigen Pasten bedruckte grüne Folien übereinander gestapelt werden. Die Struktur des schrägen Durchkontakts der vorliegenden Erfindung kann in dem Substrat eingesetzt werden, das die LTCC verwendet.
  • Wie vorstehend beschrieben ist, kann die Struktur des schrägen Durchkontakts sowohl in dem Substrat mit der herkömmlichen vertikalen Durchkontakt-Struktur wie auch in der PCB verwendet werden, um den Hochfrequenzverlust zu senken.
  • Die vorliegende Erfindung ist wirksam bei der Überwindung einer Signalverhinderung bei hoher Frequenz, die aufgrund der hohen Geschwindigkeit digitaler Signale erzeugt wird.
  • Des Weiteren ist die vorliegende Erfindung bei der Senkung eines Hochfrequenzverlustes wirksam, der in den Durchkontakten eines IC-Aufbaus oder einer PCB erzeugt wird, das bzw. die eine Durchkontakt-Struktur aufnimmt, wodurch die Leistung der Signalübertragung in Hochfrequenzbändern verbessert wird.
  • Obwohl die bevorzugten Ausführungsformen der vorliegenden Erfindung zu Erläuterungszwecken offenbart worden sind, werden es Fachleute schätzen, dass verschiedene Modifikationen, Zusätze und Ersetzungen möglich sind, ohne vom Umfang und Geist der Erfindung, die in den beigefügten Ansprüchen offenbart sind, abzuweichen.

Claims (6)

  1. Gedruckte Leiterplatte (PCB) mit einer Isolationsschicht; mehreren Schaltungsschichten; und einem oder mehreren Durchkontakten, die bezüglich der Schaltungsschichten schräg ausgebildet und so konstruiert sind, dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen.
  2. Aufbau einer integrierten Schaltung (IC) mit einer Isolationsschicht; mehreren Schaltungsschichten; und einem oder mehreren Durchkontakten, die bezüglich der Schaltungsschichten schräg ausgebildet und so konstruiert sind, dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen.
  3. PCB, die aufweist: einen oder mehrere Durchkontakte, die schräg ausgebildet sind, so dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen.
  4. IC-Aufbau, der aufweist: einen oder mehrere Durchkontakte, die schräg ausgebildet sind, so dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen.
  5. Gedruckte Leiterplatte (PCB), die aufweist: einen oder mehrere Durchkontakte (750, 760, 770), die schräg ausgebildet sind, dadurch gekennzeichnet, daß die Durchkontakte (750, 760, 770) so ausgebildet sind, dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen, und die Leiterplatte mehrere Schichten aufweist und die Durchkontakte (750, 760, 770) in inneren Schichten der Leiterplatte liegen.
  6. Aufbau einer integrierten Schaltung (IC), der aufweist: einen oder mehrere Durchkontakte (750, 760, 770), die schräg ausgebildet sind, dadurch gekennzeichnet, daß die Durchkontakte (750, 760, 770) so ausgebildet sind, dass sie bezüglich der Richtungen der Signal- und Stromübertragung stumpfe Winkel aufweisen, und der Aufbau mehrere Schichten aufweist und die Durchkontakte (750, 760, 770) in inneren Schichten des Aufbaus liegen.
DE202004021310U 2003-12-24 2004-03-16 Gedruckte Leiterplatte und Aufbau mit schrägen Durchkontakten Expired - Lifetime DE202004021310U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR2003/96784 2003-12-24
KR1020030096784A KR20050065038A (ko) 2003-12-24 2003-12-24 비수직 비아가 구비된 인쇄회로기판 및 패키지
DE102004012810A DE102004012810A1 (de) 2003-12-24 2004-03-16 Gedruckte Leiterplatte und Aufbau mit schrägen Durchkontakten

Publications (1)

Publication Number Publication Date
DE202004021310U1 true DE202004021310U1 (de) 2007-09-13

Family

ID=38514986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202004021310U Expired - Lifetime DE202004021310U1 (de) 2003-12-24 2004-03-16 Gedruckte Leiterplatte und Aufbau mit schrägen Durchkontakten

Country Status (1)

Country Link
DE (1) DE202004021310U1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028194B3 (de) * 2009-08-03 2011-03-24 Robert Bosch Gmbh Sensorelement mit Durchkontaktierloch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028194B3 (de) * 2009-08-03 2011-03-24 Robert Bosch Gmbh Sensorelement mit Durchkontaktierloch

Similar Documents

Publication Publication Date Title
DE102004012810A1 (de) Gedruckte Leiterplatte und Aufbau mit schrägen Durchkontakten
DE602004006676T2 (de) Gefaltete flexible Verbindungsschaltung mit Rasterkontaktschnittstelle
DE60314868T2 (de) Verbesserte struktur gestapelter kontaktlöcher in mehrschichtigen elektronischen bauelementeträgern
DE69507459T2 (de) Vorrichtung mit oberflächenmontierten bauteilen tragenden innenschichten
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE3851553T2 (de) Material für elektrischen Träger und dieses Material enthaltende Mehrschichtschaltung und integrierter Schaltungs-Chipträger.
DE69637165T2 (de) Mehrschichtige gedruckte Schaltungsplatte und ihre Verwendung als Kontaktgitterpackung
DE112013003806T5 (de) Mehrschichtige Übertragungsleitungen
DE102004060962A1 (de) Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
DE112013001709T5 (de) Elektronische Baugruppe für Millimeterwellen-Halbleiterplättchen
EP2158636A1 (de) Impedanzkontrolliertes koplanares wellenleitersystem zur dreidimensionalen verteilung von signalen hoher bandbreite
DE102010002050A1 (de) Leiterplatte mit daran befestigtem IC, Leiterplatte und Verfahren zur Fertigung der Leiterplatte mit daran befestigtem IC
DE10040143A1 (de) Bauteilplatte, Halbleiterkomponente und Verfahren zum Herstellen derselben
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
DE112009000351T5 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102006051762A1 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE102008032979A1 (de) Elektromagnetische Bandgap-Struktur, diese umfassende Leiterplatte und Herstellungsverfahren
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE69637246T2 (de) Leiterplatte zur montage elektronischer bauelemente
DE102020102372A1 (de) Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
US6919635B2 (en) High density microvia substrate with high wireability
DE102019109200B4 (de) Halbleitervorrichtungen mit nicht-galvanischer verbindung
DE112010004897B4 (de) System zum Verbessern der Verbindungen eines kernlosen Aufbaus und zugehörige Verfahren

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20071018

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20071011

R151 Utility model maintained after payment of second maintenance fee after six years

Effective date: 20100506

R152 Utility model maintained after payment of third maintenance fee after eight years

Effective date: 20111215

R071 Expiry of right