DE19952716A1 - Verfahren zum Steuern des Zugriffs mehrerer Busteilnehmer auf einen gemeinsamen nutzbaren Speicherbereich - Google Patents
Verfahren zum Steuern des Zugriffs mehrerer Busteilnehmer auf einen gemeinsamen nutzbaren SpeicherbereichInfo
- Publication number
- DE19952716A1 DE19952716A1 DE1999152716 DE19952716A DE19952716A1 DE 19952716 A1 DE19952716 A1 DE 19952716A1 DE 1999152716 DE1999152716 DE 1999152716 DE 19952716 A DE19952716 A DE 19952716A DE 19952716 A1 DE19952716 A1 DE 19952716A1
- Authority
- DE
- Germany
- Prior art keywords
- access
- bus
- memory area
- memory
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Abstract
Zum Steuern des Zugriffs mehrerer Busteilnehmer (1, 2) auf einen gemeinsam nutzbaren Speicherbereich (4a, 4b) einer Speichervorrichtung (4) liest ein Busteilnehmer (1), der den Zugriff auf den Speicherbereich (4a) erhalten möchte, einen zu diesem gehörenden Zugriffszeiger (5a) aus einer Zugriffszeiger-Speichervorrichtung (5) und greift anschließend auf den Speicherbereich (4a) zu. Eine Busverwaltungs-Vorrichtung (3) beschreibt nach dem Auslesen den Zugriffszeiger (5a) mit einem Speicherbereich-Sperrsignal, das den Zugriff weiterer Busteilnehmer (2) auf diesen Speicherbereich (4a) verhindert.
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Steuern
des Zugriffs von mehreren Busteilnehmern auf einen gemeinsam
nutzbaren Speicherbereich sowie eine Datenverarbeitungsvor
richtung zum Verarbeiten und Speichern von Daten, bei der
Speicherzugriffe entsprechend dem erfindungsgemäßen Verfahren
erfolgen.
Moderne elektronische Systeme werden oftmals als sog. System
on-Chip-Lösungen realisiert, die auf einem gemeinsamen Bau
stein einen oder mehrere Prozessoren, mindestens eine Spei
chereinheit, Ein- und Ausgabeeinheiten, externe Schnittstel
len sowie eine Busstruktur zur Datenübertragung zwischen den
einzelnen Komponenten aufweisen. Bei derartigen System-on-
Chip-Architekturen greifen die verschiedenen Komponenten oft
mals auf dieselbe Datenstruktur, also auf einen gemeinsam
nutzbaren Bereich der Speichereinheit zu. Besteht dabei eine
Anwenderaufgabe aus mehreren Arbeitsschritten - zum Beispiel
das Schreiben einer Liste mit Zeigerpflege - so muß während
dieser Phase der gemeinsam nutzbare Speicherbereich und der
entsprechende Bereich des Busses für die anderen Busteilneh
mer gesperrt werden.
Bisher wird dafür das komplette Bussystem dem jeweiligen Bus
teilnehmer unterbrechungsfrei zugewiesen, bis sämtliche Ar
beitsschritte erledigt sind. Die weiteren Busteilnehmer be
sitzen in diesem Zeitraum keine Zugriffsmöglichkeiten auf den
Bus und somit auf weitere Speicherbereiche oder System-Res
sourcen. Um Zugriffsverletzungen durch die anderen Busteil
nehmer zu unterdrücken, werden oftmals sogenannte softwaremä
ßig realisierte Semaphore eingesetzt, die durch das Betriebs
system verwaltet werden. Sowohl die softwaremäßige Steuerung
des Bussystems als auch das vollständige Sperren des Busses
für die anderen Busteilnehmer während der Durchführung der
Arbeitsschritte sind allerdings dynamisch ungünstig.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfah
ren und eine Vorrichtung anzugeben, die in einfacher und ef
fektiver Weise den Zugriff von mehreren Busteilnehmern auf
eine von diesen gemeinsam nutzbare Speichervorrichtung ermög
lichen. Ferner soll der technologische Aufwand zur Realisie
rung dieses Verfahrens möglichst gering gehalten werden.
Die Aufgabe wird durch ein Verfahren, das die Merkmale des
Anspruchs 1 aufweist, gelöst. Dieses zeichnet sich dadurch
aus, daß zunächst für jeden gemeinsam nutzbaren Speicherbe
reich ein bereits vorhandener Zugriffszeiger verwendet wird,
der in einer speziellen Zugriffszeiger-Speichervorrichtung
gespeichert ist. Um den Zugriff auf einen der gemeinsam nutz
baren Speicherbereiche zu erhalten, muß ein Busteilnehmer zu
nächst den entsprechenden Zugriffszeiger auslesen. Dies wird
von einer Busverwaltungs-Vorrichtung erkannt, die dann erfin
dungsgemäß diesen Zugriffszeiger automatisch mit einem Spei
cherbereich-Sperrsignal beschreibt, welches den Zugriff wei
terer Busteilnehmer auf diesen Speicherbereich verhindert.
Dies bedeutet, daß ein Busteilnehmer nur dann auf einen Spei
cherbereich zugreifen kann, wenn der entsprechende Zugriffs
zeiger nicht mit dem Speicherbereich-Sperrsignal beschrieben
ist.
Die Aufgabe wird außerdem durch eine Vorrichtung gelöst, die
mindestens zwei Busteilnehmer, ein Bussystem und eine Spei
chervorrichtung, die mindestens einen gemeinsam nutzbaren
Speicherbereich enthält, aufweist. In einer Zugriffszeiger-
Speichervorrichtung werden Zugriffszeiger für die gemeinsam
nutzbaren Speicherbereiche abgelegt, die für einen Zugriff
auf einen derartigen Speicherbereich zunächst auszulesen
sind. Ferner enthält die Datenverarbeitungsvorrichtung eine
Busverwaltungs-Vorrichtung, welche erfindungsgemäß einen Zu
griffszeiger mit dem Speicherbereich-Sperrsignal beschreibt,
um einen Zugriff auf den entsprechenden Speicherbereich zu
verhindern. Vorzugsweise ist die Datenverarbeitungsvorrich
tung zumindest teilweise auf einem Baustein als System-On-
Chip-Struktur realisiert.
Der, Vorteil des erfindungsgemäßen Verfahrens bzw. der Vor
richtung ist darin zu sehen, daß die Verwendung von Zugriffs
zeigern bei Bussystemen mit mehreren Busteilnehmern ohnehin
erforderlich ist und daher keinen zusätzlichen Aufwand erfor
dert. Ferner kann das automatische Überschreiben des Zu
griffszeigers mit dem Speicherbereich-Sperrsignal durch die
Busverwaltungs-Vorrichtung hardwaremäßig realisiert werden
und daher im Gegensatz zu Software-Lösungen gleichzeitig mit
dem Auslesen durch einen Busteilnehmer erfolgen. Es werden
somit keine zusätzlichen Taktzyklen zum Sperren dieser Spei
cherbereiche benötigt.
Weiterbildungen des Verfahrens sind Gegenstand der Unteran
sprüche. So erfolgt die Wiederfreigabe eines Speicherbereichs
in einfachster Weise dadurch, daß nach Beendigung des Spei
cher-Zugriffs der entsprechende Zugriffszeiger durch den zu
vor aktiven Busteilnehmer aktualisiert bzw. zurückgeschrieben
wird und damit das Speicherbereich-Sperrsignal automatisch
gelöscht wird. Da bei einer Bearbeitung von Listen der Inhalt
eines Zugriffszeigers sowieso aktualisiert werden muß, bedeu
tet auch dieser Schritt in der Regel keinen zusätzlichen Auf
wand, so daß auch dafür auf ein explizites Wiederfreigeben
des Speicherbereichs, was wiederum zusätzliche Buszyklen er
fordern würde, verzichtet werden kann. Ferner wird aufgrund
der indirekten Adressierung durch die Verwendung von Zu
griffszeigern eine wesentlich höhere Flexibilität des Gesamt
systems erreicht.
Eine besonders vorteilhafte Weiterbildung des Verfahrens wird
dadurch erreicht, daß das Bussystem derart ausgebildet ist,
daß ein simultaner Zugriff auf verschiedene Speicherbereiche
oder Systemressourcen möglich ist. Dies bedeutet, daß nach
dem Setzen des Speicherbereich-Sperrsignals lediglich der Zu
griff auf diesen einen Speicherbereich und den entsprechenden
Bereich des Bussystems verhindert wird, andere Speicherberei
che aber weiterhin beschrieben bzw. ausgelesen werden können.
Die Realisierung derartiger Bussysteme erfordert zwar einen
zusätzlichen Aufwand, die Gesamtleistung einer System-on-
Chip-Architektur wird dadurch allerdings nochmals deutlich
erhöht.
Im folgenden soll die Erfindung anhand der beiliegenden
Zeichnung näher erläutert werden. Es zeigen:
Fig. 1 zeigt dabei eine erfindungsgemäße
Datenverarbeitungsvorrichtung; und
Fig. 2 ein Anwendungsbeispiel der in Fig. 1 gezeigten
Datenverarbeitungsvorrichtung.
Die in Fig. 1 dargestellte Datenverarbeitungsvorrichtung kann
beispielsweise Bestandteil des Protokoll-Coprozessors ATM300
der Firma Siemens AG sein. Dieser Baustein wird in Vermitt
lungsknoten von Sprach- und Datenübertragungsnetzen zum Zer
legen und Zusammensetzen von Daten eingesetzt und bietet eine
Protokollunterstützung, das heißt die Daten werden in Abhän
gigkeit von ihren Parametern verarbeitet.
Im vorliegenden Beispiel greifen zwei Anwender der Datenver
arbeitungsvorrichtung (Busteilnehmer 1 und 2), bei denen es
sich beispielsweise um Mikroprozessoren, DMAs oder derglei
chen handeln kann, auf einen gemeinsam nutzbaren Speicherbe
reich zu. Selbstverständlich ist eine höhere Anzahl von Bus
teilnehmern denkbar. Die Datenverarbeitungsvorrichtung weist
ferner zwei Speichervorrichtungen 4 und 6 auf, die sich be
züglich ihrer Zugriffsgeschwindigkeiten, Speicherkapazitäten
und ihrer Anordnungen in der Vorrichtung unterscheiden. Vor
zugsweise sind die beiden Busteilnehmer 1 und 2 in eine Sys
tem-on-Chip-Architektur integriert, wobei auch der Speicher
6, bei dem es sich beispielsweise um ein internes RAM han
delt, Bestandteil dieser System-on-Chip-Architektur ist. Da
mit wird ein sehr schneller Zugriff auf diesen Speicher 6 er
möglicht. Aus Platzgründen und aus wirtschaftlichen Gründen
ist allerdings die Kapazität dieser schnellen Speicher be
grenzt. Größere Datenmengen werden daher vorzugsweise in der
zweiten Speichervorrichtung 4 abgelegt, die als externer
Speicher realisiert ist. Die Kommunikation zwischen den Bus
teilnehmern 1 und 2 und den beiden Speichern 4 und 6 erfolgt
über das Bussystem mit der darin integrierten Busverwaltungs-
Vorrichtung 3.
Die Integrierung der in Fig. 1 dargestellten Vorrichtung in
den zuvor erwähnten Protokoll-Coprozessors ATM300 7 ist in
Fig. 2 gezeigt. Den beiden in Fig. 1 dargestellten Busteil
nehmern 1 und 2 entsprechen mehrere Prozessoren 81 bis % und
eine Sende- und Empfangsvorrichtung 9. Diese Komponenten kön
nen über das Bussystem 10 auf einen internen Speicher 11 und
auf einen externen Speicher 12 (über die dazugehörige
Schnittstelle 13) zugreifen. Ferner wird durch den Baustein 7
eine sog. Master/Slave-Schnittstelle 14 (beispielsweise ein
PCI-Interface) unterstützt. Diese ermöglicht einerseits den
Zugriff eines Anwenders, z. B. eines Mikroprozessors 17 auf
den Baustein 7, andererseits kann der Baustein 7 über das
PCI-Interface auch auf einen weiteren externen Speicher 16,
der im vorliegenden Fall durch ein zentrales RAM gebildet
wird, sowie auf eine Zentraleinheit 15 zugreifen. Auf diese
Weise kann beim Einschalten des gesamten Systems ein Be
triebssystem oder sonstige Software in den Baustein 7 geladen
werden. Die beiden in Fig. 1 gezeigten Speicher 4 und 6 ent
sprechen in Fig. 2 den Speichern 11 bzw. 12.
Die erfindungsgemäße Zugriffs-Steuerung soll nun wieder an
hand Fig. 1 erläutert werden. Einige sogenannte kritische
Speicherbereiche 4a und 4b des externen Speichers 4 sind von
den beiden Busteilnehmern 1 und 2 gemeinsam nutzbar. Diese
Speicherbereiche 4a und 4b werden über Zugriffszeiger 5a und
5b adressiert, die in einem speziellen Zugriffszeiger-Spei
cherbereich 5 des internen Speichers 6 abgelegt werden. Dabei
ist jedem kritischen Speicherbereich 4a und 4b jeweils genau
ein Zugriffszeiger 5a bzw. 5b zugeordnet. Eine derartige zen
trale Daten- und Adressverwaltung ist bei System-on-Chip-Ar
chitekturen ohnehin naheliegend, da andernfalls die einzelnen
Busteilnehmer unkoordiniert auf die jeweiligen Ressourcen zu
greifen könnten. Der Zugriffszeiger-Speicherbereich 5 wird
direkt von der Busverwaltungs-Vorrichtung 3 verwaltet und
überwacht.
Um Zugriff auf den Speicherbereich 4a zu erhalten, liest der
Busteilnehmer 1 in einem ersten Schritt den Inhalt des ent
sprechenden Zugriffszeigers 5a aus dem Zugriffszeiger-Spei
cherbereich 5. Dieser Zugriffszeiger 5a kann beispielsweise
Informationen über die genaue Adressierung des Speicherbe
reichs 4a in dem externen Speicher 4 beinhalten. Dadurch ist
die Möglichkeit gegeben, daß sich die Adressen dieser kriti
schen Speicherbereiche 4a und 4b mit der Zeit durch die Bear
beitung durch einen der Busteilnehmer 1 oder 2 verändern. Ist
die Anordnung des Speicherbereichs 4a in dem externen Spei
cher 4 fest vorgegeben, so ist es ausreichend, wenn der Zu
griffszeiger 5a lediglich einen Wert enthält, der einem Frei
gabesignal entspricht.
Nach dem Auslesen des Zugriffszeigers 5a hat der Busteilneh
mer 1 die Berechtigung, auf den entsprechenden Speicherbe
reich 4a zuzugreifen, das heißt diesen auszulesen oder zu be
schreiben. Aufgrund seiner internen Konfiguration erkennt al
lerdings die Busverwaltungs-Vorrichtung 3, daß ein zu einem
kritischen Speicherbereich gehörender Zugriffszeiger ausgele
sen wurde. Dies kann beispielsweise dadurch realisiert wer
den, daß die Adressmarken des Zugriffszeigers-Speicherbe
reichs 5 beim Initialisieren der Datenverarbeitungsvorrich
tung in bestimmten Registern abgelegt werden. Da das Auslesen
eines Zugriffszeigers automatisch bedeutet, daß ein Busteil
nehmer den Zugriff auf den entsprechenden Speicherbereich er
halten möchte, überschreibt die Busverwaltungs-Vorrichtung 3
den Zugriffszeiger 5a mit einem Speicherbereich-Sperrsignal.
Dieses kann beispielsweise darin bestehen, daß ein spezielles
Sperr-Bit gesetzt wird oder der Inhalt des Zugriffszeigers
einfach gelöscht wird.
Im darauffolgenden Zeitraum kann nun der Busteilnehmer 1 auf
den Speicherbereich 4a zugreifen. Möchte in dieser Zeit der
zweite Busteilnehmer 2 ebenfalls auf den Speicherbereich 4a
zugreifen, so liest dieser zunächst den Inhalt des Zugriffs
zeigers 5a aus. Anstelle des Zugriffszeigers 5a erhält nun
allerdings erfindungsgemäß der zweite Busteilnehmer 2 das
Speicherbereich-Sperrsignal und erkennt automatisch, daß er
zur Zeit keinen Zugriff auf diesen Speicherbereich 4a hat und
die Bearbeitung zurückstellen muß.
Das Bussystem ist allerdings vorteilhaft so ausgebildet, daß
lediglich ein Zugriff auf den gesperrten Speicherbereich 4a
verhindert wird, der Speicher 4 und das Bussystem also nur
partiell gesperrt sind. Möchte nämlich der zweite Busteilneh
mer 2 anstelle auf den gesperrten Speicherbereich 4a auf den
Speicherbereich 4b zugreifen, so liest dieser zunächst den
entsprechenden Zugriffszeiger 5b aus und kann danach parallel
zum Zugriff des ersten Busteilnehmers 1 auf den Speicherbe
reich 4a auf den zweiten gemeinsam nutzbaren Speicherbereich
4b zugreifen.
Hat der erste Busteilnehmer 1 die Bearbeitung des Speicherbe
reichs 4a abgeschlossen, so schreibt er den Zugriffszeiger 5a
mit einem eventuell aktualisierten Wert zurück und über
schreibt damit automatisch das Speicherbereich-Sperrsignal,
wodurch der Speicherbereich 4a wieder freigegeben wird.
Die vorliegende Erfindung vermeidet somit auf einfache Weise
eine gegenseitige Störung zwischen den Busteilnehmern. Da bei
einer - bei System-on-Chip-Architekturen naheliegenden - in
direkten Speicheradressierung über Zugriffszeiger ohnehin das
Auslesen und Aktualisieren dieser Zugriffszeiger notwendig
ist, sind im Vergleich zu einer softwaremäßigen Verwaltung
der Zugriffsmöglichkeiten auf bestimmte Speicherbereiche und
Buskapazitäten keine zusätzlichen Arbeitsschritte erforder
lich, so daß das erfindungsgemäße Verfahren auch einen deut
lichen Geschwindigkeitsvorteil für das Gesamtsystem bewirkt.
Ferner wird auch der schaltungstechnische und verfahrenstech
nische Zusatzaufwand sehr niedrig gehalten.
Claims (9)
1. Verfahren zum Steuern des Zugriffs von mindestens zwei Bus
teilnehmern (1, 2) auf einen von diesen gemeinsam nutzbaren
Speicherbereich (4a, 4b) einer Speichervorrichtung (4) mit
folgenden Schritten:
- a) ein erster Busteilnehmer (1), der den Zugriff auf den Speicherbereich (4a) erhalten möchte, ließt einen zu dem Speicherbereich (4a) gehörenden Zugriffszeiger (5a) aus einer Zugriffszeiger-Speichervorrichtung (5);
- b) eine Busverwaltungs-Vorrichtung (3) beschreibt diesen Zugriffszeiger (5a) mit einem Speicherbereich-Sperrsignal, das den Zugriff weiterer Busteilnehmer (2) auf diesen Spei cherbereich (4a) verhindert; und
- c) der erste Busteilnehmer (1) greift auf den Speicher bereich (4a) zu.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß nach Beendigung des Speicher-Zugriffs der Zugriffszeiger
(5a) aktualisiert oder zurückgeschrieben wird und dadurch das
Speicherbereich-Sperrsignal gelöscht wird.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß die Aktualisierung bzw. das Zurückschreiben des Zugriffs
zeigers (5a) durch denjenigen Busteilnehmer (1) erfolgt, der
zuvor auf den Speicherbereich (4a) zugegriffen hat.
4. Verfahren nach einem der vorherigen Ansprüche,
dadurch gekennzeichnet,
daß das Speicherbereich-Sperrsignal lediglich den Zugriff auf
den entsprechenden Speicherbereich (4a) verhindert, der
gleichzeitige Zugriff auf weitere Speicherbereiche (4b) und
System-Ressourcen dadurch aber nicht beeinflußt wird.
5. Datenverarbeitungsvorrichtung zum Verarbeiten und Spei
chern von Daten mit
mindestens zwei Busteilnehmern (1, 2) die über ein Bus system verbunden sind,
einer Speichervorrichtung (4), die mindestens einen von den Busteilnehmern (1, 2) gemeinsam nutzbaren Speicherbereich (4a, 4b) aufweist,
einer Zugriffszeiger-Speichervorrichtung (5), in der ein zu einem gemeinsam nutzbaren Speicherbereich (4a, 4b) gehö render und für einen Zugriff notwendiger Zugriffszeiger (5a, 5b) gespeichert ist,
einer Busverwaltungs-Vorrichtung (3) zum Beschreiben des Zugriffszeigers (5a) mit einem Speicherbereich-Sperrsignal, welches einen Zugriff auf den entsprechenden Speicherbereich (4a) verhindert.
mindestens zwei Busteilnehmern (1, 2) die über ein Bus system verbunden sind,
einer Speichervorrichtung (4), die mindestens einen von den Busteilnehmern (1, 2) gemeinsam nutzbaren Speicherbereich (4a, 4b) aufweist,
einer Zugriffszeiger-Speichervorrichtung (5), in der ein zu einem gemeinsam nutzbaren Speicherbereich (4a, 4b) gehö render und für einen Zugriff notwendiger Zugriffszeiger (5a, 5b) gespeichert ist,
einer Busverwaltungs-Vorrichtung (3) zum Beschreiben des Zugriffszeigers (5a) mit einem Speicherbereich-Sperrsignal, welches einen Zugriff auf den entsprechenden Speicherbereich (4a) verhindert.
6. Datenverarbeitungsvorrichtung nach Anspruch 5,
dadurch gekennzeichnet,
daß die Busverwaltungs-Vorrichtung (3) derart ausgebildet
ist, daß sie nach dem Lesen eines Zugriffszeigers (5a) durch
einen Busteilnehmer (1, 2) diesen automatisch mit dem Spei
cherbereich-Sperrsignal beschreibt.
7. Datenverarbeitungsvorrichtung nach Anspruch 5 oder 6,
dadurch gekennzeichnet,
daß ein Busteilnehmer (1, 2) nach dem Zugriff auf einen ge
meinsam nutzbaren Speicherbereich (4a, 4b) den entsprechenden
Zugriffszeiger (5a, 5b) aktualisiert und damit das Speicher
bereich-Sperrsignal zurücksetzt.
8. Datenverarbeitungsvorrichtung nach einem der Ansprüche 5
bis 7,
dadurch gekennzeichnet,
daß das Bussystem derart ausgebildet ist, daß ein simultaner
Zugriff auf verschiedene Speicherbereiche (4a, 4b) möglich
ist.
9. Datenverarbeitungsvorrichtung nach einem der Ansprüche 5
bis 8,
dadurch gekennzeichnet,
daß diese zumindest teilweise auf einem Baustein als System
on-Chip-Architektur realisiert ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999152716 DE19952716A1 (de) | 1999-11-02 | 1999-11-02 | Verfahren zum Steuern des Zugriffs mehrerer Busteilnehmer auf einen gemeinsamen nutzbaren Speicherbereich |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999152716 DE19952716A1 (de) | 1999-11-02 | 1999-11-02 | Verfahren zum Steuern des Zugriffs mehrerer Busteilnehmer auf einen gemeinsamen nutzbaren Speicherbereich |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19952716A1 true DE19952716A1 (de) | 2001-05-10 |
Family
ID=7927660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999152716 Withdrawn DE19952716A1 (de) | 1999-11-02 | 1999-11-02 | Verfahren zum Steuern des Zugriffs mehrerer Busteilnehmer auf einen gemeinsamen nutzbaren Speicherbereich |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19952716A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7062583B2 (en) | 2002-02-04 | 2006-06-13 | Nokia Corporation | Hardware semaphore intended for a multi-processor system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276886A (en) * | 1990-10-11 | 1994-01-04 | Chips And Technologies, Inc. | Hardware semaphores in a multi-processor environment |
-
1999
- 1999-11-02 DE DE1999152716 patent/DE19952716A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276886A (en) * | 1990-10-11 | 1994-01-04 | Chips And Technologies, Inc. | Hardware semaphores in a multi-processor environment |
Non-Patent Citations (1)
Title |
---|
Infineon Technologies: "PXB 4330 Data Sheet", Version 1.1, 09.99 von http:// staging.infineon.com/vip30/edit/ www infineon com/Website/products/commics/abm/abm 11d1.pdf * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7062583B2 (en) | 2002-02-04 | 2006-06-13 | Nokia Corporation | Hardware semaphore intended for a multi-processor system |
US7155551B2 (en) | 2002-02-04 | 2006-12-26 | Nokia Corporation | Hardware semaphore intended for a multi-processor system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0013737B1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE3300260C2 (de) | ||
DE2230987C2 (de) | ||
DE2415900A1 (de) | Rechenautomat mit mehreren mit je einem vorratsspeicher versehenen rechenanlagen | |
WO2006015911A1 (de) | Verfahren und vorrichtung zum zugriff auf daten eines botschaftsspeichers eines kommunikationsbausteins | |
DE3502147A1 (de) | Datenverarbeitungssystem mit verbesserter pufferspeichersteuerung | |
DE2813080A1 (de) | Einrichtung zur speicheradressierung | |
DE69724732T2 (de) | Atomare Operation in Fernspeicher und Vorrichtung zur Durchführung der Operation | |
DE19722803A1 (de) | Schaltung zur Verschiebung von Daten zwischen entfernten Speichern und ein diese Schaltung enthaltender Rechner | |
EP1776808A1 (de) | Verfahren zur speicherung von botschaften in einem botschaftsspeicher und botschaftsspeicher | |
DE602004008712T2 (de) | Speicherbandbreiten-Steuereinrichtung | |
EP0409330B1 (de) | Schaltungsanordnung zum Steuern des Zugriffs auf einen Speicher | |
EP0739509A1 (de) | Anordnung mit master- und slave-einheiten | |
DE2846054A1 (de) | Verfahren und schaltungsanordnung zur erweiterung des adressierungsvolumens einer zentraleinheit, insbesondere eines mikroprozessors | |
DE4129412C2 (de) | Verfahren zur Datenübertragung in einer Datenverarbeitungsanlage | |
DE4135031C2 (de) | Eingabe/Ausgabe-Einrichtung und Verfahren zum Betreiben einer Eingabe/Ausgabe-Einrichtung | |
DE69636888T2 (de) | Erzeugen von realzeitzuständen in einem digitalen drahtlosen tdma übertragungssystem | |
DE19952716A1 (de) | Verfahren zum Steuern des Zugriffs mehrerer Busteilnehmer auf einen gemeinsamen nutzbaren Speicherbereich | |
WO2005002145A1 (de) | Anordnung und verfahren zur verwaltung eines speichers | |
EP3676995B1 (de) | Master eines bussystems | |
DE19843048C2 (de) | Verfahren für einen Softwarezugriffswechsel in einem Netzwerkknoten eines Telekommunikationsnetzwerkes sowie ein zum Durchführen eines solchen Verfahrens geeigneter Netzwerkknoten | |
DE4438416B4 (de) | Entscheidungsvorrichtung zur sofortigen Modifizierung der Struktur | |
DE10256502A1 (de) | Speichersystem mit mehreren Speichercontrollern und Verfahren zu deren Synchronisierung | |
DE10360637B4 (de) | Programmgesteuerte Einheit | |
DE1959480A1 (de) | Einrichtung zur Datenuebertragung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |