DE19952545A1 - Synchronisation der Datenbestände von redundanten Speichervorrichtungen - Google Patents

Synchronisation der Datenbestände von redundanten Speichervorrichtungen

Info

Publication number
DE19952545A1
DE19952545A1 DE1999152545 DE19952545A DE19952545A1 DE 19952545 A1 DE19952545 A1 DE 19952545A1 DE 1999152545 DE1999152545 DE 1999152545 DE 19952545 A DE19952545 A DE 19952545A DE 19952545 A1 DE19952545 A1 DE 19952545A1
Authority
DE
Germany
Prior art keywords
bus
storage device
data processing
processing system
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1999152545
Other languages
English (en)
Other versions
DE19952545C2 (de
Inventor
Gebhard Oelmaier
Pavel Peleska
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Solutions and Networks GmbH and Co KG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1999152545 priority Critical patent/DE19952545C2/de
Publication of DE19952545A1 publication Critical patent/DE19952545A1/de
Application granted granted Critical
Publication of DE19952545C2 publication Critical patent/DE19952545C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2048Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share neither address space nor persistent storage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1658Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Hardware Redundancy (AREA)

Abstract

Zum Synchronisieren der Datenbestände von Speichervorrichtungen, die Bestandteil zweier redundant zu betreibenen Datenverarbeitungssystemen sind, wird der Inhalt einer ersten Speichervorrichtung (4) sequentiell an eine zweite Ziel-Speichervorrichtung übertragen. Zum Aufrechterhalten der Synchronität bereits übertragener Datenbestände wird bei einem Schreibzugriff auf einen Bereich der ersten Speichervorrichtung (4), dessen Inhalt bereits an das Ziel-Datenverarbeitungssystem übertragen wurde, auch ein entsprechender Schreibzugriff auf den Bereich der zweiten Speichervorrichtung durchgeführt.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Synchro­ nisieren der Datenbestände von Speichervorrichtungen sowie eine Vorrichtung zum Durchführen dieses Verfahrens.
In redundanten Systemen ist es oftmals erforderlich, eine Prozessor-Einheit mit einer weiteren in Betrieb befindlichen Einheit zu einer mikrosynchronen Prozessorplattform zusammen­ zuschalten. Dies ist beispielsweise bei Vermittlungsknoten von Sprach- und Datenübertragungsnetzen in öffentlichen Ver­ mittlungsstellen der Fall, wenn eine Baugruppe gewartet oder ersetzt werden soll. In diesem Fall muß zuvor der aktuelle Datenbestand der sich in Betrieb befindenden Baugruppe auf die Ziel-Baugruppe kopiert werden, damit diese ohne Zeitver­ zögerung den Betrieb fortsetzen kann. Dabei sollte im Ideal­ fall der Betrieb der ursprünglichen Baugruppe durch den Ko­ piervorgang nicht belastet werden.
Handelt es sich lediglich um kleine Datenmengen, die zu über­ tragen sind, so daß das vollständige Kopieren in einem noch vertretbaren Zeitrahmen erfolgen kann, wird der Kopiervorgang innerhalb einer kurzen Betriebspause (Service-Unterbrechung) durchgeführt, so daß für das Synchronisieren der Datenbe­ stände keine weiteren Maßnahmen erforderlich sind. Die Daten­ bestände größerer Speicher werden hingegen in einzelne Pakete aufgeteilt und in mehreren aufeinanderfolgenden Service-Un­ terbrechungen kopiert.
Moderne elektronische Systeme werden mittlerweile oftmals zu­ mindest teilweise in sogenannten System-on-Chip-Architekturen realisiert, die auf einem gemeinsamen Baustein einen oder mehrere Prozessoren, mindestens eine Speichereinheit, Ein- und Ausgabeeinheiten, externe Schnittstellen sowie Busstruk­ turen zur Datenübertragung zwischen den einzelnen Komponenten aufweisen. Derartige Bausteine enthalten neben einem externen Hauptspeicher oftmals auch chip-interne Speicher mit hoher Zugriffsgeschwindigkeit und gegebenenfalls private Speicher­ strukturen, das heißt Speicher, die lediglich diesem einen Baustein zur Verfügung stehen. Die in den dem System-on-Chip- Baustein zugeordneten Speichern enthaltenen umfangreichen Da­ tenbestände können allerdings nicht mehr während einer Ser­ vice-Unterbrechung kopiert werden, da der dafür benötigte Zeitraum zu groß sein würde und der laufende Betrieb der Ver­ mittlungsstelle dadurch empfindlich gestört werden würde.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfah­ ren und eine Vorrichtung zum Synchronisieren der Datenbe­ stände von Speichervorrichtungen, die unterschiedlichen Da­ tenverarbeitungssystemen angehören, anzugeben, wobei der lau­ fende Betrieb des Ursprungs-Datenverarbeitungssystems so we­ nig wie möglich belastet wird.
Die Aufgabe wird durch ein Verfahren, das die Merkmale des Anspruchs 1 aufweist, gelöst. Erfindungsgemäß erfolgt nun der Datentransfer auf das Ziel-Datenverarbeitungssystem im Rahmen von zwei Hintergrundprozessen, die von dem Bussystem des Sy­ stem-on-Chip-Bausteins verwaltet werden.
Der erste Hintergrundprozeß (auch als Cross-Copy-Funktion be­ zeichnet) bewirkt, daß der Datenbestand einer ersten Spei­ chervorrichtung, die Bestandteil eines Ursprungs-Datenverar­ beitungssystems ist, während des laufenden Betriebs sequenti­ ell in einzelnen Datenblöcken über das Bussystem und eine bi­ direktionale Verbindung zwischen den beiden zu synchronisie­ renden Datenverarbeitungssystemen auf eine zweite Speicher­ vorrichtung in dem Ziel-Datenverarbeitungssystem übertragen wird. Das Bussystem wird somit durch den Kopiervorgang wie­ derholt für eine kurze Zeit in Anspruch genommen. Da der In­ halt der Speichervorrichtung allerdings nicht im Ganzen son­ dern lediglich in kleinen Blöcken übertragen wird, wird da­ durch die Verarbeitungsgeschwindigkeit des sich in Betrieb befindenden Ursprungs-Datenverarbeitungssystems nicht wesent­ lich belastet.
Da der Kopiervorgang nun allerdings nicht mehr in einem ein­ zigen Schritt erfolgt, ist es nicht auszuschließen, daß der Inhalt eines Datenblocks, der bereits in die zweite Speicher­ vorrichtung des Ziel-Datenverarbeitungssystems übertragen wurde, verändert wird. Dies wird durch einen zweiten Hinter­ grundprozeß (die sog. Cross-Update-Funktion) berücksichtigt, der zum Aufrechterhalten der Synchronität der Datenbestände bei einem Schreibzugriff auf einen Bereich der ersten Spei­ chervorrichtung, dessen Inhalt bereits an die zweite Spei­ chervorrichtung übertragen wurde, über das Bussystem und die Verbindung zwischen den beiden Datenverarbeitungssystemen auch einen entsprechenden Schreibzugriff auf den Speicherbe­ reich der zweiten Speichervorrichtung durchführt.
Durch die zwei eben beschriebenen erfindungsgemäßen Hinter­ grundprozesse wird gewährleistet, daß der Inhalt der ersten Speichervorrichtung Schritt für Schritt vollständig auf die zweite Speichervorrichtung übertragen wird, wobei nachträgli­ che Veränderungen des Inhalts bereits kopierter Datenblöcke berücksichtigt werden, so daß nach einem gewissen - von der Größe der Speichervorrichtung abhängenden - Zeitraum die Da­ tenbestände der beiden Speichervorrichtungen identisch sind. Ferner gewährleistet das erfindungsgemäße Verfahren, daß der Betrieb des Ursprungs-Datenverarbeitungssystems kontinuier­ lich aufrechterhalten werden kann.
Das paketweise Kopieren der Datenbestände und die Schreibzu­ griffe zum Aufrechterhalten der Synchronität wurden bei gro­ ßen zentralen Speichern (zentralen RAM's) bereits auf ähnli­ che Weise durchgeführt. Allerdings erfolgten die Kopiervor­ gänge und Schreibzugriffe lediglich in den Service-Unterbre­ chungen. Die vorliegende Erfindung zeigt hingegen eine Mög­ lichkeit, die Datenbestände eines einem System-on-Chip-Bau­ stein direkt zugeordneten Speichers dynamisch optimiert zu übertragen, ohne dabei den laufenden Betrieb zu beeinträchti­ gen.
Die Aufgabe wird auch durch eine Vorrichtung zum Verarbeiten und Speichern von Daten gelöst, die zwei redundant zu betrei­ bende Datenverarbeitungssysteme aufweist, die jeweils minde­ sten eine Speichervorrichtung und ein Bussystem enthalten und miteinander über eine bidirektionale Busleitung verbunden sind. Dabei weist zumindest das Ursprungs-Datenverarbeitungs­ system Mittel zum sequentiellen Übertragen der Datenbestände in einzelnen Datenblöcken auf, sowie Mittel zum Aufrechter­ halten der Synchronität bereits übertragener Datenbestände, die bei einem Schreibzugriff auf einen Speicherbereich, der bereits kopiert wurde, auch einen entsprechenden Schreibzu­ griff auf die Ziel-Speichervorrichtung durchführen. Insbeson­ dere die Mittel zum Aufrechterhalten der Synchronität können eine zu dem üblichen Bussystem zusätzliche Busleitung aufwei­ sen, so daß der parallel durchzuführende Schreibzugriff unab­ hängig und schnell durchgeführt werden kann.
Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche. Sie befassen sich dabei in erster Linie mit der dy­ namischen Optimierung der beiden Hintergrundprozesse und den damit verbundenen chip-spezifischen Maßnahmen. Das sequenti­ elle Kopieren der Datenblöcke erfolgt über die gleichen Bus­ leitungen, die auch von weiteren in den Datenverarbeitungssy­ stemen enthaltenen Busteilnehmern, beispielsweise von Prozes­ soren, Sende- und Empfangsvorrichtungen und dergleichen be­ nutzt werden. Vorzugsweise wird daher das sequentielle Kopie­ ren höchstens gleichberechtigt, im Idealfall mit niedrigster Priorität gegenüber den Buszugriffen der anderen Busteilneh­ mer durchgeführt, um die normale Chip-Funktion so gering wie möglich zu belasten. Im Gegensatz zu fest vorgegebenen Ko­ pierzyklen ergibt sich aufgrund dieser Maßnahme eine dem Be­ triebszustand des Datenverarbeitungssystems angepaßte Kopier­ geschwindigkeit. Wird nämlich das Bussystem durch die weite­ ren Komponenten des Datenverarbeitungssystems stark belastet, so wird die Kopiergeschwindigkeit automatisch herabgesetzt. Belasten allerdings die weiteren Busteilnehmer die Busleitun­ gen nur sporadisch, so steigt die Kopiergeschwindigkeit selbstregelnd an.
Im Gegensatz dazu sollte allerdings ein Schreibzugriff durch die Cross-Update-Funktion auf die zweite Speichervorrichtung des Ziel-Datenverarbeitungssystems, der erforderlich wird, wenn der Inhalt eines bereits kopierten Datenblocks verändert wird, relativ schnell erfolgen, um auch tatsächlich die Da­ tenkonsistenz zu gewährleisten. Ohne besondere Vorkehrungen würde dieser Vorgang allerdings die Dynamik des Datenverar­ beitungssystems stark beeinträchtigen, da jedem Schreibzyklus auf einen relativ schnellen Speicher ein zweiter relativ langsamer Schreibzyklus auf die zweite Speichervorrichtung folgen würde. Müßte auch dieser Schreibvorgang mit den ande­ ren Busteilnehmern um die Busbelegung konkurrieren, würden unvertretbare Wartezeiten entstehen, die wiederum den Betrieb des Datenverarbeitungssystems beeinträchtigen könnten.
Entsprechend einer vorteilhaften Weiterbildung wird daher das Bussystem derart ausgebildet, daß ein paralleler Zugriff auf die erste und die zweite Speichervorrichtung ermöglicht wird. Derartige Bussysteme sind zwar aufwendiger zu realisieren, ermöglichen allerdings eine wesentlich effektivere Busbele­ gung und erhöhen die Betriebsgeschwindigkeit des Gesamtsy­ stems beträchtlich. Erfolgt somit ein Schreibzugriff auf einen bereits kopierten Bereich der ersten Speichervorrich­ tung, so wird parallel dazu auch ein Schreibzugriff über eine weitere Busleitung auf die zweite Speichervorrichtung durch­ geführt. Vorzugsweise wird für den Schreibzugriff auf die zweite Speichervorrichtung eine eigene Busleitung vorgesehen, so daß dieser Vorgang völlig unabhängig von weiteren Busbele­ gungen durch die anderen Busteilnehmer und von dem Kopieren der einzelnen Datenblöcke erfolgt. Die Cross-Copy-Funktion und die Cross-Update-Funktion laufen somit voneinander ent­ koppelt. Durch diese Maßnahme wird eine Belastung des Be­ triebsverhaltens des Ursprungs-Datenverarbeitungssystems na­ hezu ausgeschlossen und gleichzeitig ein zuverlässiges Syn­ chonisieren der Datenbestände in den beiden redundant zu be­ treibenden Systemen gewährleistet.
Sollten die beiden Datenverarbeitungssysteme ferner interne Speichervorrichtungen aufweisen, die eine hohe Zugriffsge­ schwindigkeit und einen nur geringen Speicherplatz aufweisen, so kann der Inhalt dieser Speicher - wie bisher - während einer kurzen Betriebspause in einem einzigen Schritt vollständig übertragen werden.
Im Folgenden soll die Erfindung anhand der beiliegenden Zeichnung näher erläutert werden. Es zeigen:
Fig. 1 ein Ursprungs-Datenverarbeitungssystem mit mehreren Speichervorrichtungen, deren Datenbestände auf ein Ziel-Da­ tenverarbeitungssystem zu übertragen sind; und
Fig. 2 die nähere Ausgestaltung des in Fig. 1 gezeigten Da­ tenverarbeitungssystems.
Das in Fig. 1 dargestellte Datenverarbeitungssystem 1 wird beispielsweise in Vermittlungsknoten von Sprach- und Daten­ übertragungsnetzen zum Zerlegen und Zusammensetzen von Daten eingesetzt. Wesentlicher Bestandteil des Systems ist der als System-on-Chip-Baustein realisierte Baustein 2, der im vor­ liegenden Beispiel dem ATM 300-Baustein der Firma Siemens AG entspricht. Anhand Fig. 1 soll nun zunächst die Verbindung dieses Bausteins 2 mit den verschiedenen Speichervorrichtun­ gen 3 bis 5, die Bestandteil des Datenverarbeitungssystems 1 sind, erläutert werden.
Die erste Speichervorrichtung 3 ist als integrierter Speicher auf dem System-on-Chip-Baustein 2 angeordnet und zeichnet sich durch sehr kurze Zugriffszeiten und damit hohe Verarbei­ tungsgeschwindigkeiten aus. Allerdings ist die Speicherkapa­ zität dieses Bausteins nur relativ klein. Größere Datenmen­ gen, die eine weniger hohe Verarbeitungsgeschwindigkeit er­ fordern, werden daher in einer zweiten Speichervorrichtung 4 abgelegt, die sich außerhalb des Bausteins 2 befindet. Ein dritter Speicher kann beispielsweise durch einen zentralen Halbleiterspeicher (zentrales RAM) 5 realisiert werden, der von dem Baustein 2 und der Zentraleinheit 7 gemeinsam benutzt wird. Die Kommunikation des Bausteines 2 mit dem zentralen RAM 5 erfolgt über eine zentrale Arbitrierungseinheit 6, die auch den Zugriff auf eine Zentraleinheit 7 ermöglicht. Durch diese Anordnung können beispielsweise beim Einschalten des gesamten Systems ein Betriebssystem oder sonstige Betriebspa­ rameter in den Baustein 2 geladen werden.
Über eine von der zentralen Arbitrierungseinheit 6 ausgehende bidirektionale Busleitung 8 ist das Datenverarbeitungssystem 1 mit einem zweiten (nicht dargestellten und identisch aufge­ bauten) Ziel-Datenverarbeitungssystem verbunden. Die beiden Datenverarbeitungssysteme arbeiten redundant. Wurde jedoch das Ziel-Datenverarbeitungssystem ausgewechselt oder z. B. aufgrund eines Fehlverhaltens vorübergehend abgeschaltet, so müssen vor einer Wiederaufnahme des redundanten Betriebs die Inhalte der drei Speicher 3, 4 und 5 des Ursprungs-Datenver­ arbeitungssystems 1 auf die entsprechenden Speicher des Ziel- Datenverarbeitungssystem über die Übertragungswege I, II bzw. III übertragen werden. Da sich jedoch währenddessen das Ur­ sprungs-Datenverarbeitungssystem 1 im Normalbetrieb befindet, darf dieses durch den Übertragungsvorgang so wenig wie mög­ lich belastet werden.
Fig. 2 zeigt die nähere Ausgestaltung des System-on-Chip-Bau­ steins 2. Die wesentlichen Bestandteile des Bussystems sind mehrere Identifizierungsvorrichtungen 11 1 bis 11 n (sogenannte Arbiter Identifier) und mehrere Zugriffssteuerungen 12 1 bis 12 3 und 14 (sogenannte Ziel-Arbiter). Die Busteilnehmer wer­ den durch mehrere Prozessoren 9a bis 9c, eine Sende- und Emp­ fangsvorrichtung 10 sowie die für die Kommunikation mit der zentralen Arbitrierungseinheit 6 verantwortliche Schnitt­ stelle 13 3 gebildet.
Wie bereits erwähnt wurde, ist das Bussystem derart ausgebil­ det, daß ein paralleler Zugriff auf unterschiedliche System- Ressourcen möglich ist. Dies soll im Folgenden kurz erläutert werden.
Für jeden der Anwender 9a bis 9c, 10 und 13 3 steht ein Arbi­ ter Identifier 11 1 bis 11 n zur Verfügung, jeder System-Res­ source (den beiden Speichern 3 und 4 sowie der Schnittstelle 13 3) ist ein Ziel-Arbiter 12 1 bis 12 3 zugeordnet. Der jewei­ lige Arbiter Identifier 11 1 bis 11 n ermittelt mit Hilfe der angelegten Adresse die Ausgabe-Ressource. Die Zugriffswünsche der Anwender werden dann an den entsprechenden Ziel-Arbiter 12 1 bis 12 3 weitergeleitet. Da sowohl die Arbiter Identifier 11 1 bis 11 n als auch die Ziel-Arbiter 12 1 bis 12 3 jeweils un­ abhängig voneinander arbeiten, wird ein simultaner Zugriff auf verschiedene System-Ressourcen ermöglicht. Dies bedeutet, daß beispielsweise die erste Zentraleinheit 9a über den Ziel- Arbiter 12 1 und die Schnittstelle 13 1 auf den Speicher 3 zu­ greifen kann, während gleichzeitig die Sende- und Empfangs­ vorrichtung 10 über den Ziel-Arbiter 12 3 und die Schnitt­ stelle 13 3 Daten in das zentrale RAM 5 speichert.
Es sollen nun insbesondere die Vorgänge zum Kopieren des Da­ tenbestandes des externen Speichers 4 in den entsprechenden Speicher des Ziel-Datenverarbeitungssystems beschrieben wer­ den. Der Befehl dazu kann beispielsweise durch die Zen­ traleinheit 7 erfolgen. Die in das Bussystem implementierte Cross-Copy-Funktion kopiert dann schrittweise den Inhalt des externen Speichers 4 entlang des Übertragungsweges IV, das heißt über die Schnittstelle 13 1, den Ziel-Arbiter 12 3 und die Schnittstelle 13 3, die beispielsweise als PCI-Bus reali­ siert sein kann, zu der zentralen Arbitrierungseinheit 6 und von dort auf den Speicher des Ziel-Datenverarbeitungssystems.
Wie der Darstellung entnommen werden kann, konkurriert die Cross-Copy-Funktion mit den weiteren Busteilnehmern 9a bis 9c, 10 um den Zugriff auf die Schnittstelle 13 3. Damit daher der laufende Betrieb nicht übermäßig belastet wird, wird der Cross-Copy-Funktion die niedrigste Priorität zugewiesen, so daß das Kopieren der Datenblöcke nur dann erfolgt, wenn der Bus nicht anderweitig benötigt wird.
Schreibzugriffe auf bereits übertragene Datenbereiche des ex­ ternen Speichers 3 müssen wegen der Datenkonsistenz auch auf dem Speicher des Ziel-Datenverarbeitungssystems durchgeführt werden. Hierfür ist die zweite in das Bussystem implemen­ tierte Cross-Update-Funktion verantwortlich. Diese überwacht die Schreibzugriffe über den Ziel-Arbiter 12, und die Schnittstelle 13 1 auf den externen Speicher 3. Erfolgt dabei ein Schreibzugriff auf einen Speicherbereich, dessen Daten bereits in das Ziel-Datenverarbeitungssystem übertragen wur­ den, so führt die Cross-Update-Funktion automatisch auch ei­ nen Schreibzugriff auf den entsprechenden Speicherbereich des Speichers des Ziel-Datenverarbeitungssystems durch. Die Ef­ fektivität der Cross-Update-Funktion wird dadurch erhöht, daß für diese parallelen Schreibzugriffe ein eigener Ziel-Arbiter 14 sowie ein spezieller Busmaster in der Schnittstelle 13 3 vorgesehen ist. Da das Bussystem ferner einen simultanen Bus­ zugriff ermöglicht, können die beiden Schreibzugriffe voll­ kommen parallel durchgeführt werden. Aufgrund des getrennten Datenpfades V für die Cross-Update-Funktion fallen somit keine zusätzlichen Wartezeiten an, da der entsprechende Bus­ zyklus auch dann aufgebaut werden kann, wenn der normale An­ wenderpfad über den regulären Ziel-Arbiter 12 3 bereits belegt ist.
Die beiden in das Bussystem implementierten erfindungsgemäßen Funktionen ermöglichen somit ein schnelles und zuverlässiges Synchronisieren der Datenbestände des externen Speichers 3. Die entsprechenden Funktionen zum Kopieren und Aufrechterhal­ ten der Datenkonsistenz sind ferner auch in die zentrale Ar­ bitrierungseinheit 6 integriert, um in gleicher Weise ein Synchronisieren des Datenbestandes des zentralen RAM's 5 zu ermöglichen.
Da die Zugriffsgeschwindigkeit des internen Speichers 3 sehr hoch und seine Speicherkapazitäten relativ klein ist, kann der Inhalt dieses Speichers 3 wie bisher innerhalb einer kur­ zen Betriebspause vollständig in den entsprechenden internen Speicher des Ziel-Datenverarbeitungssystems überschrieben wer­ den.
Die beiden erfindungsgemäßen Synchronisations-Funktionen er­ möglichen somit auch umfangreiche Datenmengen zuverlässig in das Speichersystem eines redundant zu betreibenden Systems zu übertragen, wobei dies mit einer sich selbst regulierenden optimalen Übertragungsgeschwindigkeit erfolgt, die den Normal­ betrieb der Ursprungseinheit gerade noch nicht beeinträch­ tigt.

Claims (10)

1. Verfahren zum Synchronisieren der Datenbestände einer er­ sten Speichervorrichtung (4), die Bestandteil eines Ur­ sprungs-Datenverarbeitungssystems (1) ist und einer zweiten Speichervorrichtung, die Bestandteil eines Ziel-Datenverar­ beitungssystems ist, wobei beide Datenverarbeitungssysteme ferner jeweils ein Bussystem (11 1-11 n, 12 1-12 3, 14) aufweisen, über eine bidirek­ tionale Busleitung (8) miteinander verbunden sind und nach Synchronisation der Datenbestände redundant zu betreiben sind, mit folgenden Schritten:
  • a) der Inhalt der ersten Speichervorrichtung (4) wird während des laufenden Betriebs des Ursprungs-Datenverarbei­ tungssystems (1) sequentiell in einzelnen Datenblöcken über das Bussystem (11 1-11 n, 12 1-12 3, 14) und die bidirektionale Busleitung (8) an die zweite Speichervorrichtung des Ziel-Da­ tenverarbeitungssystems übertragen; und
  • b) zum Aufrechterhalten der Synchronität bereits über­ tragener Datenbestände wird bei einem Schreibzugriff auf einen Bereich der ersten Speichervorrichtung (4), dessen In­ halt bereits an das Ziel-Datenverarbeitungssystem übertragen wurde, über das Bussystem (11 1-11 n, 12 1-12 3, 14) und die bidi­ rektionale Busleitung (8) auch ein entsprechender Schreibzu­ griff auf den Bereich der zweiten Speichervorrichtung durch­ geführt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die sequentielle Übertragung der Datenblöcke höchstens gleichberechtigt zu Buszugriffen weiterer in den Datenverar­ beitungssystemen enthaltenen Busteilnehmer (9a. . .9c, 10) er­ folgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schreibzugriff auf die zweite Speichervorrichtung zum Aufrechterhalten der Synchronität bereits übertragener Daten­ bestände bevorzugt gegenüber Buszugriffen anderer Busteilneh­ mer (9a. . .9c, 10) erfolgt.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schreibzugriff auf die zweite Speichervorrichtung zum Aufrechterhalten der Synchronität bereits übertragener Daten­ bestände unabhängig von Buszugriffen anderer Busteilnehmer (9a. . .9c, 10) chip-intern über eine separate Busleitung (V, 14) erfolgt.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Schreibzugriffe auf die erste und die zweite Spei­ chervorrichtung zum Aufrechterhalten der Synchronität bereits übertragener Datenbestände parallel erfolgen.
6. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß der Datenbestand einer weiteren in dem Ursprungs-Daten­ verarbeitungssystem (1) enthaltenen internen Speichervorrich­ tung (3), die eine hohe Zugriffsgeschwindigkeit und einen ge­ ringen Speicherplatz aufweist, während einer kurzen Be­ triebspause vollständig in eine entsprechende interne Spei­ chervorrichtung des Ziel-Datenverarbeitungssystems kopiert wird.
7. Vorrichtung zum Verarbeiten und Speichern von Daten mit:
  • a) einem Ursprungs-Datenverarbeitungssystem (1) mit min­ destens einer ersten Speichervorrichtung (3) und einem Bussy­ stem (11 1-11 n, 12 1-12 3, 14);
  • b) einem Ziel-Datenverarbeitungssystem mit mindestens einer zweiten Speichervorrichtung und einem Bussystem; und
  • c) einer bidirektionalen Busleitung (8) über die die beiden Datenverarbeitungssysteme, die redundant zu betreiben sind, miteinander verbunden sind,
wobei zumindest das Ursprungs-Datenverarbeitungssystem (1) zum Synchronisieren der Datenbestände der Speichervor­ richtungen ferner folgendes aufweist:
Mittel zum sequentiellen Übertragen des in der ersten Speichervorrichtung (4) gespeicherten Datenbestandes in ein­ zelnen Datenblöcken über das Bussystem (11 1-11 n, 12 1-12 3, 14) und die bidirektionale Busleitung (8); sowie
Mittel (V, 14) zum Aufrechterhalten der Synchronität be­ reits übertragener Datenbestände, die bei einem Schreibzu­ griff auf einen Bereich der ersten Speichervorrichtung (4), dessen Inhalt bereits an das Ziel-Datenverarbeitungssystem übertragen wurde, über das Bussystem (11 1-11 n, 12 1-12 3, 14) und die bidirektionale Busleitung (8) auch einen entsprechen­ den Schreibzugriff auf den Bereich der zweiten Speichervor­ richtung durchführen.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Mittel zum sequentiellen Übertragen der Datenblöcke gegenüber weiteren Busteilnehmern (9a. . .9c, 10) eine höch­ stens gleich hohe Zugriffsberechtigung auf das Bussystem (11 1-11 n, 12 1-12 3, 14) haben.
9. Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Mittel (V, 14) zum Aufrechterhalten der Synchronität bereits übertragener Datenbestände gegenüber weiteren Bu­ steilnehmern (9a. . .9c, 10) eine höhere Zugriffsberechtigung auf das Bussystem (11 1-11 n, 12 1-12 3, 14) haben.
10. Vorrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß das Bussystem (11 1-11 n, 12 1-12 3, 14) derart ausgeführt ist, daß ein paralleler Zugriff auf die erste und die zweite Speichervorrichtung möglich ist, wobei der durch die Mittel (V, 14) zum Aufrechterhalten der Synchronität durchzuführende Schreibzugriff auf die zweite Speichervorrichtung parallel zu dem Schreibzugriff auf die erste Speichervorrichtung (4) er­ folgt.
DE1999152545 1999-11-02 1999-11-02 Synchronisation der Datenbestände von redundanten Speichervorrichtungen Expired - Fee Related DE19952545C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999152545 DE19952545C2 (de) 1999-11-02 1999-11-02 Synchronisation der Datenbestände von redundanten Speichervorrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999152545 DE19952545C2 (de) 1999-11-02 1999-11-02 Synchronisation der Datenbestände von redundanten Speichervorrichtungen

Publications (2)

Publication Number Publication Date
DE19952545A1 true DE19952545A1 (de) 2001-05-10
DE19952545C2 DE19952545C2 (de) 2003-06-18

Family

ID=7927566

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999152545 Expired - Fee Related DE19952545C2 (de) 1999-11-02 1999-11-02 Synchronisation der Datenbestände von redundanten Speichervorrichtungen

Country Status (1)

Country Link
DE (1) DE19952545C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10336707A1 (de) * 2003-08-06 2005-04-21 Siemens Ag Verfahren zum Aktualisieren eines Datenbestandes einer ersten Datenverarbeitungseinrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6922795U (de) * 1969-06-07 1971-03-25 Siegel Franz Einkaufswagen mit sicherheitsstuetzen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6922795U (de) * 1969-06-07 1971-03-25 Siegel Franz Einkaufswagen mit sicherheitsstuetzen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10336707A1 (de) * 2003-08-06 2005-04-21 Siemens Ag Verfahren zum Aktualisieren eines Datenbestandes einer ersten Datenverarbeitungseinrichtung

Also Published As

Publication number Publication date
DE19952545C2 (de) 2003-06-18

Similar Documents

Publication Publication Date Title
DE3300261C2 (de)
DE3300260C2 (de)
DE2162806C2 (de) Speichersteuereinheit zur vereinfachter Pufferung von Anforderungen der Ein- Ausgabekanäle
EP1309920B1 (de) Adressvergabeverfahren für mindestens einen neu an ein bussystem angeschlossenen busteilnehmer
EP0743595B1 (de) Kommunikationssystem mit Mitteln zum Austausch von Software
DE102010005104B3 (de) Elektronische Vorrichtung und Verfahren für einen größeren Adressbereich auf einem IIC oder einem IIC-kompatiblen Bus
DE3642324C2 (de) Multiprozessoranlage mit Prozessor-Zugriffssteuerung
DE3238532C3 (de) Datenübertragungseinrichtung
DE3300263A1 (de) Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung
EP0651536A2 (de) Verfahren zur Wiederherstellung einer vorgegebenen Reihenfolge für ATM-Zellen
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
EP0509114B1 (de) Verfahren zum Übertragen von Daten an mehrere Datenstationen
DE102006009034B3 (de) Verfahren zum Betreiben eines Bussystems sowie Halbleiter-Bauelement, insbesondere Mikroprozessor- bzw. Mikrocontroller
DE102011004358B3 (de) Verfahren zum Übertragen von Daten über einen synchronen seriellen Datenbus
DE19952545A1 (de) Synchronisation der Datenbestände von redundanten Speichervorrichtungen
EP0239827B1 (de) Verfahren zum Ansteuern eines gemeinsamen Speichers eines aus einzelnen Mikroprozessorsystemen bestehenden Mehrprozessorsystems
EP1308846B1 (de) Datenübertragungseinrichtung
DE102006042317B4 (de) Verfahren und Vorrichtung zur Übertragung digitaler Daten
DE3325791C2 (de) Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
DE2924899C2 (de) Verfahren und Anordnung zur Anschaltung mehrerer Zentralprozessoren an wenigstens einen Peripherieprozessor
EP0970426B1 (de) Abhängigkeitssteuerung für überlappende speicherzugriffe
EP0506988B1 (de) Verfahren zur Busarbitration eines Multimastersystems
DE102017216991B4 (de) Kommunikationsbaustein und Vorrichtung zur Datenübertragung
EP1218825B1 (de) Verfahren zum austausch von daten zwischen an einen gemeinsamen bus angeschlossenen modulen
EP1750204A1 (de) Verfahren zum Betreiben mehrerer an einen seriellen Bus angeschlossener Teilnehmer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NOKIA SIEMENS NETWORKS GMBH & CO.KG, 81541 MUE, DE

8339 Ceased/non-payment of the annual fee