DE19951945A1 - Halbleiterbauelement mit Seitenwandmetallisierung - Google Patents

Halbleiterbauelement mit Seitenwandmetallisierung

Info

Publication number
DE19951945A1
DE19951945A1 DE19951945A DE19951945A DE19951945A1 DE 19951945 A1 DE19951945 A1 DE 19951945A1 DE 19951945 A DE19951945 A DE 19951945A DE 19951945 A DE19951945 A DE 19951945A DE 19951945 A1 DE19951945 A1 DE 19951945A1
Authority
DE
Germany
Prior art keywords
components
metal
sidewalls
heat sink
underside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19951945A
Other languages
English (en)
Inventor
Wolfgang Staiger
Markus Thoben
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daimler AG
Original Assignee
DaimlerChrysler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DaimlerChrysler AG filed Critical DaimlerChrysler AG
Priority to DE19951945A priority Critical patent/DE19951945A1/de
Publication of DE19951945A1 publication Critical patent/DE19951945A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung baut auf einer Seitenwandmetallisierung von Halbleiterbauelementen, insbesondere Leistungsbauelemente, auf. Üblicherweise werden Halbleiterbauelemente nicht einzeln hergestellt sondern auf sogenannten Siliziumwafern zu mehreren integriert. Üblicherweise wird der Wafer als ganzes an seiner Unterseite mit einer Metallschicht versehen, die ein späteres Auflöten auf einen Kühlkörper oder eine Bodenplatte ermöglicht. Die Halbleiterbauelemente werden nachträglich vereinzelt, indem sie aus dem Wafer gesägt oder entlang von Bruchlinien gebrochen werden. Bedingt durch diesen Herstellungsprozess sind kommerziell verfügbare Halbleiterbauelemente stets nur an ihrer Unterseite metallisiert. Eine Metallisierung der Randzonen, die ja erst durch den Vereinzelungsprozess entstehen, existiert üblicherweise nicht. Derartige Halbleiterbauelemente sind für den erfindungsgemäßen Aufbau ungeeignet, da die fehlende Metallisierung des Randes der Leistungsbauelemente eine Benetzung dieses Randes mit einem Lotwerkstoff unmöglich macht. Für einen erfindungsgemäßen Aufbau müssen daher die Halbleiterbauelemente, insbesondere die Leistungsbauelemente, mit einer Seitenwandmetallisierung versehen sein, so daß eine Benetzung der Ränder der Halbleiterbauelemente oder Leistungsbauelemente möglich ist.

Description

Die Erfindung betrifft einen verbesserten Aufbau von Halbleiterbauelementen, insbesondere Leistungsbauelementen mit Seitenwandmetallisierungen auf einem ebenfalls metallisierten Kühlkörper.
Halbleiterbauelemente, insbesondere Leistungsbauelemente, werden zu Kühlzwecken u. a. auf einer metallisierten oder metallischen Bodenplatte oder einem mit einer Metallschicht versehenen Kühlkörper aufgelötet.
Die Lotwerkstoffe, die in derartigen leistungselektronischen Aufbauten eingesetzt werden, müssen unter oftmals extremen Bedingungen über viele Jahre den elektrischen, mechanischen und thermischen Kontakt gewährleisten. Im Gegensatz zur Signalelektronik führt eine Schä­ digung der Lötkontakte schnell zu einem Anstieg des thermischen Widerstandes des lei­ stungselektronischen Aufbaus und daher frühzeitig zum Ausfall des Systems, bestehend aus dem Leistungsbauelement und dem angelöteten Kühlkörper, durch thermische Überlast. Lei­ stungsbauelemente bestehen zu einem großen Teil aus einem Halbleitersubstrat, auf das die elektronischen Schaltungen z. B. durch Lithographieverfahren und Epitaxie aufgebracht wer­ den. Das Halbleitermaterial enthält mengenmäßig als Hauptbestandteil Silizium, so daß sich der thermische Ausdehnungskoeffizient des Leistungsbauelements im wesentlichen durch den thermischen Ausdehnungskoeffizienten des Silizium-Substrats bestimmt. Kühlkörper bestehen vornehmlich aus Materialien, die die Wärme gut leiten, also überwiegend aus Me­ tall. Ein besonders guter Wärmeleiter ist bekannterweise Kupfer. Aufgrund der unterschiedli­ chen thermischen Ausdehnungskoeffizienten von Kupfer und Silizium, bzw. von Leistungs­ bauelement und Kühlkörper unterliegen die Lotwerkstoffe, mit denen das Leistungsbauele­ ment auf den Kühlkörper aufgelötet ist, thermischen und mechanischen Belastungen, die in der Lotschicht zwischen Leistungsbauelement und Kühlkörper, bzw. zwischen Halbleiterbau­ element und Bodenplatte zu viskoplastischen Verformungen führen. Inwieweit und wie schnell diese viskoplastischen Verformungen zu einer Schädigung der Lotschicht führen hängt von der geometrischen Ausgestaltung der Lotschicht ab.
Erfindungsgemäße Aufgabe ist es daher, einen Aufbau aus einem Halbleiterbauelement, ins­ besondere aus einem Leistungsbauelement, und einem angelöteten Kühlkörper bzw. einer Bodenplatte anzugeben, der eine verbesserte Zuverlässigkeit und eine längere Lebensdauer hinsichtlich viskoplastischer Verformungen, hervorgerufen z. B. durch thermische Lastwech­ sel, hat.
Erfindungsgemäß wird diese Aufgabe gelöst durch die Merkmale des unabhängigen An­ spruchs. Weitere vorteilhafte Ausführungsformen sind in den Unteransprüchen enthalten.
Die Erfindung baut auf einer Seitenwandmetallisierung der Halbleiterbauelemente oder Lei­ stungsbauelemente auf. Üblicherweise werden Halbleiterbauelemente oder Leistungsbauele­ mente nicht einzeln hergestellt sondern auf sogenannten Siliziumwafern zu mehreren inte­ griert. Üblicherweise wird der Wafer als ganzes an seiner Unterseite mit einer Metallschicht versehen, die ein späteres Auflöten auf einen Kühlkörper ermöglicht. Die Leistungsbauele­ mente werden nachträglich vereinzelt, indem sie aus dem Wafer gesägt oder entlang von Bruchlinien gebrochen werden. Bedingt durch diesen Herstellungsprozess sind kommerziell verfügbare Leistungsbauelemente stets nur an ihrer Unterseite metallisiert. Eine Metallisie­ rung der Randzonen, die ja erst durch den Vereinzelungsprozeß entstehen, existiert üblicher­ weise nicht. Derartige Halbleiterbauelemente oder Leistungsbauelement sind für den erfin­ dungsgemäßen Aufbau ungeeignet, da die fehlende Metallisierung des Randes der Bauele­ mente eine Benetzung dieses Randes mit einem Lotwerkstoff unmöglich macht. Für einen erfindungsgemäßen Aufbau müssen daher die Bauelemente mit einer Seitenwandmetallisie­ rung versehen sein, so daß eine Benetzung der Ränder möglich ist.
Die Seitenwandmetallisierung kann an die Halbleiterbauelemente oder Leistungsbauelemente mittels Sputtern, Bedampfen, CVD (Chemical Vapour Deposition) oder andere Beschich­ tungstechnologien angebracht werden. Die Seitenwandmetallisierung kann zusätzlich nach dem Vereinzeln der Bauelemente aus dem Wafer angebracht werden, falls die Unterseite des Wafers bereits metallisiert war. In einem anderen Herstellungsprozess kann sowohl die Me­ tallisierung der Unterseite als auch die Seitenwandmetallisierung in einem Prozeßschritt nach dem Vereinzeln der Bauelemente erfolgen.
Andere Verfahren, wie beispielsweise das Ätzen von tiefen Gräben auf der Rückseite des Siliziumswafers, die nachfolgende Metallisierung der Gräben und der Rückseite des Wafers und das anschließende Brechen des Wafers entlang der Gräben in einzelne Halbleiterbauele­ mente oder Leistungsbauelemente, können auch eingesetzt werden, um zumindest eine teil­ weise Seitenwandmetallisierung der Halbleiterbauelemente oder Leistungsbauelemente zu erhalten.
Mit der Erfindung werden hauptsächlich die folgenden Vorteile erzielt:
In alllen Fällen entstehen bei dem Auflöten der Halbleiterbauelemente oder Leistungsbau­ elemente mit den Seitenwandmetallisierungen auf einen ebenfalls mit einer Metallisierung versehenen Kühlkörper zwischen Leistungsbauelement und Kühlkörper vorteilhafte geome­ trische Konstellationen. Die Seitenwandmetallisierung der Leistungsbauelemente ermöglicht die Benetzung der Halbleiterbauelemente oder Leistungsbauelementränder mit Lot und er­ möglicht damit vorteilhafte weiche Übergänge zwischen der Kühlkörperoberfläche und den hierzu senkrecht auftreffenden Seiten der Halbleiterbauelemente oder Leistungsbauelemente. Unter einem weichen Übergang wird erfindungsgemäß ein Übergang verstanden, der aus dem Lotwerkstoff gebildet ist, mit dem das Halbleiterbauelement oder Leistungsbauelement auf den Kühlkörper oder die Bodenplatte aufgelötet ist und der in dem Zwickel zwischen Halb­ leiterbauelementseitenwand bzw. Leistungsbauelementseitenwand und Bodenplatte bzw. Kühlkörperoberfläche angebracht ist und dessen freie Oberfläche derart gestaltet ist, daß sie möglichst kerbspannungsfrei ist. Besonders vorteilhaft ist es, wenn der weiche Übergang gebildet wird, indem sich das durch Erhitzen verflüssigte Lot durch Oberflächenadhäsion an der metallisierten Seitenwand des Halbleiterbauelements oder Leistungsbauelements hoch­ zieht.
Die weichen Lotübergänge zwischen den Seitenwänden der Leistungsbauelemente und der Kühlkörperoberfläche oder zwischen den Halbleiterbauelementen und den Bodenplatten be­ wirken eine deutlich langsamere Rißausbreitung in die Lotschicht hinein und ermöglichen dadurch eine um 30% höhere Lebensdauer des erfindungsgemäßen Aufbaus gegenüber ei­ nem herkömmlichen Aufbau aus Leistungsbauelement und Kühlkörper oder aus Halbleiter­ bauelement und Bodenplatte.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand von Zeichnungen darge­ stellt und näher erläutert. Es zeigen:
Fig. 1 eine vereinfachte schematische Schnittdarstellung eines erfindungsgemäßen Ausfüh­ rungsbeispiels, bei dem die Seitenwände des Leistungsbauelementes teilweise metal­ lisiert sind,
Fig. 2 eine vereinfachte schematische Schnittdarstellung eines erfindungsgemäßen Ausfüh­ rungsbeispiels, bei dem die Seitenwände des Leistungsbaulements vollständig metal­ lisiert sind.
In Fig. 1 ist ein elektronisches Leistungsbauelement 1 mit einer Metallschicht 2 versehen. Das Leistungsbauelement ist auf einem siliziumhaltigen Substrat aufgebaut. Einzelheiten des elektronischen Aufbaus oder Kontaktierungen der elektronischen Schaltungen auf dem Lei­ stungsbauelement sind nicht gezeigt, da sie für die Erfindung nicht wesentlich sind. Vielmehr kann die Erfindung auf alle Arten von Halbleiterbauelementen angewandt werden, die auf einen metallischen Kühlkörper oder einen mit einer Metallschicht versehenen Kühlkörper oder eine Bodenplatte aufgelötet werden sollen. Das Leistungsbauelement ist mit einer Me­ tallumrandung 3 versehen, die das Leistungsbauelement an der Unterseite 5 und an den Sei­ tenwänden 4 umgibt. Im Ausführungsbeispiel nach Fig. 1 sind die Seitenwände 4 lediglich teilweise von der Metallumrandung 3 bedeckt. Leistungsbauelemente, deren Seitenwände lediglich teilweise mit einer Metallisierung versehen sind, werden bevorzugterweise herge­ stellt, indem beispielsweise tiefe Gräben auf der Rückseite des Siliziumwafers eingeätzt werden, nachfolgend die Gräben und die Rückseite des Wafers metallisiert werden und an­ schließend die Leistungsbauelemente durch Brechen des Wafers entlang der Gräben verein­ zelt werden. Diese mit einer zumindest teilweise vorhandenen Seitenwandmetallisierung 3.1 versehenen Leistungsbauelemente werden auf einem metallischen Kühlkörper 7 mittels einer Lotverbindung 6 aufgebracht. Die Wahl des Lotes richtet sich hierbei nach den zu verbinden­ den Metallen aus der Metallumrandung 3 sowie dem Kühlkörper 7 und nach den vorgesehe­ nen Einsatztemperaturen des gesamten erfindungsgemäßen Aufbaus. Die Seitenwandmetalli­ sierung 3.1 hat mit Vorteil zur Folge, daß sich an der freien Oberfläche 6.1 der Lotverbin­ dung 6 eine Kontour ausbildet, die lediglich minimale Kerbspannungen aufweist bzw. kerb­ spannungsfrei ist und damit ein weicher Übergang zwischen der Seitenwand des Leistungs­ bauelements und der Kühlkörperoberfläche entsteht. Unter einem weichen Übergang wird erfindungsgemäß ein Übergang verstanden, der aus dem Lotwerkstoff 6 gebildet ist, mit dem das Leistungsbauelement 1 auf den Kühlkörper 7 aufgelötet ist und der in dem Zwickel 8 zwischen Seitenwandmetallisierung 3.1 und Kühlkörperoberfläche angebracht ist und dessen freie Oberfläche 6.1 derart gestaltet ist, daß sie möglichst kerbspannungsfrei ist. Besonders vorteilhaft ist es, wenn der weiche Übergang gebildet wird, indem sich das durch Erhitzen verflüssigte Lot durch Oberflächenadhäsion an der metallisierten Seitenwand 3 des Lei­ stungsbauelements 1 hochzieht. Falls die Seitenwandmetallisierung die Seitenwand 3 nur teilweise bedeckt ist es vorteilhaft das Leistungsbauelement an seiner Oberseite mit einem überstehenden Vorsprung 12 zu versehen. Der überstehende Vorsprung 12 ermöglicht einen definierten Abschluß des weichen Übergangs und begünstigt die Ausbildung eines möglichst massiven keilförmigen Zwickels 8 aus Lotwerkstoff.
In Fig. 2 ist eine andere Ausführungsform des erfindungsgemäßen Aufbaus wie er bereits in Fig. 1 beschrieben wurde gezeigt. Gleiche Vorrichtungsmerkmale sind mit gleichen Bezugs­ ziffern versehen. Das Ausführungsbeispiel nach Fig. 2 unterscheidet sich von dem Ausfüh­ rungsbeispiel nach Fig. 1 durch eine vollständige Metallisierung 2, 3 der Seitenwände 4 des Leistungsbauelementes und durch den anders artigen Kühlkörper 7. Die vollständige Metalli­ sierung der Seitenwände 4 des Leistungsbauelements gelingt, indem beispielweise die Sei­ tenwandmetallisierung 3.1 nach dem Vereinzeln der Leistungsbauelemente aus dem Silizi­ umwafer aufgebracht wird. Die Seitenwandmetallisierung 3.1 kann an die Leistungsbauele­ mente mittels Sputtern, Bedampfen, CVD (Chemical Vapour Deposition) oder andere Be­ schichtungstechnologien angebracht werden. Die Seitenwandmetallisierung kann hierbei zu­ sätzlich in einem getrennten Verfahrensschritt nach dem Vereinzeln der Leistungsbauele­ mente aus dem Wafer angebracht werden, falls die Unterseite 5 des Leistungsbauelementes bereits auf dem Wafer metallisiert worden war. In einem anderen Herstellungsprozess kann sowohl die Metallisierung der Unterseite 5 als auch die Seitenwandmetallisierung 3.1 in ei­ nem integrierten Prozeßschritt nach dem Vereinzeln der Leistungsbauelemente erfolgen. Der Kühlkörper 7 ist in diesem Ausführungsbeispiel mit einem Kühlkanal 10 ausgestaltet, der sich zwischen zwei metallenen Kühlkörperplatten 9 befindet. Das Leistungsbauelement 1 ist auf die obere Kühlkörperplatte mittels einer Lotverbindung 6 angebracht, die über eine kerb­ spannungsarme bzw. kerbspannungsfreie Oberfläche 6.1 verfügt.
Zusätzlich kann der Kühlkanal 10 zur Verbesserung der Kühlleistung eine wabenartige Struktur 11 enthalten, die den Wärmeübergang vom Leistungsbauelement in das durch den Kühlkanal fließende Kühlmedium verbessert.

Claims (6)

1. Vorrichtung aus einem elektronischen Halbleiterbauelement, insbesondere aus einem Leistungsbauelement (1), das an seiner Unterseite (5) mit einer Metallisierung (2) verse­ hen ist, und einem mit einer Metalloberfläche ausgestatteten Kühlkörper (7) oder einer Bodenplatte (7), auf dem das Halbleiterbauelement (1) mittels einer Lotverbindung (6) befestigt ist, dadurch gekennzeichnet,
daß die Metallisierung (2) als Metallumrandung (3) ausgestaltet ist, die das Halbleiter­ bauelement (1) an dessen Unterseite (5) und zumindest teilweise an dessen Seitenwänden (4) umfaßt, so daß das Halbleiterbauelement (1) eine Seitenwandmetallisierung (3.1) aufweist
und daß die Lotverbindung (6) einen weichen Übergang zwischen Seitenwandmetallisie­ rung (3.1) und Kühlkörperoberfläche hat, dessen freie Oberfläche (6.1) derart gestaltet ist, daß sie möglichst kerbspannungsfrei ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der weiche Übergang aus Lotwerkstoff (6) gebildet ist und in dem Zwickel (8) zwischen Seitenwandmetallisierung (3.1) und Kühlkörperoberfläche bzw. Bodenplatte angebracht ist.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiterbauelement an seiner Oberseite einen überstehenden Vorsprung (12) aufweist.
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Seitenwände (4) voll­ ständig metallisiert sind.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Kühlkörper einen Kühl­ kanal (10) enthält.
6. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Kühlkanal (10) eine wa­ benförmige Struktur (11) zur Verbesserung des Wärmeübergangs enthält.
DE19951945A 1999-10-28 1999-10-28 Halbleiterbauelement mit Seitenwandmetallisierung Ceased DE19951945A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19951945A DE19951945A1 (de) 1999-10-28 1999-10-28 Halbleiterbauelement mit Seitenwandmetallisierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19951945A DE19951945A1 (de) 1999-10-28 1999-10-28 Halbleiterbauelement mit Seitenwandmetallisierung

Publications (1)

Publication Number Publication Date
DE19951945A1 true DE19951945A1 (de) 2001-05-03

Family

ID=7927175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19951945A Ceased DE19951945A1 (de) 1999-10-28 1999-10-28 Halbleiterbauelement mit Seitenwandmetallisierung

Country Status (1)

Country Link
DE (1) DE19951945A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008014653A1 (de) 2008-03-17 2009-09-24 Robert Bosch Gmbh Vorrichtung mit Halbleiterbauelement sowie Herstellungsverfahren
DE102014209261A1 (de) * 2014-05-15 2015-11-19 Phoenix Contact Gmbh & Co. Kg Funkenstreckenanordnung mit verbesserter Kühlung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4242842A1 (de) * 1992-02-14 1993-08-19 Sharp Kk
DE19606101A1 (de) * 1996-02-19 1997-08-21 Siemens Ag Halbleiterkörper mit Lotmaterialschicht

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4242842A1 (de) * 1992-02-14 1993-08-19 Sharp Kk
DE19606101A1 (de) * 1996-02-19 1997-08-21 Siemens Ag Halbleiterkörper mit Lotmaterialschicht

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HEUBERGER, A.: Mikromechanik, Springer-Verlag Berlin (u.a.), 1989, S. 464-465 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008014653A1 (de) 2008-03-17 2009-09-24 Robert Bosch Gmbh Vorrichtung mit Halbleiterbauelement sowie Herstellungsverfahren
US8039975B2 (en) 2008-03-17 2011-10-18 Robert Bosch Gmbh Device comprising a semiconductor component, and a manufacturing method
DE102014209261A1 (de) * 2014-05-15 2015-11-19 Phoenix Contact Gmbh & Co. Kg Funkenstreckenanordnung mit verbesserter Kühlung

Similar Documents

Publication Publication Date Title
EP0016306B1 (de) Verfahren zum Herstellen einer mehrschichtigen Glas-Keramik-Packung für die Befestigung von Halbleitervorrichtungen
DE2554965C2 (de)
DE3781247T2 (de) Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
DE102006033319B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE60214572T2 (de) Hartlötbare metallisierungen für diamantbauteile
EP0262575A2 (de) Selbstjustierter, intern beweglicher Ionengetter für Mehrschichtmetallisierung auf integrierten Schaltkreisen
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
DE102007041926A1 (de) Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102012211952B4 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE10015962C2 (de) Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
EP0745274B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE10004647C1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
DE19951945A1 (de) Halbleiterbauelement mit Seitenwandmetallisierung
DE10158185A1 (de) Leistungshalbleitermodul mit hoher Isolationsfestigkeit
DE102004055534B4 (de) Leistungshalbleitermodul mit einer elektrisch isolierenden und thermisch gut leitenden Schicht
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE69127927T2 (de) Keramisches Substrat verwendet für eine elektrische oder elektronische Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection