DE19949051A1 - Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug - Google Patents
Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem FahrzeugInfo
- Publication number
- DE19949051A1 DE19949051A1 DE19949051A DE19949051A DE19949051A1 DE 19949051 A1 DE19949051 A1 DE 19949051A1 DE 19949051 A DE19949051 A DE 19949051A DE 19949051 A DE19949051 A DE 19949051A DE 19949051 A1 DE19949051 A1 DE 19949051A1
- Authority
- DE
- Germany
- Prior art keywords
- processor
- processors
- signal
- address
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
Abstract
Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug, wobei wenigstens zwei Prozessoren auf wenigstens ein Speichermittel zugreifen und ein gleichzeitiger Lese- und/oder Schreibzugriff der wenigstens zwei Prozessoren auf die gleiche Adresse des Speichermittels in einer Programmabarbeitung verhindert wird. Dabei wird durch einen Adressvergleich die gleiche Adresse erkannt und abhängig von diesem Adressvergleich ein Signal an wenigstens einen Prozessor übermittelt. Insbesondere wird ein erstes Signal an einen ersten Prozessor und ein zweites Signal an einen zweiten Prozessor übermittelt. Die Programmabarbeitung wenigstens eines der wenigstens zwei Prozessoren wird damit durch das Signal unterbunden bzw. der jeweilige Prozessor angehalten.
Description
Die Erfindung betrifft Verfahren und Vorrichtung zur
Steuerung von Vorgängen in einem Fahrzeug, wobei wenigstens
zwei Prozessoren auf wenigstens ein Speichermittel
zugreifen, gemäß den Oberbegriffen der unabhängigen
Ansprüche.
Dazu zeigt die DE 41 29 809 A1 ein Mehrrechnersystem,
insbesondere zur Steuerung von Vorgängen in Kraftfahrzeugen.
Dabei greifen wenigstens zwei Rechner gemeinsam auf ein
Speichermittel zu. Um bei mehreren Rechnern die Sicherheit
der Datenübertragung bei Zugriff auf den gleichen Speicher
zu gewährleisten und Verzögerungen durch den Datenaustausch
zwischen den Rechnern zu minimieren, wird das Speichermittel
in wenigstens zwei Bereiche unterteilt. Auf den ersten
Speicherbereich greift ein erster Rechner nur lesend und ein
zweiter Rechner nur schreibend zu. Auf den zweiten
Speicherbereich greift der zweite Rechner nur lesend und der
erste Rechner nur schreibend zu. Dabei sind die Rechner so
synchronisiert, daß sie zum gleichen Zeitpunkt in der
gleichen Weise auf das Speichermittel zugreifen. Da nun
beide Rechner entweder lesend oder schreibend auf
entkoppelte Speicherbereiche zugreifen, wird eine Kollision,
also ein Lese- bzw. Schreibzugriff auf die gleiche Adresse
in dem Speichermittel verhindert. Durch diese
Synchronisation kann es allerdings zu unerwünschten
Wartezeiten in der Programmabarbeitung kommen.
So zeigt sich, daß der Stand der Technik nicht in jeder
Hinsicht optimale Ergebnisse zu liefern vermag.
Damit stellt sich die Aufgage bei wenigstens zwei,
insbesondere unabhängig voneinander arbeitenden Prozessoren,
welche auf ein Speichermittel zugreifen, asynchronen
Datentransfer und möglichst hohen Datendurchsatz zu erzielen
und die Erkennung und Vermeidung von Kollisionen bei
gleichzeitigem Lese- und/oder Schreibzugriff zu optimieren.
Die Erfindung geht von einem Verfahren und einer Vorrichtung
zur Steuerung von Vorgängen in einem Fahrzeug aus, wobei
wenigstens zwei Prozessoren auf wenigstens ein
Speichermittel zugreifen und ein gleichzeitiger Lese-
und/oder Schreibzugriff bei wenigstens zwei Prozessoren auf
die gleiche Adresse des Speichermittels in einer
Programmabarbeitung verhindert wird. Vorteilhafterweise wird
vor dem eigentlichen Lese- und/oder Schreibzugriff durch
einen Adreßvergleich erkannt, daß die wenigstens zwei
Prozessoren auf die gleiche Adresse zugreifen werden.
Zweckmäßigerweise wird abhängig von dem Adreßvergleich ein
erstes Signal an den ersten Prozessor und ein zweites Signal
an einen zweiten Prozessor übermittelt und die
Programmabarbeitung wenigstens eines der wenigstens zwei
Prozessoren durch das jeweilige Signal unterbunden.
Vorteilhafterweise wird dadurch, daß die Programmabarbeitung
des wenigstens ersten der wenigstens zwei Rechner durch das
jeweilige Signal solange unterbunden wird, bis im
Adreßvergleich wieder verschiedene Adressen erkannt werden
und/oder der Lese- und/oder Schreibzugriff des wenigstens
zweiten Prozessors beendet ist, der Zugriff der wenigstens
zwei Prozessoren auf das wenigstens eine Speichermittel
zeitlich entkoppelt.
In einer vorteilhaften Ausgestaltung wird die
Programmabarbeitung wenigstens eines der wenigstens zwei
Prozessoren durch das jeweilige Signal für eine vorgebbare
und/oder aus dem Adreßvergleich ermittelbare Zeit
unterbunden.
Weiterhin von Vorteil ist, daß die Lese- und/oder
Schreibzugriffe der wenigstens zwei Prozessoren auf Adressen
des wenigstens einen Speichermittels asynchron, also zu
beliebigen Zeitpunkten erfolgen können.
Dabei dient zweckmäßigerweise als Kriterium bei
gleichzeitigem oder nahezu gleichzeitigen Zugriff auf die
gleiche Adresse um festzustellen, welcher Prozessor in seiner
Programmabarbeitung unterbunden werden soll, die Tatsache
welcher Prozessor zuerst den Zugriff gestartet hat bzw.
durch welchen Prozessor die Adresse zuerst übermittelt
wurde.
Dadurch wird vorteilhafter Weise vermieden, daß der gelesene
Inhalt unter einer Adresse ungültig ist.
Damit ergibt sich ein Kostenvorteil einmal gegenüber dem
Einsatz synchroner Speichermittel bzw. eine den Zugriff
synchronisierenden Einrichtung und zum anderen gegenüber dem
Einsatz aufwendiger Hardwareschaltungen, wie z. B.
zusätzlicher Register (Hardware-Semaphores) zur
Kollisionsvermeidung.
Dadurch, daß beide Teilsysteme, insbesondere beide
Prozessoren asynchron also mit voller Performance arbeiten
und Informationen austauschen, können höhere Datendurchsätze
erzielt werden. Die Prozessoren arbeiten unabhängig und
greifen zu beliebigen Zeitpunkten auf das gemeinsame
Speichermittel zu. Selbstverständlich kann die Erfindung
auch in einem synchronisierten Betrieb der wenigstens zwei
Prozessoren Verwendung finden.
Ebenso wird zweckmäßiger Weise eine zusätzliche Interrupt-
bzw. Interuptbearbeitungsbelastung in Folge einer
Rechnerkopplung, also einer Kopplung beider Prozessoren
vermieden.
Vorteilhafterweise ist die Mehrbelastung für die Laufzeit
sehr gering, da nur im drohenden Konfliktfall eine zeitliche
Zugriffsentkopplung erfolgt, was aber selten vorkommt.
Dadurch wird die höchstmögliche Aktualität der Daten im
Speicher gewährleistet.
Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben
sich aus der Beschreibung und den Ansprüchen.
Die Erfindung wird im weiteren anhand der in der Zeichnung
dargestellten Figuren näher erläutert.
Fig. 1 zeigt dabei schematisch ein System mit wenigstens
zwei Prozessoren, die auf ein Speichermittel zugreifen.
Anhand des Signalverlaufs der Prozessoren und eines
Vergleichsmittels um die Programmabarbeitung in wenigstens
einem Prozessor zu unterbinden, wird der erfindungsgemäße
Gedanke in Fig. 2 erläutert.
Fig. 1 zeigt ein System zur Steuerung von Vorgängen bzw.
Prozessen in einem Fahrzeug. Mit 119 ist dabei ein erstes
Teilsystem, insbesondere eine Steuereinheit 119 mit einem
Prozessor 104, insbesondere einer CPU dargestellt. Dabei
werden gemessene oder anderweitig ermittelte Betriebsgrößen
aus einem Element 110, welches einer Meßeinrichtung, einer
weiteren Steuereinheit, usw. entspricht über Schnittstelle
112 dem Teilsystem 119 zugeführt. Diese Signale die über die
Schnittstelle 112 übertragen werden, entsprechen somit
gemessenen Betriebsgrößen bzw. können aus diesen Signalen
solche Betriebsgrößen abgeleitet werden. In Abhängigkeit der
Eingangssignale, daraus abgeleiteter Betriebsgrößen und/oder
interner Größen bildet die Prozessoreinheit 104 im Rahmen
der in wenigstens einem Speicher implementierten Programme
bzw. Steuerfunktionen in Form vom Programmcode, Werte für
die auszugebenden Steuergrößen, welche Stellelemente,
insbesondere dargestellt durch Element 114, im Sinne einer
vorgegebenen Steuer- bzw. Regelstrategie einstellen. Die
dabei zu steuernden Vorgänge sind dabei beispielsweise Teil
einer Getriebesteuerung, Steuerung des Fahrwerks (ABS, ASR,
ESP usw.), insbesondere der Bremse, Steuerung von Komfort-
und Sicherheitselektronik, Steuerung einer Antriebseinheit,
insbesondere einer Brennkraftmaschine, Steuerung des
Triebstrangs, oder sonstige im Fahrzeug enthaltene
Steuervorgänge.
Bei Teilsystem 119 ebenso wie Teilsystem 120 handelt es sich
bevorzugterweise um eine Steuereinheit zur Steuerung einer
Antriebseinheit, insbesondere einer Brennkraftmaschine eines
Fahrzeugs. Dabei werden nun Signale, welche gemessenen
Betriebsgrößen der Antriebseinheit, des Triebstrangs
und/oder des Fahrzeugs entsprechen oder aus welchen solche
Betriebsgrößen abgeleitet werden können, aus den Elementen
109 und 110, insbesondere Meßelementen oder weiteren
Steuereinheiten über die Schnittstelle 111 bzw. 112 den
Teilsystemen 119 und 120 zugeführt.
Diese Teilsysteme können einerseits lediglich den
Prozessoreinheiten bzw. Prozessoren 103 und 104 entsprechen
oder weitere Elemente wie beispielsweise Speicherelemente,
insbesondere einen Programmspeicher, weitere Schnittstellen
oder ähnliches enthalten. Die Prozessoren 103 und 104 bzw.
die Teilsysteme 119 und 120 können dabei in einem
Steuergerät ebenso untergebracht sein, wie sie auf
verschieden Steuergeräte verteilt sein können.
Die durch die Elemente 109 und 110 zugeführten Signal bzw.
die Betriebsgrößen sind insbesondere solche Betriebsgrößen,
die zur Steuerung einer Antriebseinheit, insbesondere einer
Brennkraftmaschine ausgewertet werden können. Über die
Schnittstellen 115 bzw. 116 werden ferner Signale
ausgegeben, welche Stellelemente bzw. Aktuatoren zur
Einstellung wenigstens einer Betriebsgröße des Fahrzeugs,
insbesondere einer Antriebseinheit betätigen. In
Abhängigkeit der Eingangssignale, daraus abgeleiteter
Betriebsgrößen und/oder interner Größen bildet die jeweilige
Prozessoreinheit 104 bzw. 103 somit gemäß einer Steuer- bzw.
Regelstrategie die Steuergrößen für die Stellelemente 113
bzw. 114. Beispielsweise wird in bekannter Weise die
Stellung eines vom Fahrer betätigbaren Bedienelementes
erfaßt, ausgewertet und ein Sollwert für ein Drehmoment der
Antriebseinheit ermittelt. Dies führt dann unter
Berücksichtigung der über die Schnittstellen 111 bzw. 112
empfangenen Sollwerte beispielsweise anderer Steuersysteme,
wie einer Antriebsschlupfregelung, einer Getriebesteuerung,
usw. sowie intern gebildeter Sollwerte (Begrenzungen etc.)
zur Ermittlung eines Sollwertes z. B. für das Drehmoment.
Dieses wird dann in bevorzugten Ausführungsbeispiel einer
Brennkraftmaschinensteuerung in einen Sollwert für die
Stellung der Drosselklappe, der im Rahmen eines
Lagerregelkreises eingestellt wird, umgewandelt. Ferner sind
je nach Ausstattung der Brennkraftmaschine weitere
leistungsbestimmende Funktionen vorgesehen, beispielsweise
Steuerung eines Turboladers, einer Abgasrückführung, einer
Leerlaufdrehzahlregelung, usw.
Darüber hinaus sind bei Brennkraftmaschine mit
Benzindirekteinspritzung nicht nur die Lufteinstellung
sondern auch die Bestimmung der einzuspritzenden
Kraftstoffmasse, die Bestimmung eines einzustellenden
Luft/Kraftstoffverhältnisses, die Vorgabe des
Einspritzverlaufes (Voreinspritzung, Nacheinspritzung), die
Steuerung einer Ladungsbewegungsklappe, usw.
leistungsbestimmend, so daß dort neben den geschilderten
eine Vielzahl weiterer Programme bzw. Steuerfunktionen
vorzusehen sind, die Einfluß auf die Leistung der
Brennkraftmaschinen somit auf die Sicherheit des Fahrzeugs
haben.
Die dazu benötigten Programme können einmal in, in den
Teilsystemen 119 bzw. 120 enthaltenen Programmspeichern
untergebracht sein, oder in einem zentralen Speicher 100.
Ebenso können Daten entweder in den Teilsystemen selbst,
also in 119 bzw. 120 in Speicherelementen abgelegt sein oder
in einem gemeinsamen Speicherelement 100. Sind Programme
und/oder Daten in einem zentralen Speicherelement 100
abgelegt, so greifen beide Teilsysteme bzw. insbesondere
Prozessoren 103 bzw. 104 auf dieses zentrale Speicherelement
100 zu. Dies geschieht über die Ports 101 und 102 mittels
der Schnittstellen 105 und 106. über die Schnittstellen 105
bzw. 106 wird somit durch die Prozessoren 103 und 104 in
Speicherelement 100 geschrieben sowie aus diesen ausgelesen.
Die bidirektionale Übertragung der Information kann dabei
seriell ebenso wie parallel erfolgen. Die parallele
Übertragung der Information hat dabei den Vorteil, daß für
einen Adreßvergleich die jeweilige Adresse sehr schnell zur
Verfügung steht.
Das Speicherelement 100 kann dabei ein Dual-Port-RAM zur
Kopplung zwischen den Prozessoren sein oder auch
beispielsweise als ein übliches, also Single-Port-RAM mit
einem vorgeschalteten Multiplexer ausgebildet sein.
Prinzipiell können aber beliebige flüchtige oder nicht
flüchtige Speicher dabei Verwendung finden.
Bei einem normalen flüchtigen Speicher, wenn dann also jeder
Prozessor z. B. in der Hälfte der Zeit zugreifen kann, teilen
sich beide den Speicher ohne Zugriffsprobleme. Dies bedeutet
allerdings Einschränkungen in der Performance.
Im Speicherelement 100 ist ein Adreßvergleicher 117
enthalten. Die Adreßvergleicherschaltung 117 dient dabei zur
Erkennung des Falles, wenn die beiden Prozessoren 103 und
104 auf die gleiche Adresse zugreifen. Dabei werden die
beiden Adressen über Port 101 bzw. 102 beispielsweise über
eine Komperatoranordnung verglichen und abhängig vom
Ergebnis des Vergleiches Signale an die Prozessoren 103 bzw.
104 übermittelt. Diese Signale werden über Schnittstellen
107 bzw. 108 übertragen. Im einfachsten Fall wird über die
Schnittstelle 107 bzw. 108 ein Stopsignal an den
anzuhaltenden Prozessor übertragen.
Element 118 dient dabei dazu, die Koordination
durchzuführen, welcher Prozessor anzuhalten ist, also an
welchen Prozessor welches Signal zu übertragen ist. Diese
Koordinationsschaltung 118 ist dabei sinnvoller Weise
ebenfalls im Speicherelement 100 bzw. mit diesem zusammen in
einem Bauteil untergebracht. Somit wird im einfachsten Fall
über den Adreßvergleich im Adreßvergleicher 117
festgestellt, daß die beiden Prozessoren 103 und 104 auf
eine identische Adresse zugreifen wollen. Der Zugriff muß
dabei nicht absolut zeitgleich erfolgen. Zeitgleichheit
bedeutet in diesem Fall auch innerhalb eines bestimmten,
vorgebbaren Zeitfensters. Dabei sind mehrere Varianten
möglich. Einmal kann mit dem Senden der Daten im Anschluß an
die Adreßübertragung solange gewartet werden, bis die
Adresse des zweiten Prozessors vollständig mit der ersten
verglichen ist. Dies hat allerdings den Nachteil, daß dabei
Wartezeiten entstehen. Eine weitere Möglichkeit ist, bei
Anlegen einer Adresse lediglich festzustellen, ob der
jeweils andere Prozessor ebenfalls einen Zugriff plant.
Liegt bereits eine Adresse durch den jeweils anderen
Prozessor an, wird dann zunächst die Adresse verglichen,
bevor der zweite mit dem Zugriff beginnen darf. Liegt bei
Adreßsendung keine weitere Adresse des jeweils anderen
Prozessors vor, wird automatisch nach Übertragung der
vollständigen Adresse mit dem Schreib-/Lesezugriff des
zuerst zugreifenden Prozessors begonnen. Diese Überprüfungen
werden in der Vergleichsschaltung 117 durchgeführt.
In einem Beispiel kann somit mit Speicherelement 100 ein
DPRAM zur Kopplung zwischen den Mikroprozessoren eingesetzt
werden, wobei die Signale des DPRAMS dann ohne
Zusatzhardware zu den Prozessoren geführt werden und dazu
verwendet werden, den drohenden Konfliktfall den quasi
gleichzeitigen Zugriff auf die gleiche DPRAM-Speicherzelle
automatisch zeitlich zu entkoppeln. Dabei wird wenigstens
ein Prozessor vorläufig angehalten bzw. die
Programmabarbeitung durch diesen Prozessor unterbunden.
Damit erfolgt im Prinzip der schreibende und lesende Zugriff
auf Daten in dem DPRAM in dem Mikroprozessor an beliebiger
Stelle im Programmablauf ohne jede Einschränkung oder
Zusatzmaßnahme in der Software.
Im einfachsten Fall wird durch die Koordinationsschaltung
118 ein einfaches Signal ausgegeben. Für die Bildung der
Signale insbesondere in Form von Flags oder längeren
Botschaften können je nach Ausführung die Adressen, Chip-
Enable-Signale, Output-Enable-Signale, Read- und Write-
Signale der beiden Ports 101 und 102 einzeln oder in
Kombination in der Koordinationslogik 118 zur Bildung der
Signale über Schnittstellen 107 und 108 herangezogen werden.
Der erfindungsgemäße Gedanke ist an einem Beispiel in Fig.
2 in Form eines Signalflußplans nochmals dargestellt. Zum
Zeitpunkt t1 beginnt Prozessor 103, also hier CPU1 mit der
Übertragung der Zugriffsadresse. Es wird also ein Signal A1
über Schnittstelle 105 und Port 101 zu Speicherelement 100
übertragen. Zum Zeitpunkt t2 beginnt Prozessor 104 hier als
CPU2 bezeichnet mit der Übertragung einer Adresse für einen
Schreib-/Lesezugriff. Das zugehörige Signal wird hier mit
A2 bezeichnet. In der Vergleichsschaltung 117 wird damit zum
Zeitpunkt t2 festgestellt, daß gleichzeitig auf zwei
Adressen, möglicherweise gleiche Adressen zugegriffen wird.
Im Adreßvergleicher wird somit zum Zeitpunkt t2 ein Signal
AV2 initiiert.
Da zum Zeitpunkt t1 keine weitere Adresse anlag, wird zum
Zeitpunkt t3 durch Prozessor 103, also CPU1 im Anschluß an
die vollständige Übertragung der Adresse, also Signal A1 mit
dem Schreib-/Lesezugriff (S/L) obiger Adresse begonnen.
Gleichzeitig wird ein zweites Signal AV1 gebildet, welches
für den jeweils anderen Prozessor bestimmt ist. Zum
Zeitpunkt t4 hat Prozessor 104, also CPU2 die Adresse also
Signal A2 vollständig übertragen und würde mit dem
Schreib-/Lesezugriff, also Signal D2 auf Speicherelement 100
beginnen. Wird im Adreßvergleicher 117 festgestellt, daß die
beiden Adressen also Signal A1 und A2 gleich sind, wird
Signal AV2 durch die Koordinierungsschaltung 118 auf CPU2
also Prozessor 104 ausgegeben. Dadurch wird der Zugriff auf
die Speicherstelle unterbunden. Gleichzeitig wird AV1 über
Schnittstelle 108 beim Prozessor 103, also CPU1 ausgegeben,
was den weiteren Zugriff ermöglicht.
Zum Zeitpunkt t5 ist der Zugriff durch CPU1 also Prozessor
103 beendet. Bis zu diesem Zeitpunkt t5 liegt die gewünschte
Adresse, also Signal A1 vor. Ebenso wird die Adresse der
CPU2, also Prozessor 104 weiterhin aufrechterhalten. Zum
Zeitpunkt t5 ergibt der Adreßvergleich somit das nicht mehr
die gleichen Adressen bezüglich des Zugriffs anliegen bzw.
der Zugriff durch CPU1, Prozessor 103 beendet ist. Das
Signal AV2 für CPU2 fällt damit ab. Somit wird zum Zeitpunkt
t5 mit dem Zugriff S/L, also Signal D2 auf die gewünschte
Adresse begonnen.
Zum Zeitpunkt t6 will CPU1 beispielsweise wieder auf die
gleiche Adresse zugreifen. Da aber nun CPU2 sich gerade im
Zugriff S/L auf diese Adresse befindet, wird das Signal AV1
gesetzt und an CPU1 sprich Prozessor 103 über Leitung 107
durch die Koordinationsschaltung 118 ausgegeben. Dadurch
wird der Zugriff durch Prozessor 103, also CPU1 seinerseits
unterbunden.
Statt der Übertragung zweier Signale AV2 und AV1 bzw. daraus
abgeleiteter Informationen an die beiden Prozessoren könnte
auch nur ein als Stoppsignal interpretierbares Signal AV
gebildet werden, welches je nachdem durch
Koordinationsschaltung 118 dem einen oder anderen Prozessor
zugeleitet wird. Durch dieses Signal wird der jeweilige
Prozessor, insbesondere der, der zu spät, bei zwei
Prozessoren also als zweites auf die gleiche Adresse
zugreift, gestoppt bzw. die Programmabarbeitung solange
unterbunden, bis die Zugriffskollision nicht mehr auftritt.
Somit ist der Vorteil der Erfindung insbesondere, daß beide
Teilsysteme 119 und 120 bzw. die Prozessoren 104 und 103
asynchron und damit quasi mit voller Performance arbeiten
und Informationen austauschen können. Es gibt nur dann eine
Rückwirkung von einem Teilsystem auf das andere, wenn beide
gleichzeitig die gleiche Zelle im Speicherelement,
insbesondere in einem Dual-Port-RAM, ansprechen wollen und
damit ein Prozessor kurz angehalten wird, um die Kollision
zu vermeiden. Da dies nur selten vorkommt, ist die
Performance Einschränkung durch das Verfahren und die
Vorrichtung zu vernachlässigen.
Statt eines DPRAMs ist auch ein Speichermittel mit mehr als
zwei gleichzeitigen Zugriffsmöglichkeiten erfindungsgemäß
einsetzbar, insbesondere ein Quadropol-RAM, also ein
flüchtiger Speicher mit hier speziell vier gleichzeitigen
Zugriffsmöglichkeiten durch z. B. zwei oder vier Prozessoren.
Claims (7)
1. Verfahren zur Steuerung von Vorgängen in einem Fahrzeug,
wobei wenigstens zwei Prozessoren auf wenigstens ein
Speichermittel zugreifen und ein gleichzeitiger Lese-
und/oder Schreibzugriff der wenigstens zwei Prozessoren
auf die gleiche Adresse des Speichermittels einer
Programmabarbeitung verhindert wird, dadurch
gekennzeichnet, daß durch einen Adreßvergleich die
gleiche Adresse erkannt wird und abhängig von dem
Adreßvergleich wenigstens ein Signal an wenigstens einen
Prozessor übermittelt wird und die Programmabarbeitung
des wenigstens einen Prozessors durch das Signal
unterbunden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an
einen ersten Prozessor ein erstes Signal und an einen
zweiten Prozessor ein zweites Signal übermittelt wird und
die Programmabarbeitung wenigstens eines Prozessors durch
das Signal unterbunden wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Programmabarbeitung des wenigstens einen der
wenigstens zwei Prozessoren durch das jeweilige Signal
solange unterbunden wird, bis im Adreßvergleich wieder
verschiedene Adressen erkannt werden und/oder der Lese-
und/oder Schreibzugriff des wenigstens zweiten Prozessors
beendet ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Programmabarbeitung wenigstens eines der wenigstens
zwei Prozessoren durch das jeweilige Signal für eine
vorgebbare und/oder aus dem Adreßvergleich ermittelbare
Zeit unterbunden wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Lese- und/oder Schreibzugriffe auf Adressendes
Speichermittels in einer Programmabarbeitung wenigstens
zweier Prozessoren asynchron, also zu beliebigen
Zeitpunkten erfolgen.
6. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet,
daß die Programmabarbeitung des wenigstens zweiten
Prozessors unterbunden wird, wenn der Lese- und/oder
Schreibzugriff des ersten Prozessors auf die gleiche
Adresse zeitgleich vor dem Lese- und/oder Schreibzugriff
des zweiten Prozessors an Hand des Adressvergleiches
festgestellt wurde.
7. Vorrichtung zur Steuerung von Vorgängen in einem
Fahrzeug, mit wenigstens zwei Prozessoren und wenigstens
einem Speichermittel, wobei die wenigstens zwei
Prozessoren auf das wenigstens eine Speichermittel
zugreifen und ein gleichzeitiger Lese- und/oder
Schreibzugriff der wenigstens zwei Prozessoren auf die
gleiche Adresse des Speichermittels in einer
Programmabarbeitung verhindert wird, dadurch
gekennzeichnet, daß erste Mittel enthalten sind, welche
durch einen Adressvergleich die gleiche Adresse erkennen
und zweite Mittel enthalten sind, die abhängig von dem
Adressvergleich ein erstes Signal an den ersten Prozessor
und ein zweites Signal an den zweiten Prozessor
übermitteln, und die Programmabarbeitung wenigstens eines
der wenigstens zwei Prozessoren durch das jeweilige
Signal unterbinden.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19949051A DE19949051A1 (de) | 1999-10-11 | 1999-10-11 | Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug |
DE50013381T DE50013381D1 (de) | 1999-10-11 | 2000-09-27 | Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug |
EP00120965A EP1093037B1 (de) | 1999-10-11 | 2000-09-27 | Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug |
US09/686,674 US6356813B1 (en) | 1999-10-11 | 2000-10-11 | Method and apparatus for controlling operations in a vehicle |
JP2000310796A JP2001166982A (ja) | 1999-10-11 | 2000-10-11 | 車両内プロセスの制御方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19949051A DE19949051A1 (de) | 1999-10-11 | 1999-10-11 | Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19949051A1 true DE19949051A1 (de) | 2001-04-12 |
Family
ID=7925303
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19949051A Ceased DE19949051A1 (de) | 1999-10-11 | 1999-10-11 | Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug |
DE50013381T Expired - Lifetime DE50013381D1 (de) | 1999-10-11 | 2000-09-27 | Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE50013381T Expired - Lifetime DE50013381D1 (de) | 1999-10-11 | 2000-09-27 | Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug |
Country Status (4)
Country | Link |
---|---|
US (1) | US6356813B1 (de) |
EP (1) | EP1093037B1 (de) |
JP (1) | JP2001166982A (de) |
DE (2) | DE19949051A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007046731B4 (de) * | 2007-09-28 | 2011-06-09 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Ansteuerung eines Aktuators in einem Kraftfahrzeug |
DE102010052486B4 (de) * | 2010-11-26 | 2015-08-27 | Bombardier Transportation Gmbh | Steuerungsanordnung zur Steuerung des Betriebs eines spurgebundenen Fahrzeugs sowie Verfahren zum Herstellen der Steuerungsanordnung |
DE10113917B4 (de) | 2001-03-21 | 2019-05-23 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Überwachung von Steuereinheiten |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4785320B2 (ja) * | 2002-01-31 | 2011-10-05 | キヤノン株式会社 | 記憶装置 |
US7516244B2 (en) * | 2003-07-02 | 2009-04-07 | Caterpillar Inc. | Systems and methods for providing server operations in a work machine |
US20050002354A1 (en) * | 2003-07-02 | 2005-01-06 | Kelly Thomas J. | Systems and methods for providing network communications between work machines |
US7983820B2 (en) * | 2003-07-02 | 2011-07-19 | Caterpillar Inc. | Systems and methods for providing proxy control functions in a work machine |
US20050005167A1 (en) * | 2003-07-02 | 2005-01-06 | Kelly Thomas J. | Systems and methods for providing security operations in a work machine |
JP4089620B2 (ja) * | 2004-01-15 | 2008-05-28 | 株式会社デンソー | 車両制御システム |
DE102005048581B4 (de) * | 2005-10-06 | 2022-06-09 | Robert Bosch Gmbh | Teilnehmerschnittstelle zwischen einem FlexRay-Kommunikationsbaustein und einem FlexRay-Teilnehmer und Verfahren zur Übertragung von Botschaften über eine solche Schnittstelle |
DE102006002824B4 (de) * | 2006-01-19 | 2008-10-09 | Phoenix Contact Gmbh & Co. Kg | Verfahren und Vorrichtung zur Umwandlung mehrkanalig vorliegender Nachrichten in eine einkanalige sichere Nachricht |
DE102008030092A1 (de) * | 2008-06-25 | 2009-12-31 | Audi Ag | Elektrisch ansteuerbare Baueinheit eines Kraftfahrzeugs und Verfahren zum Identifizieren einer elektrisch ansteuerbaren Baueinheit eines Kraftfahrzeugs |
DE102010044644B4 (de) * | 2010-09-07 | 2018-12-27 | Robert Bosch Gmbh | Verfahren zur Kollisionserkennung für eine Antriebseinheit |
US10037016B2 (en) * | 2016-03-23 | 2018-07-31 | GM Global Technology Operations LLC | Hybrid dual-duplex fail-operational pattern and generalization to arbitrary number of failures |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE55840T1 (de) * | 1985-05-09 | 1990-09-15 | Voest Alpine Automotive | Mikrorechnersystem. |
DE4129809C2 (de) * | 1991-01-28 | 2000-08-17 | Bosch Gmbh Robert | Mehrrechnersystem |
US6049889A (en) * | 1995-06-07 | 2000-04-11 | Digital Equipment Corporation | High performance recoverable communication method and apparatus for write-only networks |
US5848367A (en) * | 1996-09-13 | 1998-12-08 | Sony Corporation | System and method for sharing a non-volatile memory element as a boot device |
US5875472A (en) * | 1997-01-29 | 1999-02-23 | Unisys Corporation | Address conflict detection system employing address indirection for use in a high-speed multi-processor system |
JP3898264B2 (ja) * | 1997-02-21 | 2007-03-28 | 本田技研工業株式会社 | 車両用ネットワークシステム |
-
1999
- 1999-10-11 DE DE19949051A patent/DE19949051A1/de not_active Ceased
-
2000
- 2000-09-27 EP EP00120965A patent/EP1093037B1/de not_active Expired - Lifetime
- 2000-09-27 DE DE50013381T patent/DE50013381D1/de not_active Expired - Lifetime
- 2000-10-11 JP JP2000310796A patent/JP2001166982A/ja active Pending
- 2000-10-11 US US09/686,674 patent/US6356813B1/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10113917B4 (de) | 2001-03-21 | 2019-05-23 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Überwachung von Steuereinheiten |
DE102007046731B4 (de) * | 2007-09-28 | 2011-06-09 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Ansteuerung eines Aktuators in einem Kraftfahrzeug |
DE102010052486B4 (de) * | 2010-11-26 | 2015-08-27 | Bombardier Transportation Gmbh | Steuerungsanordnung zur Steuerung des Betriebs eines spurgebundenen Fahrzeugs sowie Verfahren zum Herstellen der Steuerungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
US6356813B1 (en) | 2002-03-12 |
EP1093037A3 (de) | 2004-01-21 |
EP1093037B1 (de) | 2006-08-30 |
EP1093037A2 (de) | 2001-04-18 |
JP2001166982A (ja) | 2001-06-22 |
DE50013381D1 (de) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1093037B1 (de) | Verfahren und Vorrichtung zur Steuerung von Vorgängen in einem Fahrzeug | |
DE3689042T2 (de) | Gerät zur Pufferung von Schreibanforderungen. | |
DE4129809C2 (de) | Mehrrechnersystem | |
EP1543389B1 (de) | Verfahren und rechnersystem zum betreiben von mindestens zwei miteinander verbundenen steuergeräten | |
EP0929041B1 (de) | Verfahren und Anordnung zum Betreiben eines Bussystems | |
DE60009355T2 (de) | Busbrücke mit einer speichersteuerung mit verbessertem speicheranforderungsarbitrierungsmechanismus | |
CH651950A5 (de) | Multiprozessoranordnung. | |
CH654126A5 (de) | Datenuebertragungsanlage mit mehreren an einen bus angeschlossenen teilnehmerstationen. | |
EP1222378B1 (de) | Vorrichtung und verfahren zur steuerung einer antriebseinheit | |
EP0933522B1 (de) | Verfahren zur Einstellung der Ausgangsleistung einer Brennkraftmaschine | |
EP0207051B1 (de) | Mikrorechnersystem | |
DE3501194C2 (de) | Verfahren und Vorrichtung zum Datenaustausch zwischen Mikroprozessoren | |
DE10252062A1 (de) | Fahrzeugeigener elektronischer Controller | |
DE102006009034B3 (de) | Verfahren zum Betreiben eines Bussystems sowie Halbleiter-Bauelement, insbesondere Mikroprozessor- bzw. Mikrocontroller | |
EP0209530A1 (de) | Multiprozessorspeicherzugriffsystem | |
EP1733284B1 (de) | Ablaufsteuerung von funktionen auf miteinander wechselwirkenden geräten | |
DE10306285A1 (de) | Mikrocomputersystem | |
WO2009021816A1 (de) | Kommunikationsverfahren und schnittstelle zwischen einem begleit-chip und einem mikrocontroller | |
DE19947251A1 (de) | Verfahren und Vorrichtung zur Steuerung von Prozessen in Verbindung mit einem Antrieb | |
DE19921065A1 (de) | Verfahren und Vorrichtung zum Betrieb einer Steuereinheit zur Steuerung von Betriebsabläufen in einem Fahrzeug | |
DE69127592T2 (de) | Dialogverfahren zwischen den Prozessoren eines Systems, System zu seiner Durchführung und zu seinem Einsatz für die Verteilung von Prozessen auf Prozessoren | |
EP0970426B1 (de) | Abhängigkeitssteuerung für überlappende speicherzugriffe | |
EP0562151A1 (de) | Integrierter Mikroprozessor | |
DE10229520A1 (de) | Verfahren und Vorrichtung sowie Betriebssystem zur Steuerung von Vorgängen bei einem Fahrzeug | |
EP1118924A1 (de) | Verfahren zum Betrieb einer Mikroprozessoranordnung und Mikroprozessoranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |