DE19946983C1 - Anordnung mit Bildsensoren - Google Patents

Anordnung mit Bildsensoren

Info

Publication number
DE19946983C1
DE19946983C1 DE19946983A DE19946983A DE19946983C1 DE 19946983 C1 DE19946983 C1 DE 19946983C1 DE 19946983 A DE19946983 A DE 19946983A DE 19946983 A DE19946983 A DE 19946983A DE 19946983 C1 DE19946983 C1 DE 19946983C1
Authority
DE
Germany
Prior art keywords
memory transistor
source
drain region
transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19946983A
Other languages
English (en)
Inventor
Wolfgang Krautschneider
Heribert Geib
Franz Hofmann
Till Schloesser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19946983A priority Critical patent/DE19946983C1/de
Priority to US10/089,570 priority patent/US7030434B1/en
Priority to PCT/EP2000/009519 priority patent/WO2001024269A1/de
Application granted granted Critical
Publication of DE19946983C1 publication Critical patent/DE19946983C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Abstract

Ein Speichertransistor und ein Auswahltransistor eines Bildsensors sind in Reihe und zwischen einer Bitleitung (B5) und einer Referenzleitung (R5) geschaltet. Eine Gateelektrode des Auswahltransistors ist mit einer Wortleitung (W5), die quer zur Bitleitung (B5) verläuft, verbunden. Eine Diode des Bildsensors ist zwischen einer Gateelektrode (G5) des Speichertransistors und einem ersten Source-/Drain-Gebiet (S/D5) des Speichertransistors, das mit dem Auswahltransistor verbunden ist, so geschaltet, daß sie zum ersten Source-/Drain-Gebiet (S/D5) des Speichertransistors hin in Sperrichtung gepolt ist. Eine Fotodiode des Bildsensors ist zwischen einem Spannungsanschluß und entweder der Gateelektrode (G5) des Speichertransistors oder dem ersten Source-/Drain-Gebiet (S/D5) des Speichertransistors so geschaltet, daß sie zum Spannungsanschluß hin in Sperrichtung gepolt ist.

Description

Die Erfindung betrifft eine Anordnung mit Bildsensoren.
Bildsensoren dienen zur Erzeugung von elektrischen Signalen in Abhängigkeit von der Intensität und Farbe des eingestrahl­ ten Lichtes. Dazu umfaßt der Bildsensor ein lichtempfindli­ ches Bauelement. Das lichtempfindliche Bauelement weist eine fotoaktive Fläche auf. Das Licht, das auf die fotoaktive Flä­ che einstrahlt, wird durch das lichtempfindliche Bauelement in ein elektrisches Signal umgewandelt. Zur elektrischen Auf­ nahme eines Bildes, wie es z. B. bei einer Kamera erforder­ lich ist, ist eine Anordnung mit vielen Bildsensoren vorgese­ hen. Die Verwendung von Bildsensoren auf CMOS-Basis im Gegen­ satz zu Bildsensoren auf CCD-Basis ermöglicht ein voneinander unabhängiges Abtasten der einzelnen Bildsensoren. Dazu sind zusätzlich zu den lichtempfindlichen Bauelementen weitere Bauelemente sowie Verdrahtungen erforderlich. Diese weiteren Bauelemente und die Verdrahtungen sollten möglichst nur wenig Platz beanspruchen, um einen möglichst guten Füllfaktor, d. h. Verhältnis zwischen fotoaktiver und gesamter Fläche, zu erreichen.
Eine solche Anordnung mit Bildsensoren auf CMOS-Basis, die für eine Kamera geeignet ist, ist beispielsweise in E. R. Fossum, "CMOS Image Sensors: Electronic Camera on a Chip," IEDM Dig. Techn. Pap., p. 17, 1995 beschrieben. Ein Bildsensor umfaßt als lichtempfindliches Bauelement eine Fotodiode und drei MOS-Transistoren. Die Verschaltung der Transistoren ent­ spricht der Verschaltung der Transistoren einer 3-Transistor- DRAM-Zellenanordnung. Ein erster und ein zweiter Transistor sind in Reihe und zwischen einer Bitleitung und einer Refe­ renzleitung geschaltet. Ein dritter Transistor ist zwischen einer Gateelektrode des zweiten Transistors und der Referenz­ leitung geschaltet. Eine Gateelektrode des ersten Transistors ist mit einer quer zur Bitleitung verlaufenden Wortleitung verbunden. Eine Gateelektrode des dritten Transistors ist mit einer Reset-Leitung verbunden. Die Fotodiode ist zwischen ei­ nem Spannungsanschluß und der Gateelektrode des zweiten Tran­ sistors so geschaltet, daß sie zum Spannungsanschluß hin in Sperrichtung gepolt ist.
Der Erfindung liegt das Problem zugrunde, eine Anordnung mit Bildsensoren auf CMOS-Basis anzugeben, die für eine Kamera geeignet ist und bei der ein Bildsensor im Vergleich zum Stand der Technik einen höheren Füllfaktor aufweist.
Das Problem wird gelöst durch eine Anordnung mit Bildsenso­ ren, bei der ein Bildsensor einen Speichertransistor und ei­ nen Auswahltransistor aufweist, die in Reihe und zwischen ei­ ner Bitleitung und einer Referenzleitung geschaltet sind. Ei­ ne Gateelektrode des Auswahltransistors ist mit einer Wort­ leitung verbunden, die quer zur Bitleitung verläuft. Der Bildsensor weist eine Diode auf, die zwischen einer Gateelek­ trode des Speichertransistors und einem ersten Source-/Drain- Gebiet des Speichertransistors, das mit dem Auswahltransistor verbunden ist, so geschaltet ist, daß sie zum ersten Source- /Drain-Gebiet des Speichertransistors hin in Sperrichtung ge­ polt ist. Der Bildsensor weist als lichtempfindliches Bauele­ ment eine Fotodiode auf, die zwischen einem Spannungsanschluß und der Gateelektrode des Speichertransistors so geschaltet ist, daß sie zum Spannungsanschluß hin in Sperrichtung gepolt ist.
Im folgenden wird eine möglich Funktionsweise dieser Anord­ nung erläutert:
Die Referenzleitung wird konstant auf einer Betriebsspannung VDD gehalten. Der Spannungsanschluß wird konstant auf 0 Volt gehalten. Der Spannungsanschluß kann auch auf einer negativen Spannung gehalten werden.
Reset des Bildsensors
Über die Wortleitung wird der Auswahltransistor geöffnet, an die Bitleitung wird die Spannung VDD angelegt. Über einen Stromfluß durch die Diode wird ein Spannungsausgleich zwi­ schen der Gateelektrode des Speichertransistors und VDD er­ zielt. Nach diesem Vorgang (Reset) liegt an der Gateelektrode des Speichertransistors VDD an.
"Messung" des Bildsensors
Bei gesperrtem Auswahltransistor fällt Licht auf die Foto­ diode, wodurch es zu einer Spannungserniedrigung an der Ga­ teelektrode des Speichertransistors kommt.
Read des Bildsensors
Nach einer vorgegebenen Zeit (Belichtungszeit) wird die Menge an eingestrahltem Licht bestimmt, indem der Auswahltransistor über die Wortleitung geöffnet wird und das entstehende Signal an der Bitleitung gemessen. Dazu wird die Bitleitung zuvor auf Ground entladen. Das Signal an der Bitleitung ist abhän­ gig von der Spannung an der Gateelektrode des Speichertransi­ stors zu Beginn des Lesevorgangs. Zum einen bestimmt der Spannungsunterschied zwischen der Gateelektrode des Speicher­ transistors und dem ersten Source-/Drain-Gebiet des Speicher­ transistors die Stärke des Stroms, der durch den Speicher­ transistor und damit durch die Bitleitung fließt. Zum anderen fließt über einen gewissen Zeitraum ein ausgleichender Strom zwischen der Gateelektrode des Speichertransistors und dem ersten Source-/Drain-Gebiet des Speichertransistors in Sper­ richtung der Diode, bis an der Gateelektrode des Speicher­ transistors im wesentlichen dieselbe Spannung wie am ersten Source-/Drain-Gebiet des Speichertransistors anliegt, so daß der Speichertransistor sperrt und kein weiterer Stromfluß auf die Bitleitung erfolgt. Dieser Zeitraum hängt ab von der Spannung an der Gateelektrode des Speichertransistors zu Be­ ginn des Lesevorgangs. Diese Spannung, die mit dem Lichtan­ fall korreliert, bestimmt also in zweifacher Hinsicht das Si­ gnal an der Bitleitung.
Nach dem Lesevorgang wird wieder ein Reset eingeleitet.
Da einem Paar, das aus einer Wortleitung und aus einer Bit­ leitung besteht, genau einem Bildsensor zugeordnet ist, kön­ nen über die Wortleitungen und Bitleitungen die einzelnen Bildsensoren der Anordnung abgetastet werden. Die Signale an den Bitleitungen werden anschließend zu einem Bild zusammen­ gesetzt. Die Anordnung ist also für eine Kamera geeignet.
Das Problem wird ferner gelöst durch eine Anordnung mit Bild­ sensoren, bei der ein Bildsensor einen Speichertransistor und einen Auswahltransistor aufweist, die in Reihe und zwischen einer Bitleitung und einer Referenzleitung geschaltet sind. Eine Gateelektrode des Auswahltransistors ist mit einer Wort­ leitung verbunden, die quer zur Bitleitung verläuft. Der Bildsensor weist eine Diode auf, die zwischen einer Gateelek­ trode des Speichertransistors und einem ersten Source-/Drain- Gebiet des Speichertransistors, das mit dem Auswahltransistor verbunden ist, so geschaltet ist, daß sie zum ersten Source- /Drain-Gebiet des Speichertransistors hin in Sperrichtung ge­ polt ist. Der Bildsensor weist eine Fotodiode auf, die zwi­ schen einem Spannungsanschluß und dem ersten Source-/Drain- Gebiet des Speichertransistors so geschaltet ist, daß sie zum Spannungsanschluß hin in Sperrichtung gepolt ist.
Im folgenden wird eine mögliche Funktionsweise eine solchen Anordnung erläutert:
Die Referenzleitung wird z. B. konstant auf einer Betriebs­ spannung VDD gehalten. Der Spannungsanschluß wird z. B. kon­ stant auf 0 Volt gehalten.
Reset des Bildsensors
Über die Wortleitung wird der Auswahltransistor geöffnet. An die Bitleitung wird VDD angelegt. Über die Diode fließt ein ausgleichender Strom zwischen der Gateelektrode des Speicher­ transistors und dem ersten Source-/Drain-Gebiet des Speicher­ transistors, bis an der Gateelektrode des Speichertransistors im wesentlichen VDD anliegt.
"Messung" des Bildsensors
Bei gesperrtem Auswahltransistor fällt Licht auf die Foto­ diode ein, was zur Erniedrigung der Spannung am ersten Sour­ ce-/Drain-Gebiet des Speichertransistors führt. Über die Diode fließt in Sperrichtung ein ausgleichender Strom zwi­ schen der Gateelektrode des Speichertransistors und dem er­ sten Source-/Drain-Gebiet des Speichertransistors, bis an der Gateelektrode des Speichertransistors im wesentlichen diesel­ be Spannung anliegt wie am ersten Source-/Drain-Gebiet des Speichertransistors. Der Lichteinfall an der Fotodiode be­ stimmt folglich die Spannung an der Gateelektrode des Spei­ chertransistors.
Read des Bildsensors
Über die Wortleitung wird der Auswahltransistor geöffnet. Das entstehende Signal an der Bitleitung wird gemessen. Der Lese­ vorgang entspricht dem Lesevorgang des bereits oben beschrie­ benen Bildsensors.
Im Gegensatz zum Stand der Technik ist der Bildsensor mit ei­ ner Leitung weniger verbunden, so daß er einen besseren Füll­ faktor aufweist. Darüber hinaus kann die Diode einfacher mit einem geringeren Platzbedarf als ein Transistor erzeugt wer­ den, da die Diode lediglich zwei Ein- bzw. Ausgänge aufweist, während der Transistor drei Ein- bzw. Ausgänge aufweist (Ga­ teelektrode und zwei Source-/Drain-Gebiete). Auch aus diesem Grund weist der Bildsensor einen höheren Füllfaktor auf als Bildsensoren gemäß dem Stand der Technik.
Die Diode braucht keine hohen Anforderungen zu erfüllen. Das Verhältnis von Strom in Durchlaßrichtung zu Strom in Sper­ richtung kann gering sein. Die Diode kann also eine geringe Asymmetrie aufweisen.
Die Auslesezeit kann sehr kurz sein und z. B. zwischen 10 ns und 20 ns gewählt werden.
Die Fotodiode besteht beispielsweise aus einem n-dotierten Gebiet und einem daran angrenzenden p-dotierten Gebiet, die einen p-n-Übergang bilden. Entweder ist das n-dotierte Gebiet auf dem p-dotierten Gebiet angeordnet oder umgekehrt. Eines der dotierten Gebiete ist mit dem Spannungsanschluß verbun­ den.
Die Farbempfindlichkeit des Bildsensors kann über die Tiefe des p-n-Übergangs der Fotodiode eingestellt werden. Die Dicke des oberen dotierten Gebiets, d. h. die Tiefe des p-n- Übergangs, beträgt beispielsweise zwischen 100 und 600 nm. Die Dotierstoffkonzentration des oberen dotierten Gebiets be­ trägt beispielsweise zwischen 5 . 1018 cm-3 und 1020 cm-3. Die Dotierstoffkonzentration des unteren dotierten Gebiets be­ trägt beispielsweise zwischen 1016 cm-3 und 1018 cm-3.
Die Fotodiode kann über das Substrat angeschlossen werden. Beispielsweise ist das p-dotierte Gebiet Teil einer Wanne des Substrats. Der Spannungsanschluß grenzt beispielsweise außer­ halb der Anordnung der Bildsensoren an das Substrat an.
Zur Erhöhung des Füllfaktors ist es vorteilhaft, wenn das n- dotierte Gebiet der Fotodiode, das erste Source-/Drain-Gebiet des Speichertransistors und/oder ein erstes Source-/Drain- Gebiet des Auswahltransistors ein zusammenhängendes dotiertes Gebiet bilden.
Zur Erhöhung des Füllfaktors ist es vorteilhaft, wenn der Speichertransistor als vertikaler Transistor ausgestaltet ist. Der Speichertransistor weist aufgrund seiner vertikalen Anordnung einen kleineren Platzbedarf auf, als wenn er planar ausgestaltet ist.
Das erste Source-/Drain-Gebiet des Speichertransistors ist vorzugsweise über einem zweiten Source-/Drain-Gebiet des Speichertransistors, das mit der Referenzleitung verbunden ist, angeordnet. Dadurch wird der Füllfaktor erhöht, da die Referenzleitung im Substrat vergraben ist und somit die Foto­ diode nicht abschatten kann. Die Fotodiode kann folglich über der Referenzleitung angeordnet sein, so daß die Referenzlei­ tung den Füllfaktor nicht verkleinert.
Die Diode kann als Tunneldiode ausgestaltet sein. Ein beson­ ders hoher Füllfaktor läßt sich erzielen, wenn die Diode in den Speichertransistor integriert wird, da sie dann keinen zum Speichertransistor zusätzlichen Platzbedarf aufweist. Die Diode besteht in diesem Fall aus dem ersten Source-/Drain- Gebiet des Speichertransistors, einer daran angrenzenden iso­ lierenden Schicht und einer daran angrenzenden leitenden Struktur, die mit der Gateelektrode des Speichertransistors verbunden ist. Die leitende Struktur besteht vorzugsweise, wie die Gateelektrode des Speichertransistors, aus dotiertem Polysilizium. Damit die Sperrichtung der Diode in die richti­ ge Richtung zeigt, ist die Dotierstoffkonzentration der lei­ tenden Struktur kleiner als die der Gateelektrode und kleiner als die des ersten Source-/Drain-Gebietes des Speichertransi­ stors.
Es liegt im Rahmen der Erfindung, wenn ein Substrat eine Ver­ tiefung aufweist, die bis in die Referenzleitung hinein­ reicht. Mindestens eine seitliche Fläche eines oberen Be­ reichs der Vertiefung ist mit der isolierenden Schicht verse­ hen. Die isolierende Schicht liegt folglich im wesentlichen senkrecht zu einer Oberfläche des Substrat, von der die Ver­ tiefung ausgeht. Flächen eines unter dem oberen Bereich lie­ genden unteren Bereich der Vertiefung sind mit einem Gatedie­ lektrikum versehen. Die Gateelektrode des Speichertransistors ist im unteren Bereich angeordnet. Im oberen Bereichs der Vertiefung ist die leitende Struktur der Diode angeordnet. Die leitende Struktur ist also auf der Gateelektrode angeord­ net. Das erste Source-/Drain-Gebiet des Speichertransistors ist im Substrat angeordnet und grenzt an die seitliche Fläche des oberen Bereichs an. Als zweites Source-/Drain-Gebiet des Speichertransistors wirkt ein Teil der Referenzleitung.
Der Füllfaktor kann weiter erhöht werden, wenn der Auswahl­ transistor als vertikaler Transistor ausgestaltet ist. Alter­ nativ ist der Auswahltransistor als planarer Transistor aus­ gestaltet.
Die Bildsensoren sind beispielsweise in Reihen und Spalten angeordnet. Die Bitleitungen und Wortleitungen verlaufen ent­ lang der Reihen und der Spalten.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren näher erläutert.
Fig. 1 zeigt die Schaltung eines ersten Bildsensors.
Fig. 2a zeigt eine Aufsicht auf ein erstes Substrat mit dem ersten Bildsensor, in dem eine Referenzleitung, eine Wortleitung, eine Gateelektrode und ein erstes Sour­ ce-/Drain-Gebiet eines Speichertransistors, eine leitende Struktur, ein n-dotiertes Gebiet einer Fo­ todiode, ein erstes Source-/Drain-Gebiet und ein zweites Source/Drain-Gebiet des Auswahltransistors und eine Bitleitung dargestellt sind.
Fig. 2b zeigt einen Schnitt durch die Aufsicht aus Fig. 2a, in der ein Gatedielektrikum, die Gateelektrode des Speichertransistors, die leitende Struktur, die Wortleitung, die Referenzleitung, die Bitleitung, ein Zwischenoxid, Kontakte, das erste Source-/Drain- Gebiet des Speichertransistors, das erste Source- /Drain-Gebiet eines Auswahltransistors, das zweite Source-/Drain-Gebiet des Auswahltransistors, eine isolierende Schicht und ein zweites Source-/Drain- Gebiet des Speichertransistors dargestellt sind.
Fig. 3 zeigt die Schaltung eines zweiten Bildsensors.
Fig. 4a zeigt die Aufsicht auf ein zweites Substrat mit ei­ nem zweiten Bildsensor, in der eine Referenzleitung, eine Wortleitung, eine Bitleitung, eine Gateelektro­ de, ein erstes Source/Drain-Gebiet und ein zweites Source/Drain-Gebiet eines Speichertransistors, ein erstes Source/Drain-Gebiet und ein zweites Sour­ ce/Drain-Gebiet eines Auswahltransistors, eine lei­ tende Struktur und ein n-dotiertes Gebiet einer Fo­ todiode dargestellt sind.
Fig. 4b zeigt einen Querschnitt durch das zweite Substrat, in dem die Bitleitung, ein Zwischenoxid, ein Kon­ takt, die Wortleitung, die Referenzleitung, die Ga­ teelektrode, das erste Source/Drain-Gebiet und das zweite Source/Drain-Gebiet des Speichertransistors, die leitende Struktur, das n-dotierte Gebiet der Fo­ todiode, eine isolierende Schicht, das erste Source- /Drain-Gebiet und das zweite Source/Drain-Gebiet des Auswahltransistors und ein Gatedielektrikum darge­ stellt sind.
Fig. 5a zeigt eine Aufsicht auf ein drittes Substrat mit ei­ nem dritten Bildsensor, in der eine Wortleitung, ei­ ne Bitleitung, ein n-dotiertes Gebiet einer Foto­ diode, ein erstes und ein zweites Source/Drain- Gebiet eines Auswahltransistors, ein erstes Sour­ ce/Drain-Gebiet eines Speichertransistors und eine Leitung dargestellt sind.
Fig. 5b zeigt einen ersten Querschnitt durch das dritte Sub­ strat, in dem die Leitung, Kontakte, die Wortlei­ tung, die Bitleitung, ein Zwischenoxid, eine Vertie­ fung, eine leitende Struktur, eine isolierende Schicht, eine Gateelektrode und ein erstes Source- /Drain-Gebiet eines Speichertransistors, ein erstes Source/Drain-Gebiet und ein zweites Source/Drain- Gebiet des Auswahltransistors, ein Zwischenoxid, ei­ ne Referenzleitung und ein Gatedielektrikum darge­ stellt sind.
Fig. 5c zeigt einen zum ersten Querschnitt senkrechten zwei­ ten Querschnitt durch das dritte Substrat, in dem die Leitung, Kontakte, die Bitleitung, das n- dotierte Gebiet der Fotodiode, eine Isolation, die Vertiefung, eine leitende Struktur, eine isolierende Schicht, die Gateelektrode des Speichertransistors, das Gatedielektrikum, die Referenzleitung und das Zwischenoxid dargestellt sind.
Fig. 6a zeigt eine Aufsicht auf ein viertes Substrat mit ei­ nem vierten Bildsensor, in der eine Wortleitung, eine Bitleitung, ein n-dotiertes Gebiet einer Fotodiode, ein erstes Source/Drain-Gebiet und ein zweites Sour­ ce/Drain-Gebiet eines Auswahltransistors, ein erstes Source/Drain-Gebiet eines Speichertransistors und ei­ ne leitende Struktur dargestellt sind.
Fig. 6b zeigt einen Querschnitt durch das vierte Substrat, in dem das n-dotierte Gebiet der Fotodiode, die lei­ tende Struktur, eine Isolation, eine Gateelektrode des Speichertransistors, eine Referenzleitung, die Bitleitung, ein Zwischenoxid und ein Gatedielektri­ kum dargestellt sind.
Fig. 7a zeigt eine Aufsicht auf ein fünftes Substrat mit ei­ nem fünften Bildsensor, in der eine Wortleitung, ei­ ne Bitleitung, ein erstes und ein zweites Sour­ ce/Drain-Gebiet eines Auswahltransistors, ein erstes Source/Drain-Gebiet eines Speichertransistors, ein n-dotiertes Gebiet einer Fotodiode und eine leitende Struktur dargestellt sind.
Fig. 7b zeigt den Querschnitt durch das fünfte Substrat, in dem eine Vertiefung, die leitende Struktur, eine Ga­ teelektrode und das erste Source/Drain-Gebiet des Speichertransistors, ein Gatedielektrikum, eine iso­ lierende Schicht, das n-dotierte Gebiet der Foto­ diode, die Wortleitung, das erste und das zweite Source-/Drain-Gebiet des Auswahltransistors, die Bitleitung, ein Zwischenoxid, ein Kontakt und eine Referenzleitung dargestellt sind.
Fig. 8 zeigt eine Aufsicht auf ein sechstes Substrat mit ei­ nem sechsten Bildsensor, in der ein n-dotiertes Ge­ biet einer Fotodiode, ein erstes und ein zweites Source/Drain-Gebiet eines Auswahltransistors, ein er­ ste Source/Drain-Gebiet eines Speichertransistors, eine leitende Struktur, eine Wortleitung und eine Bitleitung dargestellt sind.
Die Figuren sind nicht maßstabsgetreu.
In einem ersten Ausführungsbeispiel umfaßt ein erster Bild­ sensor einer Anordnung mit Bildsensoren einen Speichertransi­ stor TV1, einen Auswahltransistor TR1, eine Diode ID1 und ei­ ne Fotodiode FD1, die gemäß Anspruch 1 miteinander verschal­ tet sind (s. Fig. 1).
Der Speichertransistor TV1 und der Auswahltransistor TR1 sind als planare MOS-Transistoren im Bereich einer Oberfläche ei­ nes ersten Substrats 1 ausgebildet. Das erste Substrat 1 weist eine Dotierstoffkonzentration von ca. 1017 cm-3 auf und ist im Bereich der Transistoren p-dotiert. Dieser Bereich wird auch als Wanne bezeichnet. Das erste Source-/Drain- Gebiet des Speichertransistors TV1 und ein erstes Source- /Drain-Gebiet des Auswahltransistors TR1 bilden ein zusammen­ hängendes n-dotiertes Gebiet S/D1 im ersten Substrat 1.
Das dotierte Gebiet S/D1, ein zweites n-dotiertes Source- /Drain-Gebiet S1 des Speichertransistors TV1 und ein zweites n-dotiertes Source-/Drain-Gebiet A1 des Auswahltransistors TR1 sind in einer Reihe nebeneinander angeordnet, voneinander beabstandet und weisen eine Dotierstoffkonzentration von ca. 1020 cm-3 auf. Das dotierte Gebiet S/D1, das zweite n- dotierte Source-/Drain-Gebiet S1 des Speichertransistors TV1 und das zweite n-dotierte Source-/Drain-Gebiet A1 des Aus­ wahltransistors TR1 weisen einen quadratischen horizontalen, d. h. zur Oberfläche des ersten Substrats 1 parallelen Quer­ schnitt mit einer Seitenlänge von ca. 250 nm auf.
Zwischen dem zweiten Source-/Drain-Gebiet A1 des Auswahltran­ sistors TR1 und dem dotierten Gebiet S/D1 ist auf dem ersten Substrat 1 eine Gateelektrode des Auswahltransistors TR1 an­ geordnet, die Teil einer Wortleitung W1 ist (s. Fig. 2a und 2b). Die Wortleitung W1 ist ca. 250 nm breit.
Zwischen dem dotierten Gebiet S/D1 und dem zweiten Source- /Drain-Gebiet S1 des Speichertransistors TV1 ist auf dem er­ sten Substrat 1 eine Gateelektrode G1 des Speichertransistors TV1 angeordnet. Die Gateelektrode G1 des Speichertransistors TV1 besteht aus n-dotiertem Polysilizium und weist eine Do­ tierstoffkonzentration von ca. 1020 cm-3 auf. Die Gateelek­ trode G1 des Speichertransistors TV1 weist einen quadrati­ schen horizontalen parallelen Querschnitt mit einer Seiten­ länge von ca. 250 nm auf.
Ein Gatedielektrikum GD1 trennt die Wortleitung W1 und die Gateelektrode G1 des Speichertransistors TV1 vom ersten Sub­ strat 1.
Auf dem dotierten Gebiet S/D1 ist eine isolierende Schicht I1 angeordnet, die an die Gateelektrode G1 des Speichertransi­ stors TV1 angrenzt (s. Fig. 2b). Auf der isolierenden Schicht I1 ist eine leitende Struktur L1 angeordnet, die die Gateelektrode G1 des Speichertransistors TV1 überlappt. Die leitende Struktur L1 kann z. B. durch Abscheiden und Struktu­ rieren einer konform abgeschiedenen Schicht aus n-dotiertem Polysilizium erzeugt werden. Die leitende Struktur L1 ist n- dotiert und weist eine Dotierstoffkonzentration von ca. 1019 cm-3 auf. Eine zur Bitleitung B1 parallele Abmessung der lei­ tenden Struktur L1 beträgt ca. 250 nm. Eine zur Wortleitung W1 parallele Abmessung der leitenden Struktur L1 beträgt ca. 250 nm.
In einem Abstand von ca. 250 nm vom dotierten Gebiet S/D1 ist angrenzend an die Oberfläche des ersten Substrats 1 ein ca. 200 nm dickes n-dotiertes Gebiet N1 der Fotodiode FD1 ange­ ordnet. Eine zur Wortleitung W1 senkrechte Abmessung, die parallel zur Oberfläche des Substrats 1 ist, des n-dotierten Gebiets N1 der Fotodiode FD1 beträgt ca. 800 nm. Eine zur Wortleitung W1 parallele Abmessung, die parallel zur Oberflä­ che des Substrats 1 ist, des n-dotierten Gebiets N1 der Foto­ diode FD1 beträgt ca. 600 nm. Unter dem n-dotierten Gebiet N1 wirkt als Teil des ersten Substrats 1 ein p-dotiertes Gebiet (nicht dargestellt) der Fotodiode FD1.
Die leitende Struktur L1 erstreckt sich vom dotierten Gebiet S/D1 bis zum n-dotierten Gebiet N1 der Fotodiode FD1. Zwi­ schen dem dotierten Gebiet S/D1 und dem n-dotierten Gebiet N1 der Fotodiode FD1 ist die leitende Struktur L1 durch eine Isolation (nicht dargestellt) vom ersten Substrat 1 getrennt. Die leitende Struktur L1 grenzt von oben an das n-dotierte Gebiet N1 der Fotodiode FD1 an.
Auf dem ersten Substrat 1 ist ein ca. 800 nm dicker erster Teil eines Zwischenoxids Z1 aus SiO2 angeordnet. Auf dem er­ sten Teil des Zwischenoxids Z1 ist die Referenzleitung R1 an­ geordnet, die über einen Kontakt KR1 mit dem zweiten Source- /Drain-Gebiet S1 des Speichertransistors TV1 verbunden ist. Die Referenzleitung R1 verläuft parallel zur Wortleitung W1.
Auf dem ersten Teil des Zwischenoxids Z1 ist ein ca. 800 nm dicker zweiter Teil des Zwischenoxids Z1 angeordnet. Auf dem zweiten Teil des Zwischenoxids Z1 ist die Bitleitung B1 ange­ ordnet, die senkrecht zur Wortleitung W1 verläuft und über einen Kontakt KB1 mit dem zweiten Source-/Drain-Gebiet A1 des Auswahltransistors TR1 verbunden ist.
Die Wortleitung W1 und die Referenzleitung R1 beschatten Tei­ le des n-dotierten Gebietes N1 der Fotodiode FD1, so daß die fotoaktive Fläche der Fotodiode FD1 kleiner ist als das n- dotierte Gebiet N1 der Fotodiode FD1.
Die Diode ID1 wird durch das dotierte Gebiet S/D1, die iso­ lierende Schicht I1 und die leitende Struktur L1 gebildet.
An der Referenzleitung R1 liegt konstant eine Betriebsspan­ nung VDD an, die ca. 3.3 V beträgt. An der Wanne des ersten Substrats 1 und folglich an dem p-dotierten Gebiet der Foto­ diode FD1 liegt 0 V an. Die Wanne wird über einen Spannungsan­ schluß (nicht dargestellt) angeschlossen.
In einem zweiten Ausführungsbeispiel umfaßt ein zweiter Bild­ sensor einer Anordnung mit Bildsensoren einen Auswahltransi­ stor TR2, einen Speichertransistor TV2, eine Diode ID2 und eine Fotodiode FD2, die gemäß Anspruch 2 verschaltet sind (s. Fig. 3).
Das erste Source-/Drain-Gebiet des Speichertransistors TV2, ein erstes Source-/Drain-Gebiet des Auswahltransistors TR2 und ein n-dotiertes Gebiet der Fotodiode FD2 sind als zusam­ menhängendes dotiertes Gebiet S/D2 im zweiten Substrat 2 an­ geordnet (s. Fig. 4a und 4b). Das dotierte Gebiet S/D2 grenzt an eine Oberfläche des zweiten Substrats 2 an.
Der Speichertransistor TV2 und der Auswahltransistor TR2 sind wie im ersten Ausführungsbeispiel ausgestaltet. Das dotierte Gebiet S/D2, ein zweites Source-/Drain-Gebiet S2 des Spei­ chertransistors TV2 und ein zweites Source-/Drain-Gebiet A2 des Auswahltransistors TR2 sind in einer Reihe nebeneinander angeordnet und voneinander beabstandet (s. Fig. 4b). Zwi­ schen dem dotierten Gebiet S/D2 und dem zweiten Source- /Drain-Gebiet A2 des Auswahltransistors ist auf dem zweiten Substrat 2 die Gateelektrode des Auswahltransistors angeord­ net, die Teil einer Wortleitung W2 ist und durch ein Gatedie­ lektrikum GD2 vom zweiten Substrat 2 getrennt ist (s. Fig. 4a und 4b).
Das zweite Source/Drain-Gebiet S2 des Speichertransistors TV2 ist Teil der Referenzleitung R2, die als streifenförmiges do­ tiertes Gebiet parallel zur Wortleitung W2 verläuft.
Eine isolierende Schicht I2 und die Gateelektrode G2 des Speichertransistors TV2 sind wie im ersten Ausführungsbei­ spiel angeordnet (s. Fig. 4a und 4b). Das dotierte Gebiets S/D2 ist hufeisenförmig um die Hälfte der Gateelektrode G2 des Speichertransistors TV2 angeordnet (siehe Fig. 4a). Um Kurzschlüsse zu vermeiden reicht das dotierte Gebiet S/D2 nicht bis zur Referenzleitung R2.
Eine leitende Struktur L2 aus n-dotiertem Polysilizium ist auf der isolierenden Schicht I2 und auf der Gateelektrode G2 des Speichertransistors angeordnet (s. Fig. 4b). Die leiten­ de Struktur L2 grenzt im Gegensatz zum ersten Ausführungsbei­ spiel im Bereich der Fotodiode FD2 nicht an das zweite Sub­ strat 2 an. Die leitende Struktur L2 ist in der Aufsicht qua­ dratisch mit einer Seitenlänge von ca. 250 nm.
Auf dem zweiten Substrat 2 ist ein ca. 800 nm dickes Zwi­ schenoxid Z2 aus SiO2 angeordnet. Auf dem Zwischenoxid Z2 ist die Bitleitung B2 angeordnet, die senkrecht zur Wortleitung W2 verläuft und über einen Kontakt KB2 mit dem zweiten Sour­ ce-/Drain-Gebiet A2 des Auswahltransistors TR2 verbunden ist.
In einem dritten Ausführungsbeispiel ist ein drittes Substrat 3 mit einem dritten Bildsensor einer Anordnung mit Bildsenso­ ren vorgesehen, der einen Auswahltransistor, einen Speicher­ transistor, eine Diode und eine Fotodiode aufweist, die wie im ersten Ausführungsbeispiel verschaltet sind (s. Fig. 1).
Im Gegensatz zum ersten Ausführungsbeispiel ist der Speicher­ transistor als ein vertikaler MOS-Transistor ausgestaltet. Dazu ist im dritten Substrat 3 eine ca. 500 nm tiefe Vertie­ fung V3 vorgesehen. Ca. 400 nm unterhalb einer Oberfläche des dritten Substrats 3, von der die Vertiefung V3 ausgeht, ist die Referenzleitung R3 in Form einer n-dotierten Schicht des dritten Substrats 3 angeordnet. Die Dotierstoffkonzentration der Referenzleitung R3 beträgt ca. 1019 cm-3 (s. Fig. 5b und 5c). Die Vertiefung V3 reicht also bis in die Referenz­ leitung R3 hinein. Die Referenzleitung R3 dient als gemeinsa­ me Referenzleitung aller Bildsensoren der Anordnung.
An einer seitlichen Fläche eines oberen Bereichs der Vertie­ fung V3 ist eine ca. 2 nm dicke isolierende Schicht I3 aus SiO2 angeordnet (siehe Fig. 5b). Im Gegensatz zu den isolie­ renden Schichten I1, I2 aus den ersten beiden Ausführungsbei­ spielen, liegt die isolierende Schicht I3 in diesem Ausfüh­ rungsbeispiel senkrecht zur Oberfläche des dritten Substrats 3. Die isolierende Schicht 13 reicht ca. 100 nm weit in das dritte Substrat 3 hinein.
Übrige Flächen der Vertiefung V3 sind mit einem ca. 6 nm dic­ ken Gatedielektrikum GD3 aus SiO2 versehen (s. Fig. 5b und 5c).
In einem unter dem oberen Bereich liegenden unteren Bereich der Vertiefung V3 ist die Gateelektrode G3 des Speichertran­ sistors angeordnet. Die Gateelektrode G3 des Speichertransi­ stors füllt die Vertiefung V3 bis zu einer Höhe von ca. 100 nm auf.
Über der Gateelektrode G3 des Speichertransistors ist eine leitende Struktur L3 aus n-dotiertem Polysilizium angeordnet. Die leitende Struktur L3 weist eine Dotierstoffkonzentration von ca. 1019 cm-3 auf. Die Gateelektrode G3 des Speichertran­ sistors und die leitende Struktur L3 füllen zusammen die Ver­ tiefung V3 auf.
Das erste Source-/Drain-Gebiet des Speichertransistors und ein erstes Source-/Drain-Gebiet des Auswahltransistors bilden ein zusammenhängendes n-dotiertes Gebiet S/D3 im dritten Sub­ strat 3, das an die seitliche Fläche des oberen Bereichs der Vertiefung V3, d. h. an die isolierende Schicht I3 angrenzt (s. Fig. 5b). Das dotierte Gebiet S/D3 weist eine Dotier­ stoffkonzentration von ca. 1020 cm-3 auf.
Ein Teil der Referenzleitung R3, der an die Vertiefung V3 an­ grenzt, wirkt als zweites Source/Drain-Gebiet des Speicher­ transistors.
Angrenzend an die Oberfläche des dritten Substrats 3 ist ein ca. 300 nm dickes n-dotiertes Gebiet N3 der Fotodiode im Sub­ strat S3 vorgesehen, das vom dotierten Gebiet S/D3 beabstan­ det ist. Das n-dotierte Gebiet N3 weist eine Dotierstoffkon­ zentration von ca. 1020 cm-3 auf und ist rechteckig mit Sei­ tenlängen von 800 nm und 600 nm (s. Fig. 5a und 5c). Das n-dotierte Gebiet N3 ist eingebettet in einem p-dotierten Ge­ biet der Fotodiode, die Teil einer p-dotierten Wanne des dritten Substrats 3 ist (s. Fig. 5c).
Die Diode wird gebildet durch das dotierte Gebiet S/D3, die isolierende Schicht I3 und die leitende Struktur L3.
Das zweite Source/Drain-Gebiet A3 des Auswahltransistors ist wie der Auswahltransistor aus dem Ausführungsbeispiel 2 bzw. aus dem Ausführungsbeispiel 1 ausgestaltet. Dasselbe trifft auf die Wortleitung W3, die durch das Gatedielektrikum GD3 vom dritten Substrat 3 getrennt ist, zu.
Zwischen dem n-dotierten Gebiet N3 und der Vertiefung V3 ist im dritten Substrat 3 eine Isolation IS3 vorgesehen.
Auf dem dritten Substrat 3 ist ein ca. 800 nm dicker erster Teil eines Zwischenoxids Z3 aus SiO2 angeordnet (s. Fig. 5b und 5c). Im ersten Teil des Zwischenoxids Z3 sind Kontakte K3 angeordnet, die die leitende Struktur L3 und das n- dotierte Gebiet N3 der Fotodiode kontaktieren (s. Fig. 5b).
Die Kontakte K3 werden über eine auf dem ersten Teil des Zwi­ schenoxids Z3 angeordnete Leitung Q3 miteinander verbunden (s. Fig. 5a und 5c).
Auf dem ersten Teil des Zwischenoxids Z3 ist ein ca. 800 nm dicker zweiter Teil des Zwischenoxids Z3 angeordnet. Auf dem zweiten Teil des Zwischenoxids Z3 ist die Bitleitung B3 ange­ ordnet, die senkrecht zur Wortleitung W3 verläuft und über einen Kontakt KB3 mit dem zweiten Source-/Drain-Gebiet A3 des Auswahltransistors verbunden ist.
In einem vierten Ausführungsbeispiel ist ein viertes Substrat 4 mit einem vierten Bildsensor einer Anordnung mit Bildsenso­ ren vorgesehen, der einen Auswahltransistor, einen Speicher­ transistor, eine Diode und eine Fotodiode aufweist, die wie im dritten Ausführungsbeispiel verschaltet sind (s. Fig. 1).
Der vierte Bildsensor ist im wesentlichen wie der dritte Bildsensor ausgestaltet mit dem Unterschied, daß keine Lei­ tung mit zugehörigen Kontakten vorgesehen ist, die die lei­ tende Struktur L4 mit dem n-dotierten Gebiet N4 der Fotodiode verbindet. Statt dessen erstreckt sich die leitende Struktur L2 seitlich bis zum n-dotierten Gebiet N4 der Fotodiode hin. Die leitende Struktur L4 ist auf der Isolation IS4 angeord­ net, die bewirkt, daß die leitende Struktur L4 nur im Bereich des n-dotierten Gebiets N4 der Fotodiode an das vierte Sub­ strat 4 angrenzt (s. Fig. 6a und 6b).
Es ist ein ca. 800 nm dickes Zwischenoxid Z4 aus SiO2 vorgese­ hen, auf dem die Bitleitung B4 angeordnet ist und über einen Kontakt (nicht dargestellt) mit dem zweiten Source-/Drain- Gebiet des Auswahltransistors verbunden ist.
Wie im dritten Ausführungsbeispiel sind ein Gatedielektrikum GD4, eine Gateelektrode G4 des Speichertransistors, ein ge­ meinsames dotiertes Gebiet S/D4, ein zweites Source/Drain- Gebiet A4 des Auswahltransistors, eine Referenzleitung R4, eine Wortleitung W4, eine Bitleitung B4 und eine Isolation IS4 vorgesehen.
In einem fünften Ausführungsbeispiel ist ein fünftes Substrat 5 mit einem fünften Bildsensor einer Anordnung mit Bildsenso­ ren vorgesehen, der einen Auswahltransistor, einen Speicher­ transistor, eine Fotodiode und eine Diode aufweist, die wie im zweiten Ausführungsbeispiel verschaltet sind (s. Fig. 3).
Der Speichertransistor, der Auswahltransistor, eine isolie­ rende Schicht I5, die Wortleitung W5, die Referenzleitung R5 und die Bitleitung B5 sind wie im vierten Ausführungsbeispiel ausgestaltet (s. Fig. 7a und 7b). Es sind also ein zweites Source/Drain-Gebiet A5 des Auswahltransistors, ein Gatedie­ lektrikum GD5, ein Kontakt KB5 zur Bitleitung B5, ein Zwi­ schenoxid 25 und eine Gateelektrode G5 des Speichertransi­ stors in einer Vertiefung V5 wie im vierten Ausführungsbei­ spiel vorgesehen.
Im Gegensatz zum vierten Ausführungsbeispiel bilden das n- dotierte Gebiet der Fotodiode, das erste Source-/Drain-Gebiet des Speichertransistors und ein erstes Source-/Drain-Gebiet des Auswahltransistors ein zusammenhängendes n-dotiertes Ge­ biet S/D5. Das dotierte Gebiet S/D5 weist einen rechteckigen Querschnitt auf mit Seitenlängen von ca. 700 nm und 800 nm. Der laterale Abstand zwischen der Vertiefung V5 und der Wort­ leitung W5 beträgt 700 nm. Die leitende Struktur L5 der Diode ist vollständig innerhalb der Vertiefung V5 angeordnet und grenzt an das fünfte Substrat 5 nicht an. (s. Fig. 7a und 7b).
In einem sechsten Ausführungsbeispiel ist ein sechstes Sub­ strat 6 mit einem sechsten Bildsensor einer Anordnung mit Bildsensoren vorgesehen, der entsprechend dem fünften Bild­ sensor ausgestaltet ist, mit dem Unterschied, daß ein latera­ ler Abstand zwischen der Vertiefung und der Wortleitung W6 nur 250 nm beträgt und das dotierte Gebiet S/D6 sich jenseits eines Bereichs zwischen der Vertiefung und der Wortleitung W6 erstreckt (s. Fig. 8).
Wie im fünften Ausführungsbeispiel bilden ein erstes Sour­ ce/Drain-Gebiet des Auswahltransistors, ein erstes Sour­ ce/Drain-Gebiet des Speichertransistors und ein n-dotiertes Gebiet der Fotodiode ein gemeinsames dotiertes Gebiet S/D6. Wie im fünften Ausführungsbeispiel sind die Gateelektrode des Speichertransistors und die leitende Struktur L6 in einer Vertiefung angeordnet. Wie im fünften Ausführungsbeispiel sind ein zweites Source/Drain-Gebiet des Auswahltransistor und die Bitleitung B6 vorgesehen.
Es sind viele Variationen der Ausführungsbeispiele denkbar, die ebenfalls im Rahmen der Erfindung liegen. So können Ab­ messungen der beschriebenen Schichten, Strukturen, Leitungen und Gebiete an die jeweiligen Erfordernisse angepaßt werden. Dasselbe gilt für die Wahl der Materialien und für die Do­ tierstoffkonzentrationen.

Claims (7)

1. Anordnung mit Bildsensoren,
  • - bei der ein Bildsensor einen Speichertransistor und einen Auswahltransistor aufweist, die in Reihe und zwischen einer Bitleitung und einer Referenzleitung geschaltet sind,
  • - bei der eine Gateelektrode des Auswahltransistors mit einer Wortleitung verbunden ist, die quer zur Bitleitung ver­ läuft,
  • - bei der der Bildsensor eine Diode aufweist, die zwischen einer Gateelektrode des Speichertransistors und einem er­ sten Source/Drain-Gebiet des Speichertransistors, das mit dem Auswahltransistor verbunden ist, so geschaltet ist, daß sie zum ersten Source/Drain-Gebiet des Speichertransistors hin in Sperrichtung gepolt ist,
  • - bei der der Bildsensor eine Fotodiode aufweist, die zwi­ schen einem Spannungsanschluß und der Gateelektrode des Speichertransistors so geschaltet ist, daß sie zum Span­ nungsanschluß hin in Sperrichtung gepolt ist.
2. Anordnung mit Bildsensoren,
  • - bei der ein Bildsensor einen Speichertransistor und einen Auswahltransistor aufweist, die in Reihe und zwischen einer Bitleitung und einer Referenzleitung geschaltet sind,
  • - bei der eine Gateelektrode des Auswahltransistors mit einer Wortleitung verbunden ist, die quer zur Bitleitung ver­ läuft,
  • - bei der der Bildsensor eine Diode aufweist, die zwischen einer Gateelektrode des Speichertransistors und einem er­ sten Source/Drain-Gebiet des Speichertransistors, das mit dem Auswahltransistor verbunden ist, so geschaltet ist, daß sie zum ersten Source/Drain-Gebiet des Speichertransistors hin in Sperrichtung gepolt ist,
  • - bei der der Bildsensor eine Fotodiode aufweist, die zwi­ schen einem Spannungsanschluß und dem ersten Source/Drain- Gebiet des Speichertransistors so geschaltet ist, daß sie zum Spannungsanschluß hin in Sperrichtung gepolt ist.
3. Anordnung nach Anspruch 1 oder 2,
  • - bei der die Fotodiode aus einem n-dotierten Gebiet und ei­ nem daran angrenzenden p-dotierten Gebiet, das mit dem Spannungsanschluß verbunden ist, besteht.
4. Anordnung nach Anspruch 3,
  • - bei dem das n-dotierte Gebiet der Fotodiode, das erste Source/Drain-Gebiet des Speichertransistors und/oder ein erstes Source/Drain-Gebiet des Auswahltransistors ein zu­ sammenhängendes dotiertes Gebiet bilden.
5. Anordnung nach einem der Ansprüche 1 bis 4,
  • - bei der der Speichertransistor als vertikaler Transistor ausgestaltet ist,
  • - bei der das erste Source/Drain-Gebiet des Speichertransi­ stors über einem zweiten Source/Drain-Gebiet des Speicher­ transistors, der mit der Referenzleitung verbunden ist, an­ geordnet ist,
  • - bei der die Referenzleitung im Substrat vergraben ist.
6. Anordnung nach einem der Ansprüche 1 bis 5,
  • - bei der die Diode als Tunneldiode ausgestaltet ist und aus dem ersten Source/Drain-Gebiet des Speichertransistors, ei­ ner daran angrenzenden isolierenden Schicht und einer daran angrenzenden leitenden Struktur, die mit der Gateelektrode des Speichertransistors verbunden ist, besteht.
7. Anordnung nach Anspruch 6,
  • - bei der ein Substrat eine Vertiefung aufweist,
  • - bei der die Vertiefung bis in die Referenzleitung hinein­ reicht,
  • - bei der mindestens eine seitliche Fläche eines oberen Be­ reichs der Vertiefung mit der isolierenden Schicht versehen ist,
  • - bei der Flächen eines unter dem oberen Bereich liegenden unteren Bereichs der Vertiefung mit einem Gatedielektrikum versehen sind,
  • - bei der im unteren Bereich die Gateelektrode des Speicher­ transistors angeordnet ist,
  • - bei der im oberen Bereich der Vertiefung die leitende Struktur der Diode angeordnet ist,
  • - bei der das erste Source/Drain-Gebiet des Speichertransi­ stors im Substrat angeordnet ist und an die seitliche Flä­ che des oberen Bereichs angrenzt.
DE19946983A 1999-09-30 1999-09-30 Anordnung mit Bildsensoren Expired - Lifetime DE19946983C1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19946983A DE19946983C1 (de) 1999-09-30 1999-09-30 Anordnung mit Bildsensoren
US10/089,570 US7030434B1 (en) 1999-09-30 2000-09-28 Arrangement with image sensors
PCT/EP2000/009519 WO2001024269A1 (de) 1999-09-30 2000-09-28 Anordnung mit bildsensoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19946983A DE19946983C1 (de) 1999-09-30 1999-09-30 Anordnung mit Bildsensoren

Publications (1)

Publication Number Publication Date
DE19946983C1 true DE19946983C1 (de) 2001-04-19

Family

ID=7923924

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19946983A Expired - Lifetime DE19946983C1 (de) 1999-09-30 1999-09-30 Anordnung mit Bildsensoren

Country Status (3)

Country Link
US (1) US7030434B1 (de)
DE (1) DE19946983C1 (de)
WO (1) WO2001024269A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU174758U1 (ru) * 2017-08-02 2017-10-31 Общество с ограниченной ответственностью "Мультиспектр" Матрица фоточувствительных элементов
US10868157B2 (en) 2018-09-26 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gated metal-insulator-semiconductor (MIS) tunnel diode having negative transconductance
US10651300B2 (en) 2018-09-26 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Charge storage and sensing devices and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998058411A1 (en) * 1997-06-16 1998-12-23 The Secretary Of State For Defence Photodetector circuit
DE19825048A1 (de) * 1997-09-25 1999-04-08 Lg Semicon Co Ltd Aktiver Bildpunktsensor mit elektronischem Verschluß
US5933190A (en) * 1995-04-18 1999-08-03 Imec Vzw Pixel structure, image sensor using such pixel structure and corresponding peripheral circuitry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0361000A3 (de) 1988-09-29 1991-10-09 Siemens Aktiengesellschaft Optische Sensorzeile aus amorphen oder polykristallinem photo-elektrischem Material mit einer Vielzahl von Sensorelementen
US5488415A (en) * 1993-07-09 1996-01-30 Olympus Optical Co., Ltd. Solid-state image pickup device having a photoelectric conversion detection cell with high sensitivity
US5566044A (en) 1995-05-10 1996-10-15 National Semiconductor Corporation Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array
US5721425A (en) * 1996-03-01 1998-02-24 National Semiconductor Corporation Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell
US5952686A (en) 1997-12-03 1999-09-14 Hewlett-Packard Company Salient integration mode active pixel sensor
JP3581031B2 (ja) * 1998-11-27 2004-10-27 オリンパス株式会社 光検出装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933190A (en) * 1995-04-18 1999-08-03 Imec Vzw Pixel structure, image sensor using such pixel structure and corresponding peripheral circuitry
WO1998058411A1 (en) * 1997-06-16 1998-12-23 The Secretary Of State For Defence Photodetector circuit
DE19825048A1 (de) * 1997-09-25 1999-04-08 Lg Semicon Co Ltd Aktiver Bildpunktsensor mit elektronischem Verschluß

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FOSSUM, Eric R.: CMOS Image Sensors: Electronic Camera On A Chip. In: IEDM Dig.Techn.Pap., 1995, S. 17-25 *

Also Published As

Publication number Publication date
US7030434B1 (en) 2006-04-18
WO2001024269A1 (de) 2001-04-05

Similar Documents

Publication Publication Date Title
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE60034389T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung
EP0103043B1 (de) CMOS-Speicherzelle mit potentialmässig schwebendem Speichergate
DE2736878C2 (de) Photoelektrisches Element fpr eine monolithische Bildaufnahmeeinrichtung
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE2759086C2 (de)
DE4116694C2 (de) Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3510965A1 (de) Bildelement fuer einen festkoerper-bildsensor
DE19908457A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
EP1505646A1 (de) IC-Chip mit Nanowires
DE4010885A1 (de) Festkoerperbildsensor mit einer overflow-drain-struktur und verfahren zu dessen herstellung
DE3825547A1 (de) Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen
DE19719326A1 (de) Aktive Pixelsensorzelle
DE3425908A1 (de) Halbleiterbildsensoreinrichtung und herstellungsverfahren dafuer
DE19541469C2 (de) Maskenprogrammierbare Halbleitervorrichtungen und Verfahren zu deren Herstellung
DE2804466A1 (de) Festkoerper-aufnahmeeinrichtung
DE4412671C2 (de) Ausgangstreiber-Feldeffekttransistor eines ladungsgekoppelten Bildsensorbauelementes
DE19710233A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19946983C1 (de) Anordnung mit Bildsensoren
DE2634312A1 (de) Ladungsuebertragvorrichtung auf halbleiterbasis
DE19735040A1 (de) Kontaktfreier Phototransistor
DE3432801C2 (de)
DE19737771A1 (de) Bipolargestützte aktive Pixelsensorzelle
DE3519077A1 (de) Festkoerper-bildsensor

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G03G0005000000

Ipc: H04N0005335000

Effective date: 20110706

Free format text: PREVIOUS MAIN CLASS: H04N0003150000

Ipc: H04N0005335000

Effective date: 20110706

R081 Change of applicant/patentee

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R071 Expiry of right