DE19942119C2 - Surface treatment for a metal layer - Google Patents
Surface treatment for a metal layerInfo
- Publication number
- DE19942119C2 DE19942119C2 DE19942119A DE19942119A DE19942119C2 DE 19942119 C2 DE19942119 C2 DE 19942119C2 DE 19942119 A DE19942119 A DE 19942119A DE 19942119 A DE19942119 A DE 19942119A DE 19942119 C2 DE19942119 C2 DE 19942119C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal layer
- surface treatment
- metal
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
Description
Die vorliegende Erfindung betrifft ein Oberflächenbehandlungsverfahren für eine Metallschicht.The present invention relates to a surface treatment method for a metal layer.
In einem Metallisierungsverfahren wird eine Barriereschicht üblicherweise auf einer Metall schicht gebildet, um die Adhäsion zwischen der Metallschicht und einem dielektrischen Material zu steigern. Eine antireflektierende Beschichtungsschicht (ARC) wird auf der Barriereschicht gebildet, um zu verhindern, dass das Licht, das die Metallschicht reflektiert, von störender Pho tolithographie geschützt wird und um weiterhin die Streuung einer Maske zu verhindern.In a metallization process, a barrier layer is usually placed on a metal layer formed to ensure the adhesion between the metal layer and a dielectric material to increase. An anti-reflective coating layer (ARC) is placed on the barrier layer formed to prevent the light that reflects the metal layer from interfering Pho tolithography is protected and to further prevent the scattering of a mask.
Jedoch, wenn ein organisches Material als ARC-Schicht benutzt wird, weil die organische ARC- Schicht mit der Barriereschicht reagiert, werden auf der Metallschicht Partikel während der Photolithographie und des Ätzens gebildet. Im Ergebnis kann die Metallschicht nicht wie ge wünscht geätzt werden; somit verursacht das zurückbleibende Material auf der belichteten di elektrischen Schicht Kurzschlüsse zwischen Metallleitungen.However, if an organic material is used as the ARC layer because the organic ARC Layer reacts with the barrier layer, particles on the metal layer during the Photolithography and etching formed. As a result, the metal layer cannot be as wishes to be etched; thus causing the remaining material on the exposed di electrical layer short circuits between metal lines.
Ein Metallisierungsverfahren und eine Vorrichtung zur halb-selektiven Auftragung eines Materi als auf einem Substrat sind zum Beispiel in EP 0 831 523 A2 beschrieben. Dabei wird ein Sub strat in eine erste Verfahrenszone gebracht, eine Barriereschicht auf dem Substrat abgeschieden, das Substrat in eine zweite Verfahrenszone eingeführt, eine Zwischenschicht auf einer Feldober fläche eines Substrates aufgetragen und eine leitende Schicht mittels CVD abgeschieden.A metallization process and a device for semi-selective application of a material as on a substrate are described for example in EP 0 831 523 A2. A sub brought into a first process zone, a barrier layer deposited on the substrate, the substrate is introduced into a second process zone, an intermediate layer on a field top surface of a substrate and a conductive layer deposited by means of CVD.
Bei einem solchen Verfahren sind mehrere Schichtfolgen denkbar. JP 61-116860 A beschreibt ein Halbleiter-Beschichtungsverfahren, bei dem ein Si-Substrat mit Al oder AlSi beschichtet wird. Auf der darauf gebildeten Ti-Schicht befinden sich eine TiO2-Schicht und ein isolierender Film.Several layer sequences are conceivable in such a method. JP 61-116860 A describes a semiconductor coating process in which an Si substrate is coated with Al or AlSi. There is a TiO 2 layer and an insulating film on the Ti layer formed thereon.
US 5 607 776 beschreibt eine Schichtfolge, bei der auf einem Si-Halbleiter eine Ti-Schicht als Leitungsschicht, eine TiN-Schicht als Barriereschicht, eine Al-Schicht als Leitungsschicht, und eine TiN-Schicht als antireflektierende Beschichtungsschicht nacheinander gebildet werden.US 5 607 776 describes a layer sequence in which a Ti layer is formed on an Si semiconductor Line layer, a TiN layer as a barrier layer, an Al layer as a line layer, and a TiN layer can be formed as an antireflective coating layer in succession.
Eine derartige Schichtanordnung wird auch in der EP 1 001 459 A2 beschrieben. Das Metall- Bemusterungsverfahren umfaßt eine Oberflächenbehandlung einer TiAlN-Hartmaske unter Ver wendung von Sauerstoffplasma, um die anschließende Ätz-Selektivität zu erhöhen und das Pit ting der Metallschicht zu vermindern. Hier wird das Bilden einer Pt-Schicht auf einer dielektri schen BST-Schicht, das Bilden einer Barriereschicht, das Bilden einer organischen antireflektie renden Beschichtungsschicht und das Bilden eines gemusterten Photoresists beschrieben.Such a layer arrangement is also described in EP 1 001 459 A2. The metal- Sampling process includes surface treatment of a TiAlN hard mask under Ver using oxygen plasma to increase the subsequent etch selectivity and the pit reduce the metal layer. Here, the formation of a Pt layer on a dielectric BST layer, the formation of a barrier layer, the formation of an organic antireflective coating layer and forming a patterned photoresist.
Eine Variante der vorstehend genannten Schichtanordnung wird in EP 0 501 178 A1 beschrie ben. Auf der leitenden Metall-Schicht wird eine antireflektierende Beschichtungsschicht gebildet, auf der eine Barriereschicht gebildet. Hier wird allerdings nur eine Interaktion zwischen der anti reflektierenden Beschichtungsschicht und dem über der Barriereschicht liegenden Resist verhin dert, und nicht die Reaktion zwischen der antireflektierenden Beschichtungsschicht und der Bar riereschicht.A variant of the layer arrangement mentioned above is described in EP 0 501 178 A1 ben. An anti-reflective coating layer is formed on the conductive metal layer, on which a barrier layer is formed. Here, however, only an interaction between the anti reflective coating layer and the resist lying over the barrier layer changes, and not the reaction between the anti-reflective coating layer and the bar centering layer.
Wie vorstehend erwähnt, kann eine Reaktion zwischen einer organsichen antireflektierenden Beschichtungsschicht und der Barriereschicht während des Ätzens und der Photolithographie zu Kurzschlüssen in der Vorrichtung führen.As mentioned above, there can be a reaction between an organic anti-reflective Coating layer and the barrier layer during the etching and photolithography Short circuits in the device.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiter-Metallisierungverfahren für eine Al-Cu-Legierung-haltige Metallschicht bereitzustellen, bei dem eine Reaktion zwischen einer organischen antireflektierenden Beschichtungsschicht und der Barriereschicht verhindert wird.The invention is therefore based on the object of a semiconductor metallization method for a To provide Al-Cu alloy-containing metal layer, in which a reaction between a organic anti-reflective coating layer and the barrier layer is prevented.
Diese Aufgabe wird durch ein Oberflächenbehandlungsverfahren gemäß Anspruch 1 dadurch gelöst, dass zwischen der antireflektierenden Beschichtungsschicht und der Barriereschicht eine Oxid-Schicht gebildet wird. This object is achieved by a surface treatment method according to claim 1 solved that between the anti-reflective coating layer and the barrier layer Oxide layer is formed.
Die Erfindung stellt ein Halbleiter-Metallisierungsverfahren gemäß Anspruch 1 zur Verfügung. Eine Oberflächenbehandlung wird auf einer Metallschicht, die eine Cu-Al-Legierung enthält, mit einer Barriereschicht durchgeführt, um eine Oxidschicht auf der Barriereschicht zu bilden. Eine ARC-Schicht wird auf der Oxidschicht gebildet und die Metallschicht ist dazu bestimmt, ein metallisches Muster danach zu formen. Die Oberflächenbehandlung umfasst eine Verwendung von Sauerstoffplasma.The invention provides a semiconductor metallization method according to claim 1. A surface treatment is carried out on a metal layer containing a Cu-Al alloy performed a barrier layer to form an oxide layer on the barrier layer. A ARC layer is formed on the oxide layer and the metal layer is designed to be a to form a metallic pattern afterwards. The surface treatment includes one use of oxygen plasma.
Wenn eine Oxidschicht auf der Barriereschicht durch die Oberflächenbehandlung geformt wird, ist die ARC-Schicht nicht mehr direkt in Kontakt mit der Barriereschicht. Somit reagiert die ARC-Schicht nicht mit der Barriereschicht, um ein unerwünschtes Produkt herzustellen. Weiter hin kann die Metallschicht abgegrenzt ausgebildet und, wie gewünscht, geätzt werden, und die Kurzschlüsse zwischen den Metallleitungen können verhindert werden.If an oxide layer is formed on the barrier layer by the surface treatment, the ARC layer is no longer in direct contact with the barrier layer. So the reacts ARC layer not with the barrier layer to produce an unwanted product. more towards the metal layer can be delimited and, as desired, etched, and the Short circuits between the metal lines can be prevented.
Es ist selbstverständlich, dass sowohl die obige allgemeine Beschreibung und die folgende de taillierte Beschreibung nur beispielhaft sind und die vorliegende Erfindung nicht einengen.It is understood that both the general description above and the following de waisted description are only exemplary and do not restrict the present invention.
Die Zeichnungen sollen ein weitergehendes Verständnis der Erfindung ermöglichen und werden hiermit in die Beschreibung inkorporiert und stellen einen Teil der Beschreibung dar. Die Zeich nungen erläutern die verschiedenen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erläutern. In den Zeichnungen sind die Fig. 1A bis 1C schematische Querschnittsansichten, die einen Oberflächenbehandlungs prozess einer Metallschicht gemäß einer bevorzugten Ausführungsform der Erfindung zeigen.The drawings are intended to provide a further understanding of the invention and are hereby incorporated into the description and constitute a part of the description. The drawings explain the various embodiments of the invention and together with the description serve to explain the basics of the invention. In the drawings, Figs. 1A to 1C are schematic cross-sectional views which show a surface treatment process of a metal layer according to a preferred embodiment of the invention.
In einer bevorzugten Ausführungsform der Erfindung wird in einem Metallisierungsverfahren zum Schutz der Barriereschicht vor einer Reaktion mit einer organischen ARC-Schicht unter Bildung eines unerwünschten Produktes und um eine Metallschicht davor zu schützen, dass sie zum Ätzen, wie dies gewünscht ist, ungeeignet wird, eine Oberflächenbehandlung unter Ver wendung von Sauerstoffplasma durchgeführt, um eine Oxidschicht auf der Barriereschicht zu bilden, bevor die ARC-Schicht gebildet wird. Das Vorhandensein der Oxidschicht schützt die Barriereschicht davor, dass sie direkt in Kontakt mit der ARC-Schicht kommt, was das Herstel len eines unerwünschten Produkts verhindert. In a preferred embodiment of the invention is in a metallization process to protect the barrier layer from reacting with an organic ARC layer underneath Formation of an unwanted product and to protect a metal layer from it for etching, as desired, is unsuitable, a surface treatment using Ver Oxygen plasma is used to create an oxide layer on the barrier layer form before the ARC layer is formed. The presence of the oxide layer protects the Barrier layer from coming into direct contact with the ARC layer, which is what the manufacturer prevents an unwanted product.
Fig. 1A bis Fig. 1C sind schematische Querschnittsansichten, die ein Oberflächenbehand lungsverfahren einer Metallschicht gemäß einer bevorzugten Ausführungsform der Erfindung zeigen. Unter Bezug auf Fig. 1A wird eine Barriereschicht 102 wie eine Ti/TiN-Schicht auf einem Halbleitersubstrat 100 gebildet. Eine Metallschicht 104, die eine Al-Cu-Legierung enthält, wird auf der Barriereschicht 102 gebildet. Die Barriereschicht 102 befindet sich zwischen dem Metall 104 und dem Substrat 100. Die Barriereschicht 102 isoliert nicht nur die Metallschicht 104, aber verstärkt ebenso die Adhäsion zwischen der Metallschicht 104 und dem Substrat 100. Fig. 1A to Fig. 1C are schematic cross-sectional views showing a Oberflächenbehand averaging method of a metal layer according to a preferred embodiment of the invention. Referring to Fig. 1A, a barrier layer 102 is formed as a TiN-layer Ti / on a semiconductor substrate 100. A metal layer 104 containing an Al-Cu alloy is formed on the barrier layer 102 . The barrier layer 102 is located between the metal 104 and the substrate 100 . The barrier layer 102 not only insulates the metal layer 104 , but also enhances the adhesion between the metal layer 104 and the substrate 100 .
Bezugnehmend auf Fig. 1A ist eine Barriereschicht 106 auf der Metallschicht 104 gebildet worden. Eine Oberflächenbehandlung unter Verwendung von Sauerstoffplasma 108 ist durchge führt worden, um eine Oxidschicht 110 auf der Barriereschicht 106 zu bilden. Die Oxidschicht 110 schützt die Barriereschicht 106 davor, dass sie in Kontakt gebracht wird mit dem nachfol gend gebildeten Material. Zum Beispiel, wenn die Barriereschicht 106 eine Ti/TiN-Schicht ist, wird die Ti/TiN-Schicht behandelt, um eine TiO2-Schicht mit einer Dichte von etwa 3 bis 10 nm (30 bis 100 Å) mittels Sauerstoffplasma zu bilden, unter Bedingungen eines Arbeitsdrucks von etwa 160 Pa (1200 mtorr), einer Arbeitstemperatur von etwa 220°C, einer Sauerstoffflussrate von etwa 2500 scm3, einer Behandlungszeit von etwa 120 sec, einer Energie von etwa 1000 W.Referring to FIG. 1A, a barrier layer is formed 106 on the metal layer 104. Surface treatment using oxygen plasma 108 has been performed to form an oxide layer 110 on the barrier layer 106 . The oxide layer 110 protects the barrier layer 106 from being brought into contact with the material subsequently formed. For example, if the barrier layer 106 is a Ti / TiN layer, the Ti / TiN layer is treated to form a TiO 2 layer with a density of about 3 to 10 nm (30 to 100 Å) by means of oxygen plasma, under conditions of a working pressure of about 160 Pa (1200 mtorr), a working temperature of about 220 ° C, an oxygen flow rate of about 2500 scm 3 , a treatment time of about 120 sec, an energy of about 1000 W.
Eine ARC-Schicht 112 wird auf der Oxidschicht 110 gebildet, wie dies in Fig. 1B gezeigt wird. Die ARC-Schicht enthält ein Material, das aus einem organischen Polymer zusammengesetzt ist. Wenn die Oxidschicht 110, die durch die Sauerstoffplasma-Oberflächenbehandlung auf der Barriereschicht 106 gebildet worden ist, die organische ARC-Schicht 110 von der Barriereschicht 106 isoliert, ist die Barriereschicht 106 nicht direkt in Kontakt mit der ARC-Schicht 112. Eine Photoresistschicht 114 wird auf der ARC-Schicht 112 gebildet, um ein Metallmuster mittels Photolithographie abzugrenzen.An ARC layer 112 is formed on oxide layer 110 , as shown in FIG. 1B. The ARC layer contains a material that is composed of an organic polymer. If the oxide layer 110 formed on the barrier layer 106 by the oxygen plasma surface treatment isolates the organic ARC layer 110 from the barrier layer 106 , the barrier layer 106 is not in direct contact with the ARC layer 112 . A photoresist layer 114 is formed on the ARC layer 112 to define a metal pattern using photolithography.
Unter Bezug auf Fig. 1C werden die ARC-Schicht 112, die Barriereschicht 106, die Metallschicht 104 und die Barriereschicht 102 ausgebildet und durch die Photoresistschicht 114 geätzt, um eine Metalleitung 104a zu bilden. Wenn die ARC- Schicht 112, die Barriereschicht 106 und die Metallschicht 104 geätzt werden, weil es kein unerwünschtes Produkt auf der Metallschicht 104 gibt, wird das Ätzen, wie es gewünscht wird, durchgeführt.Referring to FIG. 1C, the ARC layer 112 , the barrier layer 106 , the metal layer 104 and the barrier layer 102 are formed and etched through the photoresist layer 114 to form a metal line 104 a. If the ARC layer 112 , the barrier layer 106 and the metal layer 104 are etched because there is no undesirable product on the metal layer 104 , the etching is performed as desired.
Bevor eine ARC-Schicht auf der Barriereschicht geformt wird, wird, gemäß der bevorzugten Ausführungsform der Erfindung, eine Oberflächenbehandlung umfassend, Sauerstoffplasma- und chemische Dampfabscheidung, auf der Barriereschicht durchgeführt, um eine Oxidschicht zu bilden, um zu verhindern, daß die Barriereschicht in Kontakt mit der ARC-Schicht ist, und um zu verhindern, daß die Barriereschicht mit der ARC-Schicht zur Produktion eines unerwünschten Produktes reagiert, welches das nachfolgende Ätzen beeinflußt. Somit wird Photolithographie für ein Metallmuster, wie es gewünscht wird, durchgeführt, und das bekannte, oben erwähnte Kurzschluß-Problem, wie oben erwähnt, wird verbessert.Before an ARC layer is formed on the barrier layer, according to the preferred embodiment of the invention, comprising a surface treatment, Oxygen plasma and chemical vapor deposition on the barrier layer performed to form an oxide layer to prevent the Barrier layer is in contact with the ARC layer, and to prevent the Barrier layer with the ARC layer for the production of an unwanted product reacts, which affects the subsequent etching. Thus, photolithography for performed a metal pattern as desired, and the known one above mentioned short-circuit problem, as mentioned above, is improved.
Andere Ausführungsformen der Erfindung werden denjenigen Fachleuten nach Betrachtung der Beschreibung und Durchführung der beschriebenen Erfindung offenbar werden. Es ist beabsichtigt, daß die Beschreibung und die Beispiele lediglich beispielhaften Charakter haben, wobei der getreue Umfang und Geist der Erfindung durch die folgenden Patentansprüche dargelegt wird.Other embodiments of the invention will become apparent to those skilled in the art Consider the description and implementation of the described invention to be revealed. It is intended that the description and examples only have exemplary character, the true scope and spirit of the invention is set forth by the following claims.
Claims (7)
Bilden einer Metallschicht (104), wobei die Metallschicht (104) eine Al-Cu-Legierungsschicht ent hält;
Bilden einer Barriereschicht (106) auf der Metallschicht (104);
Bilden einer Oxidschicht (110) auf der Barriereschicht (106);
Bilden einer organischen, antireflektierenden Beschichtungsschicht (112) auf der Oxid schicht (110), wobei die Oxidschicht (110) durch eine Oberflächenbehandlung der Barrie reschicht (106) unter Verwendung von Sauerstoffplasma gebildet wird.1. A surface treatment method for a metal layer comprising:
Forming a metal layer ( 104 ), the metal layer ( 104 ) including an Al-Cu alloy layer;
Forming a barrier layer ( 106 ) on the metal layer ( 104 );
Forming an oxide layer ( 110 ) on the barrier layer ( 106 );
Forming an organic, anti-reflective coating layer ( 112 ) on the oxide layer ( 110 ), the oxide layer ( 110 ) being formed by surface treatment of the barrier layer ( 106 ) using oxygen plasma.
Bilden einer Barriereschicht (102) unterhalb der Metallschicht (104) auf einem Substrat (100);
Ausbilden der Metallschicht (104) und der Barriereschicht, um eine Metalleitung zu bilden und um das Substrat (100) zu exponieren. 6. The surface treatment method for a metal layer according to claim 1 or 4, wherein the method is applied to a substrate ( 100 ) and comprises:
Forming a barrier layer ( 102 ) below the metal layer ( 104 ) on a substrate ( 100 );
Forming the metal layer ( 104 ) and the barrier layer to form a metal line and to expose the substrate ( 100 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19942119A DE19942119C2 (en) | 1999-09-03 | 1999-09-03 | Surface treatment for a metal layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19942119A DE19942119C2 (en) | 1999-09-03 | 1999-09-03 | Surface treatment for a metal layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19942119A1 DE19942119A1 (en) | 2001-03-22 |
| DE19942119C2 true DE19942119C2 (en) | 2002-08-08 |
Family
ID=7920723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19942119A Expired - Fee Related DE19942119C2 (en) | 1999-09-03 | 1999-09-03 | Surface treatment for a metal layer |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19942119C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100490063C (en) * | 2003-02-07 | 2009-05-20 | Asml控股股份有限公司 | Methods and apparatus for processing semiconductor wafers with plasma processing chambers in a wafer track environment |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61116860A (en) * | 1984-11-12 | 1986-06-04 | Fuji Electric Co Ltd | Formation of multilayer interconnection of semiconductor integrated circuit |
| EP0501178A1 (en) * | 1991-02-25 | 1992-09-02 | International Business Machines Corporation | Bilayer metallization cap for photolithography |
| US5552341A (en) * | 1992-12-10 | 1996-09-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US5607776A (en) * | 1993-09-09 | 1997-03-04 | Applied Materials, Inc. | Article formed by in-situ cleaning a Ti target in a Ti+TiN coating process |
| EP0831523A2 (en) * | 1996-09-23 | 1998-03-25 | Applied Materials, Inc. | Semi-selective chemical vapor deposition of conducting material |
| US5776833A (en) * | 1996-09-04 | 1998-07-07 | Mosel Vitelic Inc. | Method for forming metal plug |
| US5909635A (en) * | 1996-06-28 | 1999-06-01 | Intel Corporation | Cladding of an interconnect for improved electromigration performance |
| JPH11154703A (en) * | 1997-11-20 | 1999-06-08 | Toshiba Corp | Manufacture of semiconductor device |
| EP1001459A2 (en) * | 1998-09-09 | 2000-05-17 | Texas Instruments Incorporated | Integrated circuit comprising a capacitor and method |
-
1999
- 1999-09-03 DE DE19942119A patent/DE19942119C2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61116860A (en) * | 1984-11-12 | 1986-06-04 | Fuji Electric Co Ltd | Formation of multilayer interconnection of semiconductor integrated circuit |
| EP0501178A1 (en) * | 1991-02-25 | 1992-09-02 | International Business Machines Corporation | Bilayer metallization cap for photolithography |
| US5552341A (en) * | 1992-12-10 | 1996-09-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US5607776A (en) * | 1993-09-09 | 1997-03-04 | Applied Materials, Inc. | Article formed by in-situ cleaning a Ti target in a Ti+TiN coating process |
| US5909635A (en) * | 1996-06-28 | 1999-06-01 | Intel Corporation | Cladding of an interconnect for improved electromigration performance |
| US5776833A (en) * | 1996-09-04 | 1998-07-07 | Mosel Vitelic Inc. | Method for forming metal plug |
| EP0831523A2 (en) * | 1996-09-23 | 1998-03-25 | Applied Materials, Inc. | Semi-selective chemical vapor deposition of conducting material |
| JPH11154703A (en) * | 1997-11-20 | 1999-06-08 | Toshiba Corp | Manufacture of semiconductor device |
| EP1001459A2 (en) * | 1998-09-09 | 2000-05-17 | Texas Instruments Incorporated | Integrated circuit comprising a capacitor and method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100490063C (en) * | 2003-02-07 | 2009-05-20 | Asml控股股份有限公司 | Methods and apparatus for processing semiconductor wafers with plasma processing chambers in a wafer track environment |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19942119A1 (en) | 2001-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69935100T2 (en) | Process for etching a metallization by means of a hard mask | |
| DE60012807T2 (en) | Plasma cleaning method for openings in low dielectric constant insulating layer (s) over copper line IC structures | |
| DE69937807T2 (en) | REMOVAL OF OXIDES OR OTHER REDUCIBLE CONTAMINANTS BY PLASMA TREATMENT | |
| EP0654817B1 (en) | Process for fabrication of a matrix of thin film transistors | |
| EP1444724B1 (en) | Method for photolithographic structuring by means of a carbon hard mask layer which has a diamond-like hardness and is produced by means of a plasma-enhanced deposition method | |
| DE3901114C2 (en) | Method of manufacturing a gate electrode | |
| EP0012859B1 (en) | Process for the deposition of a thin-film pattern on a substrate | |
| DE3538328C2 (en) | ||
| DE69724192T2 (en) | Process for etching polycide structures | |
| EP0002669B1 (en) | Method for the removal of matter from a substrate by selective dry etching and application of this method to the manufacture of conductive patterns | |
| DE2723944C2 (en) | Method for producing an arrangement from a structured layer and a pattern | |
| DE4326211A1 (en) | Chemical vapor deposition process for coating semiconductor wafers with titanium silicide | |
| DE19629886A1 (en) | Mfg. semiconductor device with buried electrode conductor | |
| DE69819023T2 (en) | METHOD OF ETCHING A CONDUCTIVE LAYER | |
| DE112006000811T5 (en) | Etching process for CD reduction of ARC material | |
| DE19520768A1 (en) | Prodn. of semiconductor device with thin film resistance | |
| DE102011050953A1 (en) | Tracks and pads and methods of making same | |
| DE19843624C1 (en) | Integrated circuit arrangement and method for its production | |
| DE19942119C2 (en) | Surface treatment for a metal layer | |
| EP0002798B1 (en) | Process for the removal of a metallic layer from a semiconductor body by reactive ion etching | |
| DE10334406A1 (en) | Production of a contact for an integrated semiconductor device comprises forming a dielectric intermediate layer film on a semiconductor substrate, forming a polysilicon film and antireflection film on the film, and further processing | |
| EP0889508B1 (en) | Process for the dry etching of an electrode structure | |
| DE102009046259A1 (en) | Greater adhesion of a PECVD carbon to dielectric materials by providing a bond interface | |
| DE102008049720A1 (en) | A method of passivating exposed copper surfaces in a metallization layer of a semiconductor device | |
| DE19723096A1 (en) | Connecting line formation method for integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: PROMOS TECHNOLOGIES, INC., HSINCHU, TW Owner name: MOSEL VITELIC INC., HSINCHU, TW Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |