DE19940560C2 - Verfahren zur Herstellung eines Halbleiterchips mit nach dem Siliziumprozess einstellbarer elektrischer Eigenschaft - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterchips mit einer integrierten Schaltung, bei dem auf einem Silizium-Wafer eine Viel­ zahl von gleichartigen integrierten Schaltungen hergestellt wird (Siliziumprozess) und zu jeder Schaltung eine strukturierte, elektrisch leitende Schicht als elektrische Kapazität aufgebracht wird. Ein derartiges Herstellungsverfahren ist beispielsweise aus der WO 95/05678 A1 bekannt.

Die auf einem Silizium-Wafer mit den Methoden der Halbleiter­ technologie hergestellten Strukturen bilden bekanntlich elek­ tronische Bauelemente, deren Kooperation die Funktionalität des Halbleiterchips festlegt. Die Strukturen selbst werden üblicherweise unter Verwendung von Masken fototechnisch auf die jeweils ältere Schicht auf dem Halbleiterchip aufge­ bracht. Die beabsichtigte Funktion des Halbleiterchips kann aufgrund von Fehlern im Chipdesign oder durch Einflüsse von Prozessparametern während des Herstellungsprozesses beein­ trächtigt werden oder über mehrere Lose in der Fertigung schwanken. Liegen hergestellte Halbleiterchips aufgrund der genannten Ursachen außerhalb des gewünschten Funktionsfen­ sters, wird meist ein Teilredesign des Halbleiterchips ange­ strebt, um bei zukünftigen Losen die Funktion sicherzustel­ len. Ein Redesign, das beispielsweise geänderte elektrische Eigenschaften fertiger Chips in großem Maßstab, also in Wa­ fer- oder Losgröße, bezweckt, verursacht durch die erforder­ lichen Änderungen im Siliziumprozess jedoch zum einen hohe Kosten und bedingt außerdem deutliche Verzögerungen bezüglich der Markteinführung.

Besonderes Gewicht erhält die genannte Problematik im Zusam­ menhang mit der Herstellung von Chips für kontaktlose Identi­ fikationssysteme, z. B. Chipkarten mit induktiver Kopplung zwischen Karte und Lesegerät. Zur Übertragung der Betriebs­ energie und der Daten wird ein hochfrequentes Magnetfeld ver­ wendet, dessen Frequenz gemäß einer häufig verwendeten Norm bei 13,56 MHz liegt. In der praktischen Ausführung wird dazu der Induktivität der Chipkartenspule zusätzlich eine Kapazi­ tät parallelgeschaltet, so daß ein Parallelschwingkreis ent­ steht, dessen Resonanzfrequenz der Sendefrequenz des Lesege­ rätes entspricht. Bei 13,56 MHz reicht hierzu in der Regel bereits die Eingangskapazität des Halbleiterchips selbst aus, während beispielsweise bei 135 kHz noch ein zusätzlicher dis­ kreter Kondensator benötigt wird.

Die genannte Eingangskapazität des Chips entscheidet demnach speziell bei kontaktlosen Chipkarten über den Wirkungsgrad, d. h. über die Verwendbarkeit der gesamten Produktfamilie für den Kunden. Im Unterschied zu den bei den meisten übrigen Schaltungen zulässigen, relativ breiten Kapazitätsbereichen von beispielsweise, 5 bis 10 pF benötigen die Chips für kon­ taktlose Chipkarten einen wesentlich engeren Wertebereich be­ züglich der Eingangskapazität, beispielsweise 17,3 pF ±3%. Da die Kapazität stark vom Layout der integrierten Schaltung und auch den Prozessparametern bei der Herstellung abhängt, hat man bezüglich dieser elektrischen Eigenschaft derzeit nur die Wahl, sich mit einer geringen Ausbeute zufriedenzugeben, oder zu versuchen - ohne absolute Ergebnissicherheit - über ein aufwendiges Redesign den gewünschten Wert zu erzielen.

Es ist bekannt, z. B. aus der US 4 857 893, eine monolithi­ sche Transpondereinheit, also einen Halbleiterchip mit einer auf dem Chip integrierten Antennenspule, herzustellen, indem nach dem Siliziumprozess, aber vor dem Zerteilen metallische Leiterbahnen beziehungsweise eine spulenförmig strukturierte Schicht mit konventionellen Methoden auf dem Wafer, gleich­ förmig für alle Schaltungen, abgeschieden werden. Diese be­ kannten Maßnahmen werden in der genannten Schrift jedoch in keinen funktionellen oder zeitlichen Zusammenhang mit ge­ wünschten oder getesteten Werten gestellt.

In der WO 95/05678 A1 ist ein Verfahren zur Herstellung von Dünnfilminduktivitäten angegeben, die auf einem Halbleiter­ chip zusammen mit anderen passiven und aktiven Bauelementen integrierbar sind. Als passive Bauelemente sind Widerstände und Kondensatoren angegeben, die auf dem Substrat des Chips als elektrische Leiter integriert sind.

In der US 5,872,040 ist ein Verfahren zur Herstellung eines Dünnfilmkondensators angegeben, der auf einem Substrat aus einem Polymer oder einer Keramik ausgebildet und auf einen genauen Wert getrimmt werden kann, indem eine der als Konden­ satorplatten vorgesehenen Metallschichten nachbearbeitet wird. In Fig. 8 dieser Schrift ist eine Anordnung beschrie­ ben, bei der ein Chip mit einer integrierten Schaltung in ei­ ner Aussparung eines Substrates aus Aluminium oder Kunststoff eingesetzt ist und mit einem gemäß dem angegebenen Verfahren genau justierten elektrischen Widerstand verbunden ist, der an der Oberseite des Substrates aufgebracht ist.

In der WO 97/21118 A1 ist ein kontaktloser Transponder mit einer gedruckten Spulenantenne beschrieben, bei dem eine Leiter­ struktur als Kondensator zum Abstimmen der Resonanzfrequenz aufgebracht ist. Es wird darauf hingewiesen, dass eine Ände­ rung der Frequenz einfach durch eine Änderung der Struktur oder Dicke der Leiterbahn vorgenommen werden kann und damit ein schneller Fertigungsprozess möglich ist.

In der JP 08-107040 A ist eine elektronische Komponente als Bandpassfilter beschrieben, bei der ein durch zwei Leiter­ platten gebildeter Kondensator vorhanden ist und die Frequenz durch Trimmen einer Kondensatorelektrode abgestimmt wird.

In der US 4,560,445 ist ein Verfahren zur Herstellung metal­ lischer Strukturen auf einem Dünnfilmsubstrat beschrieben, bei dem eine strukturierte Kupferschicht mittels galvanischer Abscheidung auf eine elektrisch leitfähige Struktur herge­ stellt wird.

Ziel der vorliegenden Erfindung ist es, ein Verfahren der eingangs genannten Art anzugeben, mit dem die elektrischen Eigenschaften, insbesondere die Eingangskapazität, von Halb­ leiterchips ohne Redesign in großem Maßstab und kostengünstig beeinflußbar sind.

Erfindungsgemäß wird dieses Ziel bei einem Verfahren der ein­ gangs genannten Art dadurch erreicht,

• - daß auf die integrierten Schaltungen jeweils eine indi­ viduell dimensionierte, externe leitende Schicht aufge­ bracht wird,
• - so daß die nach dem Siliziumprozess innerhalb der Viel­ zahl der integrierten Schaltungen zunächst unzulässig variierenden Werte einer bestimmten elektrischen Eigen­ schaft der Schaltungen auf einen gewünschten, im wesent­ lichen einheitlichen Wert eingestellt werden,
• - wobei die individuelle Dimensionierung der externen Schicht jeder integrierten Schaltung in Abhängigkeit von der beim Testen jeweils festgestellten individuellen Ab­ weichung des gemessenen vom gewünschten Wert der elek­ trischen Eigenschaft erfolgt.

Der Erfindung liegt die Idee zugrunde, die Chipeigenschaften nachträglich, also nach Siliziumprozess und Test, nicht mit­ tels Redesign, sondern bei den bereits vorliegenden Halblei­ terbausteinen, durch Aufbringen einer leitenden Schicht für jeden Chip individuell zu justieren. Das Aufbringen der lei­ tenden Schicht, beispielsweise aus Kupfer, erfolgt dabei bevorzugt chemisch additiv auf die einzelnen Schaltungen des Wafers. Diese Variante, bei der die Strukturierung (Belich­ tung) der Schicht individuell, die Beschichtung der Schaltun­ gen aber in einem gemeinsamen Abscheidebad, also gleichzei­ tig, erfolgt, ist besonders wirtschaftlich. Prinzipiell kann das Aufbringen jedoch auch einzeln auf die fertigen, durch Sägen des Wafers erhaltenen Halbleiterchips erfolgen. Gene­ rell kommen außer chemischen auch physikalische Abscheideverfahren, wie Sputtern, in Frage. Es können auch mehrere Schichten übereinander angeordnet werden, die zusammen, bzw. zusammen mit der jeweiligen Schaltung, den gewünschten elek­ trischen Wert ergeben. Die Schichten werden untereinander und gegen den Halbleiterchip durch nichtleitende Schichten iso­ liert.

Das Aufbringen der externen Schicht kann somit kostengünstig und schnell nach dem Siliziumprozess erfolgen. Eine Änderung, der elektrischen Eigenschaften der fertigen Schaltung ist da­ durch problemlos möglich. Die Kapazität der integrierten Schaltung, insbesondere die Eingangskapazität eines Halblei­ terchips für eine kontaktlose Chipkarte, kann nach dem Siliziumprozess an einen gewünschten Wert angepasst werden.

Die Ermittlung der Abweichung der individuellen Werte der Schaltungen bedingt keinen besonderen Aufwand, da die Daten­ basis hierzu, also die Messung der tatsächlichen individuel­ len Werte der Schaltungen, im Rahmen der fertigungsüblichen Tests ohnehin ermittelt wird. Die Erfindung eröffnet über die nachträgliche individuelle Anpassung hinaus die Möglichkeit, die Herstellung der zusätzlichen Justierschicht mit der Be­ reitstellung von zusätzlichen Funktionen bzw. passiven und reaktiven Bauelementen auf dem Chip zu verknüpfen. Dieses Auslagern passiver oder reaktiver Bauteile auf externe Schichten spart im übrigen Platz auf dem für aktive Struktu­ ren benötigten Halbleitermaterial. Durch chemisches Ätzen können die für die Zusatzfunktionen erforderlichen Strukturen aus den leitfähigen Schichten ausgebildet werden.

Die Erfindung ist besonders geeignet für die Herstellung von Kapazitäten zur Stabilisierung der internen Spannungsversor­ gung integrierter Halbleiterschaltungen, außerdem für den Ab­ gleich erforderlicher Schaltungs-Eingangskapazitäten durch externe Kondensatoren. Spezielle Funktionen, wie elektroma­ gnetische Schirmung oder Schutz gegen Ausspähen der Schaltung oder von Daten, oder zusätzliche Bauelemente, wie Spulen, Ka­ pazitäten oder Widerstände können in einer eigenen elektrisch gut leitfähigen Schicht realisiert werden.

Vorteilhafte Ausgestaltungen sind den Unteransprüchen zu ent­ nehmen.

Im Folgenden werden Ausführungsbeispiele der Erfindung be­ schrieben.

Vorteilhaft können folgende Verfahren zur Erzeugung der ex­ ternen Schichten eingesetzt werden:

Aufbringung eines Lackes (Dielektrikum), welcher in einem be­ stimmten Wellenlängenbereich des Lichtes an den Stellen der Be­ lichtung oberflächenaktiviert wird, wodurch an diesen Stellen vorzugsweise Kupfer chemisch abgeschieden werden kann. Die Strukturierung erfolgt dabei beispielsweise über schnell- und kostengünstig erstellbare Fotoplotmasken (CAD/CAM Fotomasken­ plotter) oder maskenlos über eine direkte Belichtung über ei­ ne NC/CNC (numerisch) gesteuerte Laser/UV-Licht-Belichtung. Die Dimensionierung der externen Metallschicht, also primär ihrer Größe und Dicke, kann online individuell entsprechend der in der elektrischen Messung gefundenen IC-Charakteristik auf der Oberfläche des IC's beziehungsweise des Wafers abge­ bildet werden. Die Metallschichtdicken können anhand der Ab­ scheidungsmenge vorzugsweise im chemischen Cu-Bad oder galva­ nisch individuell variiert werden.

Eine weitere Verfahrensvariante besteht in der Aufbringung einer elektrisch leitfähigen Tinte, welche mittels eines NC/CNC gesteuerten Ink-Jet-Kopfes strukturgenau und individu­ ell entsprechend der nachträglich zu justierenden elektri­ schen Eigenschaft auf der Oberfläche des IC's/Wafers abge­ schieden werden kann. Die Variationen der Schichtdicken er­ folgen auch hierbei über die Abscheidungsmenge.

Claims (8)

1. Verfahren zur Herstellung von Halbleiterchips mit einer integrierten Schaltung, bei dem
eine Vielzahl von gleichartigen integrierten Schaltungen auf einem Silizium-Wafer hergestellt wird und
zu jeder Schaltung eine strukturierte, elektrisch leitende Schicht als elektrische Kapazität aufgebracht wird,
dadurch gekennzeichnet,
dass zu jeder Schaltung ein Wert einer bestimmten Kapazität der Schaltung bestimmt wird und
die elektrisch leitende Schicht jeweils so auf einem Halblei­ terchip des Wafers hergestellt wird, dass der Wert dieser be­ stimmten Kapazität für alle Schaltungen des Wafers an einen vorgegebenen Wert angepasst wird.

2. Verfahren nach Anspruch 1, bei dem Strukturen der elektrisch leitenden Schicht für jede auf dem Wafer vorhandene Schaltung individuell festgelegt werden und die Schicht danach gemeinsam entsprechend den vorgese­ henen Strukturen aufgebracht wird.

3. Verfahren nach Anspruch 2, bei dem zur Herstellung der elektrisch leitenden Schicht ein dielek­ trischer Lack aufgebracht und durch Belichtung zu oberflä­ chenaktivierten Bereichen strukturiert wird und eine Metall­ schicht auf diese Bereiche abgeschieden wird.

4. Verfahren nach Anspruch 3, bei dem die Strukturierung mittels Fotoplotmasken erfolgt.

5. Verfahren nach Anspruch 3, bei dem die Strukturierung über eine direkte Belichtung mittels einer elektronisch gesteuerten Laser- oder UV-Lichtquelle erfolgt.

6. Verfahren nach Anspruch 2, bei dem zur Herstellung der elektrisch leitenden Schicht eine elektrisch leitfähige Tinte mittels eines elektronisch gesteuer­ ten Ink-Jet-Kopfes strukturgenau aufgebracht wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Eingangskapazität einer für eine kontaktlose Chipkarte vorgesehenen Schaltung als die bestimmte Kapazität an einen vorgegebenen Wert angepasst wird.

8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem mit dem Aufbringen der elektrisch leitenden Schicht die Kapa­ zität und gleichzeitig mindestens ein weiteres passives Bau­ element ausgebildet werden.