DE19934646A1

DE19934646A1 - Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes

Info

Publication number: DE19934646A1
Application number: DE1999134646
Authority: DE
Inventors: Joerg Vogt; Jochen Ertel; Adolf Finger
Original assignee: Technische Universitaet Dresden
Current assignee: Vogt Joerg Prof Dr 01277 Dresden De
Priority date: 1999-07-16
Filing date: 1999-07-16
Publication date: 2001-02-01
Anticipated expiration: 2019-07-17
Also published as: DE19934646C2; DE10082067D2; WO2001006662A1; AU6979300A

Abstract

Der Erfindung, die ein Verfahren und eine Vorrichtung zur iterativen Decodierung von verketteten Codes betrifft, liegt die Aufgabe zugrunde, die extrinsic Information, die zwischen den Soft-In-Soft-Out-Decodern (SISO) des Teilcodes während der Decodierung ausgetauscht wird, in ihrem Speicherbedarf zu minimieren. Dies wird dadurch gelöst, daß nach der Berechnung der extrinsic Werte in den SISO-Decodern eine Transformation auf diese angewendet wird. Diese Transformation bewirkt eine Verringerung der Größe des Zwischenspeichers der extrinsic Information. Beim nächsten Zugriff auf die extrinsic Information wird die Transformation durch eine entsprechende inverse Transformation wieder aufgehoben.

Description

Die Erfindung betrifft ein Verfahren zur iterativen Decodierung von verketteten Codes bei dem Zuverlässigkeitsinformationen zwischen den Teildecodern ausgetauscht werden. Bei diesem Verfahren wird das Codewort durch die Kombination von mehreren Untercodes gebildet.

Iterative Decodierverfahren sind beispielsweise aus der US 5 446 747 und der US 5 563 897 bekannt. In der DE 195 26 416 A1 wird die Verwendung eines adaptiven Abbruchkriteriums beim iterativen Decodieren übertragener, multidimensional codierter Information beschrieben.

Iterativ decodierte Codes sind z. B. Turbo-Codes, seriell verkettete Codes und Produktcodes. Zur Decodierung der Teilcodes werden in der Regel Soft-In-Soft-Out Symbol- oder Sequenzschätzer verwendet, die Zuverlässigkeitsinformationen untereinander austauschen.

Bei einem Verfahren zur iterativen Decodierung von verketteten Codes, bei dem Zuverlässigkeitsinformationen (L-Werte) zwischen verschiedenen Teildecodern ausgetauscht werden, wird das Codewort durch die Kombination mehrerer Untercodes gebildet. Die Decodierung dieser Codes erfolgt in der Regel iterativ, d. h. es besteht eine Rückkopplung zwischen den Teildecodern. Dabei werden nacheinander die Teilcodes decodiert und das Decodierergebnis, die sogenannte extrinsic Information, als a-priori Information den anderen Decodern zur Verfügung gestellt. Beispiele für iterativ decodierte Codes sind Turbo-Codes und seriell verkettete Codes. Turbo-Codes wurden erstmalig in G. Berrou, A. Glavieux, P. Thitimajshima, "Near Shannon limit error-correcting coding: Turbo codes" Proc. 1993 International Conference Communication, Genf, Mai 1993, Seiten 1064-1070, vorgestellt. Seriell verkettete iterativ decodierte Codes sind in S. Benedetto, G. Montorsi, "Serial concatenation of block and convolutional codes" Electron. Lett., vol. 32, no. 10, Seiten 887- 888, Mai 1996 beschrieben.

Turbo-Codes werden seit wenigen Jahren eingesetzt und sind als grundlegendes Verfahren zur Kanalcodierung für den Mobilfunkstandard der dritten Generation "IMT-2000" vorgeschlagen worden. Turbo-Codes haben den Vorteil eines hohen Codiergewinnes und können flexibel an die Kanalerfordernisse angepaßt werden.

Zur iterativen Decodierung werden Decoder für die Teilcodes verwendet, welche neben den Zuverlässigkeitswerten des übertragenen Codeworts außerdem a-priori Informationen nutzen können. Als Decodierergebnis wird eine extrinsic Information berechnet, welche den Decodern der anderen Teilcodes wiederum als a-priori Information zur Verfügung steht. Diese Decoder werden allgemein SISO (Soft-In-Soft-Out) genannt.

Realisierungen eines SISO-Decoders sind z. B. MAP oder SOVA-Decoder. Der MAP- Algorithmus wurde in L. Bahl, J. Cocke, F. Jelinek, and J. Raviv, "Optimal decoding of linear codes for minimizing symbol error rate" IEEE Transactions on Information Theory, Seiten 284-287, März 1974 beschrieben. Der SOVA- Algorithmus wurde in J. Hagenauer et al. "Iterative ("Turbo") decoding of systematic convolutional codes with MAP and SOVA algorithms", ITG Fachtagung "Codierung", München, Okt. 1994, beschrieben.

Da im Coder die Informationssymbole in der Regel verschachtelt den Teilcodern zugeführt werden, ist bei der Decodierung ein Zwischenspeicher für die extrinsic Information zum Aufheben der Verschachtelung notwendig. Dieser Zwischenspeicher verbraucht einen erheblichen Anteil an der für den gesamten Decoder notwendigen Fläche auf einem Schaltkreis.

Bei einer ASIC Realisierung eines iterativen Decoders wird üblicherweise der SISO-Decoder so gestaltet, daß mit ganzen Zahlen (Integer) für die extrinsic Information gearbeitet wird. Die benötigte Wortbreite dieser Darstellung bestimmt zusammen mit der Verschachtelungstiefe die notwendige Größe des extrinsic Zwischenspeichers.

Der Erfindung liegt die Aufgabe zugrunde, das iterative Decodierverfahren hinsichtlich des Realisierungsaufwandes so zu verbessern, daß der für die Decodierung notwendige extrinsic Zwischenspeicher bei gleicher Leistungsfähigkeit des Decoders kleiner sein kann, als es nach dem Stand der Technik üblich ist.

Gemäß der Erfindung wird diese Aufgabe durch ein Verfahren mit den im Oberbegriff des Anspruchs 1 genannten Merkmalen dadurch gelöst, daß die berechnete extrinsic Information mit einer Anzahl m-Bit vor der Speicherung in einem Zwischenspeicher in eine Zahlendarstellung mit einer geringeren Anzahl n-Bit transformiert und beim Auslesen aus dem Zwischenspeicher durch eine Rücktransformation die ursprüngliche Zahlendarstellung wiederhergestellt wird.

In einer Ausgestaltung der Erfindung wird die Transformation so vorgenommen, daß die berechneten extrinsic Werte einer Quantisierung unterworfen und danach binär codiert werden.

In einer weiteren Ausgestaltung der Erfindung wird die Transformation so vorgenommen, daß die Quantisierung nichtlinear erfolgt.

In einer weiteren Ausgestaltung der Erfindung ist die Quantisierungskennline so gestaltet, daß kleine Amplitudenwerte der extrinsic Information feiner unterteilt werden als große Werte. Bei einer geeigneten Einteilung der Intervalle ergibt sich keine signifikante Verschlechterung des Decodierergebnisses.

Gemäß der Erfindung wird die Aufgabe außerdem durch eine Vorrichtung in Verbindung mit den im Oberbegriff des Anspruchs 8 genannten Merkmalen dadurch gelöst, daß zwischen einem Teildecoder und einem Zwischenspeicher Mittel zur Transformation einer Anzahl m- Bit in eine Anzahl n-Bit und zwischen einem Zwischenspeicher und einem Teildecoder Mittel zur Rücktransformation einer Anzahl n-Bit in eine Anzahl m-Bit vorgesehen ist, wobei die Anzahl m-Bit größer als die Anzahl n-Bit ist.

Vorteilhaft ist als Mittel zur Transformation und Rücktransformation jeweils eine Transformationsbox vorgesehen.

Der Vorteil der Erfindung besteht darin, daß der erforderliche Speicherbedarf für den Zwischenspeicher auf ein Minimum reduziert werden kann, ohne die Decodierleistung des Decoders signifikant zu beeinträchtigen.

Das Verfahren kann prinzipiell für alle Decodierverfahren verwendet werden, die extrinsic Informationen zwischenspeichern.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles näher erläutert. In den zugehörigen Zeichnungen zeigen:

Fig. 1 ein Blockschaltbild eines Turbo-Code Encoders

Fig. 2 ein Blockschaltbild eines Turbo-Code Decoders

Fig. 3 ein Blockschaltbild bei Durchführung von Transformation und Rücktransformation

Fig. 4 eine Quantisierungskennline der extrinsic Information

Fig. 5 ein Beispiel für eine Transformationstabelle

Fig. 6 ein Beispiel für eine Rücktransformation

Fig. 7 eine Darstellung eines Simulationsergebnisse.

Im Bereich der Kanalcodierung spielen Turbo-Codes aufgrund des hohen erzielbaren Codierungsgewinns eine wichtige Rolle. Turbo-Codes sind parallel verkettete rekursive systematische Faltungscodes. Die Struktur eines herkömmlichen Turbo-Code Encoders mit zwei Faltungscodes der Einflußlänge von drei Symbolen ist in Fig. 1 dargestellt. Ein Faltungscoder verwendet die Informationssymbole u_k direkt während der anderer Faltungscoder diese Informationssymbole verschachtelt (interleavt) verarbeitet. Die Redundanzsymbole des ersten Faltungscoders werden als u^p _k1 und die Redundanzsymbole des zweiten Faltungscoders werden als u^p _k2 bezeichnet. Die Redundanzsymbole können mittels eines optionalen Punktierungsblocks selektiv gelöscht werden, um eine bestimmte Coderate zu erzielen. Die verbleibenden Redundanzsymbole bilden zusammen mit den Informationssymbolen das zu übertragende Codewort.

Der iterative Turbo-Decoder ist eine Decoderanordnung, die für die Decodierung von Turbo- Codes geeignet ist und dort Anwendung findet. Fig. 2 zeigt eine herkömmliche Turbo- Decoder Struktur. Die vom Demodulator kommenden Daten werden den einzelnen SISO- Faltungsdecodern, die den jeweiligen Encodern entsprechen, zugeführt. Der Decodiervorgang erfolgt iterativ, d. h. nach der Decodierung eines Teilcodes erfolgt die Decodierung des anderen Teilcodes unter Einbeziehung des Decodierergebnisses (extrinsic Information) des vorherigen Prozesses. Der Turbo-Decoder kann mit einem einzigen SISO-Decoder, der zeitmultiplex betrieben wird, oder parallel (zwei SISO für eine Iterationsstufe) aufgebaut werden. Auch Mischformen sind möglich.

In der Fig. 3 ist ein Blockschaltbild dargestellt, das sich bei Durchführung von Transformation und Rücktransformation in Form von dazu eingesetzten Boxen ergibt. Einem SISO-Decoder ist eine T-Box nachgeschaltet, mit deren Hilfe eine Anzahl m-Bit auf eine Anzahl n-Bit transformiert wird. Diese reduzierte Anzahl von Bit wird zur Verarbeitung zwischengespeichert. Nach der Verarbeitung wird die reduzierte Anzahl mittels einer T^-1-Box, die dem Zwischenspeicher nachgeschaltet ist, in das ursprüngliche Format rücktransformiert, bevor diese von einem weiteren SISO-Decoder weiterverarbeitet wird.

Zur Decodierung der einzelnen Faltungscodes wird generell ein Soft-Input-Soft-Output Decoder (SISO) verwendet. Dieser kann durch verschiedene Algorithmen realisiert werden (MAP, Max-Log-MAP, SOVA).

Für die Sofiwerte werden allgemein logarithmierte Wahrscheinlichkeitsverhälnisse (L-Werte) verwendet. Der Betrag |L(û_k)| gibt die Zuverlässigkeit der Entscheidung an, das Vorzeichen sign (L(û_k)) stellt die harte Entscheidung dar. Als Decodierergebnis des SISO-Decoders wird die extrinsic Information L_e(û_k) für das Informationssymbol u_k bereitgestellt. Diese berechnet sich wie folgt:

L_e(û_k) = L(û_k) - L(u_k) - L_cy^s _k (1)

Dabei stellt L(û_k) die Zuverlässigkeit des k-ten Informationssymbols, L(u_k) die a-priori In formation über das zu decodierende Bit und L_ey^s _k die Kanalinformation des zu decodierenden Bits dar.

Die berechneten extrinsic Werte werden mit Hilfe einer Tabelle oder durch logische Verknüpfungen quantisiert und binär codiert. Diese Aufgabe kann durch Tabellenauslese in einem Schritt erfolgen, wie in Fig. 5 dargestellt. Die ermittelten Werte werden dann in dem extrinsic Zwischenspeicher abgelegt.

Bevor die Werte für die nächste Iterationsstufe wieder Verwendung finden, wird die ursprüngliche Zahlendarstellung wiederhergestellt. Diese Aufgabe kann wiederum durch Tabellenauslese realisiert werden, wie in Fig. 6 dargestellt. Eine weitere Möglichkeit der Rücktransformation stellt die Realisierung durch logische Verknüpfungen dar. In Fig. 3 ist das Transformationsverfahren als separates Modul (T-Box) dargestellt. Prinzipiell läßt sich die Funktionalität der T-Box und T^-1-Box auch in das SISO-Modul integrieren.

Das erfindungsgemäße Verfahren erlaubt die Verwendung von 3-bit breitem extrinsic Zwischenspeicher ohne signifikante Verschlechterung der Decodierleistung. Als Beispiel ist in Fig. 7 das Simulationsergebnis der Bitfehlerrate (BER) mit und ohne extrinsic Transformation dargestellt. Für die Simulation der Bitfehlerrate wurde ein Turbo-Code mit dem Generatorpolynom (g_feedback, g_parity) = (7_oct, 5_oct) der Teilcodes, die Blocklänge 668 bits, ein AWGN-Kanal und als SISO-Decoder ein Max-Log-MAP Decoder verwendet.

Claims

1. Verfahren zur iterativen Decodierung von verketteten Codes, bei dem nacheinander die einzelnen Teilcodes decodiert werden und eine extrinsic Information zwischen den Teildecodern über einen Zwischenspeicher ausgetauscht wird, dadurch gekennzeichnet, daß die berechnete extrinsic Information mit einer Anzahl m-Bit vor der Speicherung in einem Zwischenspeicher in eine Zahlendarstellung mit einer geringeren Anzahl n-Bit transformiert und beim Auslesen aus dem Zwischenspeicher durch eine Rücktransformation die ursprüngliche Zahlendarstellung wiederhergestellt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichet, daß die Transformation der extrinsic Werte mit Hilfe einer Quantisierung derselben erfolgt.

3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Transformation der extrinsic Werte mit Hilfe einer nichtlinearen Quantisierungskennlinie erfolgt.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß durch die Quantisierungskennlinie kleine Werte feiner aufgelöst werden als große Werte.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Quantisierungsergebnisse binär codiert werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Transformation und Rücktransformation der extrinsic Information durch Tabellenauslese erfolgt.

7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Transformation und Rücktransformation der extrinsic Information durch logische Operationen erfolgt.

8. Vorrichtung zur iterativen Decodierung von verketteten Codes, bei der eine extrinsic Information zwischen Teildecodern (Decoder 1, 2) über Zwischenspeicher (Interleaver) ausgetauscht wird, dadurch gekennzeichnet, daß zwischen einem Teildecoder (Decoder 1) und einem Zwischenspeicher Mittel zur Transformation einer Anzahl m-Bit in eine Anzahl n-Bit und zwischen einem Zwischenspeicher und einem Teildecoder (Decoder 2) Mittel zur Rücktransformation einer Anzahl n-Bit in eine Anzahl m-Bit vorgesehen ist, wobei die Anzahl m-Bit größer als die Anzahl n-Bit ist.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß als Mittel zur Transformation und Rücktransformation jeweils eine Transformationsbox (T-Box, T^-1-Box) vorgesehen ist.