DE19815825A1

DE19815825A1 - Analoge Entzerrer und Decoder für verzerrende Nachrichtenübertragungskanäle

Info

Publication number: DE19815825A1
Application number: DE1998115825
Authority: DE
Inventors: Joachim Hagenauer
Original assignee: Individual
Current assignee: Individual
Priority date: 1997-06-14
Filing date: 1998-04-08
Publication date: 1999-10-14

Abstract

Die Erfindung ist ein Zusatz zur Patentanmeldung DE Nr. 19725275.3 "Verfahren und Einrichtung zur analogen Detektion und Decodierung" und betrifft die Erweiterung der dort angemeldeten Methoden auf "Entzerrerverfahren und Entzerrergeräte für verzerrenden Nachrichtenübertragungskanälen", wie sie bei leitungsgebundener Übertragung und im Mobilfunk auftreten, die im Gegensatz zum Stand der Technik nicht durch sequentielle Algorithmen und prozessorgesteuerte, oder digital implementierte Einrichtungen, sondern durch parallele, rückgekoppelte, lineare und nichtlineare Netzwerke implementiert werden. Diese verarbeiten analoge, also zeit- und wertkontinuierliche Signale, und der Entzerrer akzeptiert, verarbeitet und liefert solche analoge "Soft"-Werte. In vielen Fällen arbeitet der Entzerrer nahezu verzögerungsfrei und ist nur durch die Laufzeit und die Einschwingvorgänge in seiner Schnelligkeit begrenzt, welche durch die der Schaltung vorhandenen parasitären Widerstände und Kondensatoren bestimmt sind. Besonders effektiv ist die Verbindung solcher Entzerrerschaltungen mit analogen Decodern, wie sie in der Patentschrift (HagP97) beschrieben sind. Das Entzerrernetzwerk ist mit dem Decodernetzwerk vorwärts und rückwärts verkoppelt, so daß während des Einschwingvorganges ständig Information zwischen beiden ausgetauscht wird. Die Decodierung kann auch mit Teilnetzwerken durchgeführt werden, die parallel, seriell oder verschachtelt konkateniert sind. DOLLAR A Darüber hinaus wird ...

Description

1 Einleitung

Ein Kernproblem der Empfängertechnik ist die Entzerrung bei dispersiven Kanälen. Dabei wird das Übersprechen, das durch Übertragung digitaler Daten über nicht ideale Kanäle mit nicht-idealer Impulsantwort entsteht, möglichst wieder beseitigt.

2 Stand der Technik

Standardtechniken der Entzerrung digitaler Daten, wie lineare Entzerrung, quantisierte Rückkopplung und Maximum-Likelihood-(ML) Entzerrung sind wohlverstanden und z. B. in [Pro95] dargestellt. Neuerdings werden auch sogenannte "Soft-in/Soft-out" Entzerrer [Hag92] verwendet, die nicht nur "Soft"-Werte als Eingangswerte verwenden, sondern auch solche produzie ren. Die ML oder Maximum-a-posteriori (MAP) Verfahren arbeiten bisher algorithmisch und sequentiell in digitalen Prozessoren und verwenden z. B. den Viterbi-, den SOVA oder den Bahl-Algorithmus und daraus durch Ver einfachungen abgeleitete Algorithmen [HOP96].

3 Aufgabe

Die oben beschriebenen Entzerreralgorithmen benötigen A/D-Wandler, und eine gewisse Verarbeitungszeit (Latenz), da sie taktgesteuert, mit Speichern und Prozessoren arbeiten. Latenzzeiten sind aber immer kritisch, da auf den Übertragungsweg Verzögerungen aller Art auftreten. Anderseits wird von solchen Algorithmen verlangt, daß sie "Soft"-Werte abgeben. Dadurch werden sie noch komplizierter und ihre Verarbeitungszeit steigt an. Da sie am Eingang und am Ausgang zeitdiskret, aber wertkontinuierlich arbeiten, stellt sich die Aufgabe, ob nicht gleich analog zu verarbeitet werden kann, zumal die empfangenen Signale, auch wenn sie Digitalsignale tragen, analog sind und häufig auch die Ausgangssignale analog sind, wie z. B. Sprachsignale.

4 Lösung

Die vorliegende Erfindung will die Aufgabe der Entzerrung und der Weiter verarbeitung von Digitalsignalen analog lösen: Es werden bei den Empfängern auch zur internen Signalverarbeitung "Soft"-Werte herangezogen, d. h. es werden durchwegs analoge (reelle und zeitkontinuierliche) Signalwerte ver wendet, die in einer Schaltung durch Strom- und/oder Spannungswerte dar gestellt sind. Dies stellt einen Schritt dar, der von der digitalen (binären) Welt zurück zu der analogen Welt führt. Dieser Teil des Empfängers wird realisiert als analoges, paralleles, nichtlineares Netzwerk, das mit den emp fangenen Werten geladen wird und nach einem Einschwingvorgang die Er gebniswerte in analoger Form vorlegt. Das Vorzeichen dieser Ergebniswerte ist dann die Binärentscheidung, der Betrag ist dann die Zuverlässigkeit die ser Entscheidung. Dabei werden die Netzwerkkomponenten optimal nach der MAP-Regel erworben und miteinander durch den Austausch von extrinsi scher Information [HOP96] verknüpft. So erreicht man eine gute Näherung zu der globalen MAP-Lösung.

Die Vorteile dieser neuen Methode liegen darin, daß praktisch ohne Verzöge rung ("no latency") entschieden wird, keine Information verschwendet wird, hochparallel und integriert verarbeitet wird und "Soft"-Werte, d. h. Bits mit Zuverlässigkeit am Ausgang vorliegen. Es wird angestrebt, die Netzwerke als integrierte analoge Transistorschaltungen nach bekannten Entwurfsme thoden zu realisieren. Natürlich können diese Netzwerke auch auf bisherigen sequentiellen Rechnern nachgebildet werden.

5 Grundlage der Erfindung 5.1 L-Werte und "Soft"-Bits

In dieser Einführung wiederholen wir teilweise Grundbegriffe aus (HagP97) beschränken wir uns auf binäre Werte, obwohl das Prinzip der L-Werte, wie in [Ber98] beschrieben, auch auf nichtbinäre Alphabete ausgedehnt werden kann.

Die Bits kann man als abstrakte Elemente beliebig bezeichnen, also wie meist üblich mit 0,1 oder - wie hier verwendet - mit +1, -1. Man führt dann noch die Wahrscheinlichkeiten ein und die Loglikelihood-Verhältnisse (LLR)

L(x) ist eine reelle Zahl und die binäre (harte) Entscheidung ist

x = sign(L(x)) (2)

und

|L(x)| (3)

bedeutet die Zuverlässigkeit von x.

Mit

λ(x) = E(x) = tanh(L(x)/2) (4)

bezeichnet man das sog. "Soft"-Bit, dessen Werte im Bereich von -1 bis +1 liegen.

5.2 Addition von Bits

Addiert man zwei statistisch unabhängige Bits (im GF(2) bzw. modulo 2)

x₃ = x₁ ⊕ u₂ (5)

so gilt für die "soft"-Bits [HOP96]

λ(x₃) = λ(x₁).λ(x₂), (6)

wobei die Muliplikation, die der reellen Zahlen ist. Für die L-Werte gilt dann die Beziehung

L(x₃) = 2.atanh(tanh(L(x₁)/2).tanh(L(x₂)/2)), (7)

die wir mit dem "Boxplus"-Symbol abkürzen:

L(x₃) = L(x₁) L(x₂). (8)

Diese Netzwerkelements können wie in den Bildern 1, 2, 3 und 4 ausgeführt, auch als Bauteil realisiert werden.

Für die "Boxplus" Operation gilt die Näherung [HOP96]:

L(x₃) ≈ signL(x₁).signL(x₂).min(|L(x₁)|, |L(x₂)|) (9)

Das Element bildet ein wesentliches Bauteil in den nachfolgenden Reali sierungen der Erfindung.

Falls man bei einer Implementierung die Multiplikation scheut, kann man auch in den Log-λ-Bereich Λ gehen. (Diese Definition ist von [HagP97] leicht verschieden):

Λ(x) = -ln(sign(x)λ) = -ln(sign(x) tanhL(x)/2). (10)

Umgekehrt erhält man

λ = sign(x)e^-Λ^(x), (11)

Damit hat man die durch einfache Addition reeller positiver Zahlen aus zuführende Betragsbeziehung

|Λ(x₃)| = |Λ(x₁)|+|Λ(x₂)|, (12)

während für das Vorzeichen x_i = ±1 gilt

x₃ = x₁ ⊕ x₂.

Bei einer Schaltung könnte man also Betrag Λ und Vorzeichen x auf ge trennten Leitungen führen.

5.3 Übertragung von Bits über nicht-frequenzdispersive Kanäle

Nach der Übertragung des Bits x über einen BSC oder einen Gaußschen/Fading Kanal, hat man den Empfangswert y und

und mit den L-Werten

Dabei ist L_c = 4a.E_s/N₀ für einen Fading Kanal mit der Amplitude a. Für den Gaußschen Kanal ist a = 1 und für den BSC ist L_c gleich

L_c = log((1-P₀)/P₀).

Deshalb wird L_c die Zuverlässigkeit oder Kanalzustandsinformation (CSI) des Kanals genannt.

Das Netzwerk wird gemäß der Erfindung mit den Werten L(x|y) geladen, wobei die CSI und die a priori Information bekannt sein müssen und, wie im Bild 5 gezeigt, gewichtet werden. Ist L(x) nicht bekannt, so wird es zu Null gesetzt.

5.4 Übertragung von Bits über frequenzdispersive Kanäle bzw. Kanäle mit Mehrwegeausbreitung

Ein frequenzselektiver Kanal ist beschrieben durch Bild 6. Nach der Über tragung des Bits x über einen solchen Kanal gilt,

mit dem Gaußschen Rauschen

Das LLR für binäre Daten ist dann

Die gesamte APP Metrik ist damit

und das Softbit wird

λ_i = E{x_i} = tanh(L(x_i|y_i)/2)

Diese Formeln werden nun in eine Schaltung nach Bild 7 umgesetzt. Vom Kanal her wird die Schaltung mit den Werten y_i geladen und nach dem Ein schwingen der Schaltung werden L_i Werte weiter gegeben. z_i wird mit h_i ^*bzw. mit L_ch_i ^* multipliziert und nur der Realteil weitergegeben. Wenn ein Deco der angeschlossen ist, werden nur die gestrichelt gezeichneten extrinsischen Werte weiter gegeben. Dafür wird aber die extrinsische Ergebnisinformation des Decodernetzwerkes oder des Quellendecoders oder einer ähnlichen nach geschalteten Einrichtung an Punkt Re zugefügt. Die in der Rückführung vor Punkt A eingefügte Nichtlinearität ist wieder der tanh(x/2) oder eine pas sende Näherung, die auf den Maximalwert vom Betrag Eins begrenzt. Bei Kanälen mit höherem Gedächtnis erhöhen sich im Gegensatz zur Trellis darstellung die Zahl der Knoten nicht, lediglich die Zahl der Verbindungen steigt. Allerdings steigt die Zahl der Knoten mit der Zahl der Bits pro Rah men.

5.5 Bausteine und Aufbau des Decodiernetzwerkes

Die Bausteine des evtl. nachfolgenden Decodiernetzwerkes sind wie in [HagP97] beschrieben

1. Element Kanalgewichtung
2. Element L nach λ und Element λ nach L
3. Element L nach Λ und Element Λ nach L
4. Element binäre Addition und entsprechende Elemente in λ (Multipli kation), L (Boxplus) und Λ (Addition)
5. Ausführungsbeispiel Boxplus
6. Element Λ-Addition und Näherung der Boxplus-Operation getrennt nach Vorzeichen und Betrag.

Ein "Kreis"- oder "Boxplus"-Element ohne gepfeilte Linien bedeutet, daß jede Linie doppelt ist, also aus dem bidirektionalem Element Signale heraus- und hereingehen. Es läuft dann sowohl im Entzerrernetzwerk, als auch im Decodiernetzwerk ein eventuell durch das Eigenrauschen oder durch passen de Anfangswerte getriggerter Ausgleichsvorgang ab. Nach einer frei wählba ren Zeit werden die "Soft Outputs" der gewünschten Bits abgegriffen. Die Zeitkonstanten des Decodiernetzwerkes und des Entzerrernetzwerkes können verschieden eingestellt werden.

Die Operationen der Netzwerke können im L-, λ- oder Λ-Bereich durch geführt werden. Die nichtlinearen Transformationen können auch durch Ta feln realisiert werden. Die Implementierung der Netzwerke können auf ver schiedene Art erfolgen:

1. Realisierung mit diskreten Bauelementen
2. Integration analoger Bausteine und ihrer Verknüpfungen durch Tran sistorschaltungen auf Silizium
3. Realisierung durch programmierbare Prozessoren und durch integrier te digitale Schaltungen

5.6 Adaption der Entzerrerkoeffizienten

Das Entzerrernetzwerk benötigt wie jedes andere Entzerrerverfahren die Kenntnis der Koeffizienten {h_i}. Es sei z_i der empfangene Wert y_i vermindert um die Summe über x_jh_j über alle j ≠ i. Dabei ist _i entweder ein bekanntes Trainingsbit oder das soft entzerrte Bit. Dann erhält man wie man aus dem Kanalmodell 6 sieht, einen verrauschten Wert für h_i

_i = z_i = z_i _i

dessen Mittelwert E{ _i} der beste Schätzwert für h_i ist. Die Mittelwertbil dung kann, wie im Bild 9 gezeigt, etwa durch ein RC-Glied erfolgen, des sen Zeitkonstante der Veränderungszeitkonstante des Mehrwegekanals ent spricht.

Das gleiche Verfahren ist auch für die Koeffizienten h_i-j in den Zweigen von Abb. 6 durchzuführen, wobei der entsprechende Zweig mit z_i-j zu verwenden ist. Bekannte Trainingsbits werden vorteilhaft über ihre aprio ri Information L_i = ±∞ eingegeben und bedürfen so keiner besonderen Behandlung. Richtig decodierte Bits erhalten immer größere L-Werte und wandeln sich so zu Trainingsbits. Auch ein blinde oder halbblinde Entzer rung ist so möglich.

5.7 Verbindung des Entzerrer-, bzw. Decodiernetzwerkes mit der D/A-Wandlung von Parameter- bzw Abtastwerten

Die Ausgangswerte des Entzerrer- bzw. des Decodiernetzwerkes sind L-Werte, die auch als Soft-bits durch tanh(L/2) dargestellt werden können. Mit die sen läßt sich, wie in [Hag97f] beschrieben, eine verbesserte Rekonstruktion durchführen: Wir verwenden jetzt den den analogen "Soft"-Bit Wert

λ(x_k|y_k) = tanh(L(x_k|y_k)/2) (16)

statt _k zur Rekonstruktion der Abtastwerte. Für großes L(x_k|y_k), d. h. guten Kanal, besteht kein Unterschied zum hart entschiedenen Bit, da der tanh in die Sättigung geht. Statt der der Rekonstruktion mit den hart quantisierten Abtastwerten

wird jetzt

verwendet, was zu einem deutlich kleineren Rekonstruktionsfehler führen kann.

Dies läßt sich nun erfindungsgemäß auch durch ein Netzwerk durchführen, besonders vorteilhaft, wenn die Ergebnisse in Ringstruktur vorliegen, wie im Bild 10 gezeigt.

6 Ausführungsbeispiele für Entzerrernetzwerke

Im folgenden werden einige Ausführungsbeispiele gegeben, wie die Erfindung in Kombination mit anderen Methoden der digitalen Übertragungstechnik in Übertragungssysteme eingebaut werden kann. Bei einer seriellen Über tragung der Bits werden diese seriell/parallel gewandelt und dann an das Entzerrernetzwerk gelegt. Besonders vorteilhaft wirkt sich die Erfindung bei einer parallelen Übertragung aus, bei der alle Bits dem Entzerrer parallel übergeben werden.

6.1 Übertragung mit Blockcodes und "Guard" Intervall

Ein Blockcode fügt in bekannter Weise zu K Informationsbits Redundanz dazu, sodaß ein Block von N bit entsteht, der über einen verzerrenden Kanal mit der Impulsantwort der Länge 2L+1 übertragen werden soll. Dazu werden nun wie in Bild 11 gezeigt, die letzten 2L+1 Bits als Präfix vorab übert ragen. Damit wird wie bei einem "tailbiting" Faltungscode das Gedächtnis des Kanals geladen. Beim Empfang werden wie im Bild 12 wieder die 2L+1 ersten Werte y_i abgeschnitten, da diese noch vom vorherigen Block beein flußt sein können. Diese Technik ist bei OFDM unter dem Namen "Guard Interval" bekannt und dient dort dazu im Frequenzbereich das Überspre chen zu beseitigen. Hier wird sie jedoch in neuer und andersartiger Weise im Zeitbereich verwendet. Dafür bildet die Empfangsfolge ein zyklische Folge und damit das Entzerrernetzwerk einen Ring, der durch die N Kanalwerte geladen wird und N entzerrte Werte L(x_i|y_i)) weitergibt. Der Decoder erhält damit vom Entzerrer augenblicklich und parallel "soft Werte". Ist der Ka naldecoder wieder durch einen Soft-In/Soft/out-Decoder realisiert, wie in [HagP97] beschrieben, so tauschen beide Decodiernetzwerke augenblicklich ihre extrinsische Information aus, arbeiten gleichzeitig und ohne Zwischen speicherung und unnötige Verzögerung. Es kann vorteilhaft sein, mehrere Rahmen parallel zu entzerren und zu decodieren.

Ebenso können auch bekannte Bits für die letzten 2L+1 Hits verwendet werden, was aber zu einem längeren Block führt.

6.2 Ausführungsbeispiel Entzerrernetzwerk mit Tailbiting Faltungscode

Eine besonders logische und elegante Anwendung der Erfindung ergibt sich, wenn ein Block von Daten durch einen "Tailbiting" Faltungscode codiert, durch einen "Interleaver" verschachtelt und durch die oben beschriebene Zy klisierung über den Mehrwegekanal übertragen wird: Dann sind Empfänger und Decoder zwei ringförmige Schaltungen, welche durch den De-Interleaverring verbunden sind, um ihre extrinsischen Informationswerte auszutauschen. Bild 13 zeigt solch ein Netzwerk mit einem einfachen Faltungscode mit Gedächtnis 1 und Rate 1/2. Simulationsergebnisse mit einem K = 1 Fal tungscode, der einen Block von 20 Bits erzeugt und über einen Kanal mit den Anzapfungen {h_i} = {0.5, 0.707, 0.5} zeigen im Bild 14 das Einschwingver halten der 20 Bits des Entzerrer-Netzwerkes und im Bild 15 das Einschwing verhalten der 10 decodierten Bits des Decoder-Netzwerkes. Beide Netzwerke schwingen jedoch bedingt durch die Kopplung, über den Interleaverring zu sammen ein.

6.3 Realisierung des Entzerrer Netzwerkes durch einen Pro zessor

Obwohl das Hauptanliegen der Erfindung die Realisierung durch analoge und integrierte Schaltungen ist, kann auch eine mehr konventionelle pro zessororientierte Implementierung durchgeführt werden. Dazu werden die Operationen taktweise ausgeführt und die Ausgänge über einen Zwischen speicher and die nächste Verknüpfungsoperation weitergegeben. Mit dieser Anordnung lassen sich neue einlaufende Bits und ihre L-Werte sequentiell verarbeiten.

Literatur

[HagP97] J. Hagenauer, "Verfahren und Einrichtung zur analogen Detektion und Decodierung", Deutsche Patentanmeldung DE Nr. 197 25 275.3 14. 06. 1997).
[Hag97f] J. Hagenauer, "Vom Analogwert zum Bit und zurück", Frequenz 51 (1997), Heft 9-10, S. 221-227.
[Pro95] J. Proakis, "Digital Communications", Prentice Hall, Berlin. 1995.
[Fri95] B. Friedrichs, "Kanalcodierung", Springer Verlag, Berlin. 1995.
[HH89] J. Hagenauer, P. Hoeher, "A Viterbi algorithm with soft-decision outputs and its applications", Proc. GLOBECOM '89, Dallas, Texas, pp. 47.11-47.1.7, Nov. 1989.
[BKH97] G. Bauch, H. Khorram, J. Hagenauer, "Iterative equalization and decoding in mobile communications systems," in Proceedings of EPM- CC'97, Bonn, Germany, September 1997.
[HOP96] J. Hagenauer, E. Offer, L. Papke, "Iterative decoding of binary block and convolutional codes", IEEE Trans. an Inf. Theory, vol. IT- 42, pp 429-425, March 1996.
[Ber98] J. Berkmann "Iterative decoding with non-binary alphabets", IEEE Communications Letters, vol.2, May 1998.
[Hag92] J. Hagenauer, "Soft-In/Soft-Out: The benefits of using soft deci sions in all stages of digital receivers", in Proc. 3rd Int. Workshop on DSP Techniques applied to Space Communications, ESTEC Noordwijk, The Netherlands, Sept. 1992.
[BGT93] C. Berrou et al., "Near Shannon limit error-correcting and deco ding: Turbo-Codes (1), "Proc. IEEE International Conference on Com munication (ICC), Geneva, Switzerland" pp. 1064-1070, May 1993.

Abbildungsverzeichnis

1 Nichtlineares Element zur Transformation von L nach λ und λnach L . . . 6
2 Nichtlineares Element L nach Λ und Element Λ nach L . . . 6
3 Element binäre Addition (mod 2 bzw. XOR-Addition) und die entsprechenden Elemente in λ (Multiplikation), L (Box plus) und Λ (Addition) . . . 7
4 Ausführungsbeispiel Boxplus-Addition . . . 8
5 Element Kanalgewichtung: Erzeugung der Eingangswerte des Netzwerkes aus den empfangenen Werten y, der Kanalzu standsinformation L_c

und der a priori Information L(x) . . . 10
6 Frequenzselektiver Kanal . . . 10
7 Schaltung des analogen Entzerrers . . . 12
8 Detailliertes Ausführungsbeispiel bidirektionaler Bauteile . . . 15
9 Schaltung zur Schätzung und Adaption der Entzerrerkoeffizi enten zum Einbau in die Entzerrerschaltung . . . 15
10 Ausführungsbeispiel einer DA-Wandlerschaltung mit Softbits aus der Entzerrer-, bzw. Decoderschaltung . . . 18
11 Erzeugung ein Präfix zur Erzielung zyklischer Empfangswer te, die in einem Ringnetzwerk entzerrt werden . . . 18
12 Abschneiden der ersten Empfangswerte zur Erzielung zykli scher Empfangswerte, die in eimem Ringnetzwerk entzerrt werden . . . 18
13 Entzerrer und Decoderschaltung mit zyklischer Übertragung und nachgeschaltetem Decodernetzwerk mit einfachem Fal tungscode mit Rate 1/2. Der Code ist in "Tailbiting"-Form . . . 19
14 Einschwingverhalten der 20 Bits des Entzerrer-Netzwerkes. Entzerrer mit zyklischer Übertragung und nachgeschaltetem Decodernetzwerk . . . 20
15 Einschwingverhalten der 10 decodierten Bits des Decoder- Netzwerkes gekoppelt mit dem Entzerrer. Decodernetzwerk mit einfachem Faltungscode mit Rate 1/2. Der Code ist in "Tailbiting"-Form . . . 21

Claims

1. Verfahren und Einrichtung zur Entzerrung bei frequenzselektiven Kanälen, wie sie z. B. bei einer Übertragung mit Mehrwegeausbreitung und/oder über verzerrenden Leitungen entstehen, dadurch gekennzeichnet, daß der Entzerrer aus einem parallelen nicht- linearen Netzwerk besteht, für das aus dem Kanalmodell eine Schaltung abgeleitet wird und nach der Struktur von Bild 7 realisiert wird. Dabei werden alle in einem Ausbreitungsweg inzidenten Bits oder Symbole durch ihre Loglikelihood-Werte als reelle Größen dargestellt werden. Diese Größen können als Ströme, Ladungen oder Spannungen in einer diskreten oder inte grierten analogen Schaltung, aber auch als reelle Fest- oder Fließkommava riablen, z. B. in einem Prozessor oder einem Schaltkreis dargestellt werden. Neben diesen Bausteinen sind im Entzerrernetzwerk oder im Prozessor Spei cher, Umsetzungstabellen, und Nichtlinearitäten vorhanden. Die Nichtlinea ritäten sind typischerweise, aber nicht notwendigerweise Tangenshyperbolicus- und inverse Tangenshyperbolicus-Funktionen und ihre Realisierungen durch Approximationen etwa durch Geradenstücke. Das Netzwerk wird durch y den empfangenen Kanalwert, z. B. den Matched-Filter Ausgang geladen. Das Netzwerk kann im Rückkopplungszweig durch Filter beliebiger Ordnung in seinem Einschwingverhalten beeinflußt werden. Nach Abklingen des Ein schwingvorganges werden die entzerrten Kanalwerte ausgelesen und/oder an die nächste Verarbeitungsstufe weitergegeben.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Entzer rernetzwerk einen Block oder mehrere Blöcke von Daten entzerrt, die durch (2L+1) bekannte Bits (beispielsweise Nullbits) abgeschlossen werden, wobei (2L+1) die maximale Länge der Impulsantwort ist. Dann beginnt und endet das Entzerrernetzwerk nach Abb. 7 mit bekannten Bits, deren apriori Werte zu ±∞ bzw. den höchsten Systemwert, gesetzt werden.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Entzerrernetz werk einen Block oder mehrere Blöcke von Daten mit jeweils N bits deco diert, wobei jeweils die (2L+1) letzten Bits des Blockes als Vorwort zuerst übertragen wird, die resultierenden ersten (2l±1)y_i-Werte abgeschnitten wer den, so daß das Äquivalent eines "Tailbiting Codes" entsteht, der durch den Kanal codiert wird. Demzufolge bildet das Entzerrer-Netzwerk einen ge schlossenen Ring mit N Elementen.

4. Verfahren nach den Ansprchen 1 bis 3 dadurch gekennzeichnet, daß die Kanalanzapfungswerte h_i dadurch ermittelt werden, daß für jede Anzap fung h_i ein Schätzwert dadurch gewonnen wird, daß das Softbit x_i mit dem entsprechenden empfangenen Wert z_i multipliziert wird und dann ein Mittel wert für h_i gebildet wird, beispielsweise durch ein RC-Glied mit angemessen hoher Zeitkonstante.

5. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß, wenn in die N Datenbits bekannte Bits zur Kanalschätzung eingestreut werden, für diese die apriori Werte zu ±∞, bzw. den höchsten Systemwert, gesetzt werden, so daß diese bekannten Bits zur Kanalschätzung etwa durch das Verfahren nach Anspruch 4 herangezogen werden können.

6. Verfahren und Einrichtung, dadurch gekennzeichnet, daß für die dem Entzerrer nach den Ansprüchen 1-6 nachfolgender Einrichtung ein Deco der eines fehlerkorrigierenden Codes eingesetzt wird. Dies kann ein Blockco de sein, der mit einem Decodiernetzwerk decodiert wird und dessen extrin sische Ausgangsinformationen als apriori Werte an das Entzerrernetzwerk zurückgekoppelt werden. Besonders geeignet sind jedoch ein Faltungscode mit Abschluß durch bekannte Bits oder oder ein Faltungscode mit zykli schem Abschluß, derart daß die bekannten (Tail)- Bits mit ±∞, bzw. dem höchstmöglichen Wert im Schaltkreis oder Prozessor bewertet werden oder beim zyklischen Abschluß der Decoder eine Ringstruktur hat. Bei einem zy klischen Faltungscode ("tail-biting") werden in bekannter Weise die letzten M Bits des Blockes in das Gedächtnis M des Encoders geladen. Beide Deco dierringnetzwerke werden nun erfindungsgemäß durch einen Interleaverring, d. h. ein ringförmiges Verbindungsnetzwerk, miteinander verbunden, über den die extrinsischen Ausgangsinformationen beider Netzwerke ausgetauscht wird und der derart gestaltet wird, daß die die größtmögliche statistische Un abhängigkeit erreicht wird.

7. Verfahren und Einrichtung zur Rekonstruktion eines Parameterwertes oder Abtastwertes, dessen Binärrepräsentation gegebenenfalls durch einen fehler korrigierenden Code geschützt übertragen wird, bei Bedarf durch ein Netz werk etwa nach Anspruch 1-5 oder einen anderen soft-output Entzerrer ent zerrt und schließlich gegebenfalls noch durch ein Netzwerk nach Anspruch 6 decodiert wird, dadurch gekennzeichnet, daß die L-Werte des Soft-Outputs in Soft-bits verwandelt werden, beispielsweise durch eine tanh-Transformation und diese zur weichen Rekonstruktion des Parameterwertes beispielsweise durch Ge wichtung mit 2^-i und Summation verwendet werden, wobei letzteres auch durch ein Netzwerk erfolgen kann. Darüberhinaus können die LL-Werte etwa durch eine RC-Schaltung mit angepaßter Zeitkonstante festgehalten wer den, um als gewichtete Anfangswerte als apriori Information des nächsten korrelierten Parameterwertes Verwendung zu finden.

8. Einrichtung nach den Ansprüchen 1-7 dadurch gekennzeichnet, daß die in 1-7 beschriebene Schaltkreise durch integrierte Schaltungen, etwa durch Transistorfunktionen implementiert wer den und mit bekannten Methoden etwa auf Silikon realisiert werden.