DE19838108A1 - Randstruktur für Hochvolt-Halbleiterbauelemente - Google Patents

Randstruktur für Hochvolt-Halbleiterbauelemente

Info

Publication number
DE19838108A1
DE19838108A1 DE19838108A DE19838108A DE19838108A1 DE 19838108 A1 DE19838108 A1 DE 19838108A1 DE 19838108 A DE19838108 A DE 19838108A DE 19838108 A DE19838108 A DE 19838108A DE 19838108 A1 DE19838108 A1 DE 19838108A1
Authority
DE
Germany
Prior art keywords
edge structure
zones
semiconductor
semiconductor region
annular zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19838108A
Other languages
English (en)
Other versions
DE19838108B4 (de
Inventor
Jenoe Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19838108A priority Critical patent/DE19838108B4/de
Publication of DE19838108A1 publication Critical patent/DE19838108A1/de
Application granted granted Critical
Publication of DE19838108B4 publication Critical patent/DE19838108B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft eine Randstruktur für Hochvolt-Halbleiterbauelemente mit einem ein Oberflächen-Halbleitergebiet (15) des einen Leitungstyps aufweisenden Halbleiterkörper (1) und mit ringförmigen Zonen (14) des anderen Leitungstyps. Die ringförmigen Zonen (14) sind dabei so in das Halbleitergebiet (15) eingebettet, daß dieses zusammenhängend gestaltet ist und durch die ringförmigen Zonen nicht unterbrochen wird.

Description

Die vorliegende Erfindung betrifft eine Randstruktur für Hochvolt-Halbleiterbauelemente mit einem ein Oberflächen- Halbleitergebiet des einen Leitungstyps aufweisenden Halblei­ terkörper und mit ringförmigen Zonen des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, die im Bereich des Oberflächengebiets vorgesehen sind.
Bekanntlich werden ringförmige Zonen, sogenannte Schutzringe, und/oder Feldplatten in den verschiedensten Variationen ein­ gesetzt, um bei planaren Halbleiterbauelementen den Verlauf der lateralen elektrischen Feldstärke so zu gestalten, daß ein elektrischer Durchbruch zuverlässig vermieden werden kann. Bei den gekannten Halbleiterbauelementen kann es sich dabei beispielsweise um Leistungs-MOS-Feldeffekttransistoren oder um IGBTs (Bipolartransistor mit isoliertem Gate) han­ deln.
Eine derartige bestehende Randstruktur für einen Leistungs- MOS-Feldeffekttransistor ist in Fig. 3 gezeigt. Dieser beste­ hende Leistungs-MOS-Feldeffekttransistor weist einen n⁻-lei­ tenden Silizium-Halbleiterkörper 1 auf, der mit einer n⁺-lei­ tenden Kontaktzone 2 zu einem Drainkontakt 3 aus beispiels­ weise Aluminium versehen ist, an welchem eine Spannung +U an­ liegt. Anstelle der n⁺-leitenden Kontaktzone 2 kann gegebe­ nenfalls auch eine p⁺-leitende Zone vorgesehen werden. In die der Kontaktzone 2 gegenüberliegende Oberfläche des Halblei­ terkörpers 1 sind eine n⁺-leitende Sourcezone 4, eine p⁺-lei­ tende Zone 5 und eine p-leitende Zone 6, die einen Kanalbe­ reich bildet, eingebettet. Im Bereich oberhalb der Zone 6 ist in einer Isolierschicht 7 aus beispielsweise Siliziumdioxid eine Gateelektrode 8 aus n⁺-leitendem polykristallinem Sili­ zium vorgesehen, die mit einer aus Aluminium bestehenden Kon­ taktschicht 9 verbunden ist, an welcher eine Gatespannung +UG anliegt. Durch die Isolierschicht 7 sind noch Sourcekontakte 10 aus beispielsweise Aluminium geführt, die geerdet sind.
Die Zonen 4, 5, 6 sind zur Vermeidung von Feldstärkenspitzen, die zu einem elektrischen Durchbruch führen, von p-leitenden ringförmigen Zonen 11 und n-leitenden ringförmigen Zonen 12 umgeben. Die Zonen 12 sind dabei höher dotiert als das Halb­ leitersubstrat 1.
Auf der Isolierschicht 7 sind noch Feldplatten 13 aus bei­ spielsweise dotiertem polykristallinem Silizium oder Alumini­ um vorgesehen, die jeweils mit den p-leitenden Zonen 11 bzw. der Zone 6 verbunden sind.
Die ringförmigen, p⁺-leitenden Zonen 11 sind zwischen den ringförmigen n-leitenden Zonen 12 vorgesehen, so daß diese Zonen 12 kein zusammenhängendes Gebiet bilden. Die Feldplat­ ten 13 liegen bevorzugt in den Bereichen oberhalb der Zonen 12, also zwischen den Zonen 11, und können gegebenenfalls aus mehreren Segmenten und auch aus verschiedenen Materialien be­ stehen. Ebenso ist es möglich, die Isolierschicht 7 stufen­ förmig zu gestalten.
Eine Randstruktur sollte aus Platzgründen möglichst schmal sein und dennoch zuverlässig einen elektrischen Durchbruch verhindern. Auch sollte eine solche Randstruktur einfach her­ stellbar sein und keine aufwendigen Verfahrensschritte erfor­ dern.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Rand­ struktur für Hochvolt-Halbleiterbauelemente zu schaffen, die schmal gestaltet ist, einfach hergestellt werden kann und dennoch zuverlässig einen elektrischen Durchbruch zu verhin­ dern vermag.
Diese Aufgabe wird bei einer Randstruktur der eingangs ge­ nannten Art erfindungsgemäß dadurch gelöst, daß die ringför­ migen Zonen so in das Halbleitergebiet eingebettet sind, daß dieses wenigstens teilweise zusammenhängend gestaltet ist.
In vollkommener Abkehr vom bisherigen Stand der Technik sind also bei der erfindungsgemäßen Randstruktur die bisherigen ringförmigen Zonen-des einen Leitungstyps zusammenhängend in einem einzigen Halbleitergebiet ausgeführt, in das die ring­ förmigen Zonen des anderen Leitungstyps eingebettet sind. Mit anderen Worten, bei einem beispielsweise n⁻-leitenden Halb­ leitersubstrat weist die Randstruktur ein zusammenhängendes n-leitendes Halbleitergebiet auf, in das ringförmige p-lei­ tende Zonen eingebettet sind. Diese p-leitenden Zonen können beispielsweise in dem Halbleitergebiet vergraben sein, so daß sie von diesem umgeben sind.
Bei einer derartigen Gestaltung der Randstruktur wird das Halbleitergebiet zum Rand hin von Ladungsträgern ausgeräumt, wobei die laterale Ausdehnung der Raumladungszone mit der Spannung anwächst. Das Halbleitergebiet zwischen den ringför­ migen Zonen ist vorzugsweise so hoch dotiert, daß es zwischen den ringförmigen Zonen an Ladungsträgern ausgeräumt ist, be­ vor ein Durchbruch auftritt.
Bei der erfindungsgemäßen Randstruktur wird also das Halblei­ tergebiet, das vorzugsweise n-leitend ist, von den ringförmi­ gen Zonen, die dann p-leitend sind, nicht vollkommen unter­ brochen. Es ist vielmehr miteinander über und/oder unter den ringförmigen Zonen oder zwischen diesen mit Segmenten unter­ einander verbunden, so daß es zusammenhängend ist.
Ein derartiger Aufbau der Randstruktur stellt sicher, daß die Breite der Raumladungszone entlang der Oberfläche in Richtung auf den Rand des Halbleiterbauelementes bei steigender anlie­ gender Spannung stetig und monoton zunimmt. Damit kann ein annähernd linearer oder anderer gewünschter Spannungsverlauf entlang der Oberfläche des Halbleiterbauelementes erreicht werden.
Auch ist es möglich, den Rand schmaler als bei bisherigen Halbleiterbauelementen zu gestalten, da keine zweidimensiona­ le Abschirmung erforderlich ist, was selbst dann gilt, wenn die Abstände zwischen den ringförmigen Zonen sehr klein ge­ macht werden.
Selbstverständlich ist es auch möglich, bei der erfindungsge­ mäßen Randstruktur zusätzlich noch Feldplatten anzuwenden, die in üblicher Weise gestaltet werden können. Gleiches gilt für eine stufenförmig ausgeführte Isolierschicht sowie für eine unterteilte Gestaltung der Feldplatten.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch eine Randstruktur gemäß einem er­ sten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 2 einen Schnitt durch eine Randstruktur gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfin­ dung und
Fig. 3 einen Schnitt durch eine bestehende Randstruktur.
Die Fig. 3 ist bereits eingangs erläutert worden. In den Fig. 1 und 2 werden für einander entsprechende Teile die gleichen Bezugszeichen wie in Fig. 3 verwendet.
Fig. 1 zeigt eine Randstruktur, bei der ringförmige p-leiten­ de Zonen 14 in ein n-leitendes Halbleitergebiet 15 eingebet­ tet sind. Die ringförmigen Zonen 14 sind p- oder p⁺-dotiert und in dem Halbleitergebiet 15 vergraben.
Wird an die Randstruktur von Fig. 1 eine Spannung angelegt, so wird das Halbleitergebiet 15 in dieser Figur von rechts nach links an Ladungsträgern ausgeräumt, wobei die laterale Ausdehnung der Raumladungszone mit der Spannung anwächst. Die Bereiche des Halbleitergebietes 15 zwischen den ringförmigen Zonen 14 sind so hoch dotiert, daß sie ausgeräumt werden, be­ vor ein Durchbruch auftreten kann.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel der Erfindung, bei dem die ringförmigen Zonen 14 nicht in dem Halbleiterge­ biet 15 vergraben sind. Vielmehr sind diese ringförmigen Zo­ nen 14 so in dem Halbleitergebiet 15 vorgesehen, daß dieses zusammenhängend gestaltet ist. Dies kann dadurch geschehen, daß das Halbleitergebiet auf einer Seite (in Fig. 2 auf der Oberseite) zusammenhängend ausgeführt oder durch Segmente zwischen den ringförmigen Zonen 14 miteinander verbunden ist.
Durch den in Fig. 2 gezeigten Aufbau der Randstruktur ist si­ chergestellt, daß die Breite der Raumladungszone entlang der Oberfläche in Richtung auf den Rand hin stetig und monoton zunimmt. Damit kann ein annähernd linearer oder anderer, ge­ wünschter Spannungsverlauf entlang der Oberfläche erreicht werden.
Gegebenenfalls können zusätzlich noch Feldplatten 13 vorgese­ hen werden, die mit den ringförmigen Zonen 14 verbunden sind.
Die Herstellung der Zonen 14 kann beispielsweise durch Ionen­ implantation oder auch durch Diffusion erfolgen. Eine Ionen­ implantation wird bevorzugt dann angewandt, wenn die Zonen 14, wie im Ausführungsbeispiel von Fig. 1, in dem Halbleiter­ gebiet 15 vergraben sind.
Bezugszeichenliste
1
Halbleiterkörper
2
Kontaktzone
3
Drainkontakt
4
Sourcezone
5
p⁺-leitende Kontaktzone
6
p-leitende Zone
7
Isolierschicht
8
Gateelektrode
9
Gatekontakt
10
Sourcekontakt
11
p-leitende ringförmige Zone
12
n-leitende ringförmige Zone
13
Feldplatte
14
p-leitende ringförmige Zone
15
n-leitendes Halbleitergebiet

Claims (5)

1. Randstruktur für Hochvolt-Halbleiterbauelemente, mit einem ein Oberflächen-Halbleitergebiet (15) des einen Leitungstyps aufweisenden Halbleiterkörper (1) und mit ringförmigen Zonen (14) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, die im Bereich des Halbleitergebiets (15) vor­ gesehen sind, dadurch gekennzeichnet, daß die ringförmigen Zonen (14) so in das Halbleitergebiet (15) eingebettet sind, daß dieses wenigstens teilweise zusam­ menhängend gestaltet ist.
2. Randstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die ringförmigen Zonen (14) im Halbleitergebiet (15) ver­ graben sind.
3. Randstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitergebiet (15) so hoch dotiert ist, daß es zwischen den ringförmigen Zonen (14) an Ladungsträgern ausge­ räumt ist, bevor ein Durchbruch auftritt.
4. Randstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß im Bereich zwischen den ringförmigen Zonen (14) auf einer Isolierschicht (7) Feldplatten (13) vorgesehen sind, die je­ weils mit einer entsprechenden ringförmigen Zone (14) verbun­ den sind.
5. Randstruktur nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitergebiet (15) durch Segmente zwischen den ringförmigen Zonen (14) zusammenhängend gestaltet ist.
DE19838108A 1998-08-21 1998-08-21 Randstruktur für Hochvolt-Halbleiterbauelemente Expired - Fee Related DE19838108B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19838108A DE19838108B4 (de) 1998-08-21 1998-08-21 Randstruktur für Hochvolt-Halbleiterbauelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19838108A DE19838108B4 (de) 1998-08-21 1998-08-21 Randstruktur für Hochvolt-Halbleiterbauelemente

Publications (2)

Publication Number Publication Date
DE19838108A1 true DE19838108A1 (de) 2000-03-02
DE19838108B4 DE19838108B4 (de) 2005-05-25

Family

ID=7878341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19838108A Expired - Fee Related DE19838108B4 (de) 1998-08-21 1998-08-21 Randstruktur für Hochvolt-Halbleiterbauelemente

Country Status (1)

Country Link
DE (1) DE19838108B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0095755A2 (de) * 1982-05-28 1983-12-07 Siemens Aktiengesellschaft Halbleiterbauelement mit Planarstruktur
US5347155A (en) * 1992-05-21 1994-09-13 U.S. Philips Corporation Semiconductor device having a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region
WO1996026547A1 (en) * 1995-02-20 1996-08-29 Rohm Co., Ltd. Semiconductor device with guard ring and process for its production
GB2318684A (en) * 1996-10-15 1998-04-29 Int Rectifier Corp High voltage power schottky diode with aluminium barrier metal spaced from guard ring

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0095755A2 (de) * 1982-05-28 1983-12-07 Siemens Aktiengesellschaft Halbleiterbauelement mit Planarstruktur
US5347155A (en) * 1992-05-21 1994-09-13 U.S. Philips Corporation Semiconductor device having a lateral DMOST with breakdown voltage raising zones and provisions for exchanging charge with the back gate region
WO1996026547A1 (en) * 1995-02-20 1996-08-29 Rohm Co., Ltd. Semiconductor device with guard ring and process for its production
GB2318684A (en) * 1996-10-15 1998-04-29 Int Rectifier Corp High voltage power schottky diode with aluminium barrier metal spaced from guard ring

Also Published As

Publication number Publication date
DE19838108B4 (de) 2005-05-25

Similar Documents

Publication Publication Date Title
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10297021B4 (de) Grabenstruktur für Halbleiterbauelemente
DE3145230A1 (de) "halbleiteranordnung"
DE3537004A1 (de) Vdmos-baustein
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE3331329A1 (de) Vertikales mosfet-bauelement
EP1008184A1 (de) Lateral-hochspannungstransistor
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE60029554T2 (de) Halbleiterbauelement mit hochspannungselement
DE112014006030T5 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE4435458C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE19705791C1 (de) Leistungs-MOSFET
DE19923466A1 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
WO2000017931A1 (de) Halbleiterbauelement mit feldformungsgebieten
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE19741167C2 (de) Randstruktur für ein Halbleiterbauelement
DE19838108A1 (de) Randstruktur für Hochvolt-Halbleiterbauelemente
DE10005772B4 (de) Trench-MOSFET
DE10317381B4 (de) Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee