DE19828668A1 - Verfahren zur Übernahme von in einem ROM-Speicher enthaltenen Daten in einem RAM-Speicher - Google Patents

Abstract

Zur Übernahme von in einem ROM-Speicher enthaltenen Daten in einem einen Arbeitsspeicherbereich aufweisenden RAM-Speicher eines Prozessorsystems werden die Daten aus dem ROM-Speicher zunächst in einen solchen Bereich des RAM-Speichers kopiert, der durch dieselben Adressen adressierbar ist wie der ROM-Speicher. Danach wird der Adressierungsbereich des gesamten Arbeitsspeicherbereiches des RAM-Speichers so geändert, daß der Anfang dieses Arbeitsspeicherbereiches dem Anfang desjenigen Bereiches des RAM-Speichers überlagert ist, in welchem die aus dem ROM-Speicher kopierten Daten enthalten sind, woraufhin der ROM-Speicher deaktivierbar ist.

Description

Die Erfindung betrifft ein Verfahren zur Übernahme von in ei­ nem ROM-Speicher enthaltenen Daten in einem als Arbeits­ speicher dienenden RAM-Speicher eines Prozessorsystems, wel­ ches einen Prozessor aufweist, der über Daten-, Adreß- und Steuerbusleitungen mit den genannten Speichern sowie mit wei­ teren Einrichtungen zur Datenaufnahme und Datenabgabe verbun­ den ist, wobei in dem ROM-Speicher für einen Programmablauf dienende Daten enthalten sind und wobei in dem RAM-Speicher ein Arbeitsspeicherbereich für den genannten Prozessor fest­ gelegt ist.

Ein derartiges Verfahren wird aus unterschiedlichen Gründen durchgeführt. Ein Grund liegt darin, daß das Prozessorsystem nach der Übernahme von in seinem ROM-Speicher enthaltenen Da­ ten in dem zugehörigen RAM-Speicher lediglich auf den RAM- Speicher zugreifen muß, der in der Regel kürzere Zugriffs­ zeiten aufweist als der ROM-Speicher. Dies kommt dem Einsatz des Prozessorsystems bei der Bearbeitung von zeitkritischen Vorgängen, wie sie gerade bei vermittlungstechnischen Prozes­ sen auftreten können, zu gute. Zu solchen vermittlungstechni­ schen Prozessen gehören das Erkennen und Verarbeiten von Teilnehmerzustandsänderungen, Signalisierungskriterien, etc. Ein weiterer Grund kann darin liegen, daß nach Durchführung der Datenübernahme praktisch nur auf einen einzigen Speicher zuzugreifen ist, was die Steuerung durch das Prozessorsystem vereinfacht.

Bei der Übernahme der in einem ROM-Speicher enthaltenen Daten in einem RAM-Speicher sind bisher in einem Prozessorsystem gesonderte Bausteine eingesetzt worden, wie ein einen direk­ ten Speicherzugriff ermöglichender DMA-Baustein. Dies stellt einen zuweilen nicht erwünschten Bauteileaufwand dar. Eine andere Möglichkeit ist auch darin gesehen worden, den betref­ fenden Übernahmevorgang in mehreren gesonderten Schritten durch den Prozessor des Prozessorsystems selbst durchführen zu lassen. Dies hat sich jedoch als zu zeit- und codeaufwen­ dig herausgestellt.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einem Verfahren der eingangs genannten Art der Übernahmevorgang auf relativ einfache Weise und ohne zu­ sätzlichen Bauteileaufwand durchgeführt werden kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Ver­ fahren der eingangs genannten Art erfindungsgemäß dadurch, daß die Daten aus dem ROM-Speicher unter Steuerung durch den Prozessor zunächst in einen solchen Bereich des RAM-Speichers kopiert werden, der durch dieselben Adressen adressierbar ist wie der ROM-Speicher, und daß danach der Adressierungsbereich des Arbeitsspeicher­ bereiches des RAM-Speichers so geändert wird, daß der Anfang dieses Arbeitsspeicherbereiches dem Anfang desjenigen Berei­ ches des RAM-Speichers überlagert ist, in welchem die aus dem ROM-Speicher kopierten Daten enthalten sind.

Die Erfindung bringt den Vorteil mit sich, daß die Übernahme von im ROM-Speicher enthaltenen Daten in dem RAM-Speicher durch einen einstufigen, schnellen Datentransfer und damit innerhalb einer kürzeren Initialisierungsphase erfolgen kann als dies bisher möglich war, ohne daß zusätzliche Bauteile erforderlich sind. Der erwähnte Datentransfer vom ROM-Spei­ cher in den RAM-Speicher erfolgt in einem einzigen Schritt, und die dann erfolgenden Maßnahmen stellen letztlich ledig­ lich Adressenänderungen bzw. Adressenzuweisungen zu den ein­ zelnen RAM-Speicherbereichen dar, nach deren Ausführung mit einem zusammenhängenden Adressierungsraum für die ROM-Daten und dem Arbeitsspeicherbereich gearbeitet werden kann, was zu einem beschleunigten Ablauf von im ROM-Speicher enthaltenen Programindaten führt bzw. führen kann. An dieser Stelle sei angemerkt, daß unter einem ROM-Speicher im vorliegenden Fall irgendein Festspeicher verstanden wird, wie z. B. ein EPROM- Speicher, ein Flash-Speicher, etc. und daß unter einem RAM- Speicher irgendein Schreib-Lese-Speicher verstanden wird, wie z. B. ein SRAM- oder DRAM-Speicher. Im übrigen sei hier noch angemerkt, daß nicht sämtliche im ROM-Speicher gespeicherten Daten jeweils in den RAM-Speicher kopiert bzw. transferiert werden müssen; es ist durchaus vorstellbar, daß es in einigen Fällen genügt, lediglich einige der in einem ROM-Speicher insgesamt gespeicherten Daten in einen RAM-Speicher zu trans­ ferieren.

Vorzugsweise wird der ROM-Speicher nach dem Kopieren seiner Daten in den RAM-Speicher in einen Energiesparmodus über­ führt. Dies bringt den Vorteil einer Absenkung des Energie­ verbrauchs beim Betrieb des Prozessorsystems mit sich.

Zweckmäßigerweise wird bei Abgabe von die einzelnen mit dem Prozessorsystem verbundenen Einrichtungen für eine Datenüber­ tragung selektiv freigebenden Befehlen (Chip-Select-Signale) durch den Prozessor oder einen gesonderten Freigabegenerator (Chip-Select-Generator) der zunächst den ROM-Speicher frei­ gebende Befehl nach der Übernahme von dessen Daten durch den Prozessor unwirksam gemacht und anschließend wird der für den RAM-Speicher vorgesehene entsprechende Befehl zur Übernahme der betreffenden Daten von dem genannten Prozessor aktiviert. Dies ermöglicht in vorteilhafter Weise eine einfache Adres­ sierung.

Anhand von Zeichnungen wird die Erfindung nachstehend bei­ spielsweise näher erläutert.

Fig. 1 zeigt schematisch ein Blockdiagramm eines Prozessor­ systems, bei dem die vorliegende Erfindung anwendbar ist,

Fig. 2a) bis 2d) veranschaulichen schematisch die einzelnen Schritte des Verfahrens gemäß der Erfindung.

Das in Fig. 1 in einem Blockschaltbild dargestellte Prozes­ sorsystem umfaßt eine Zentraleinheit bzw. einen Prozessor CPU, bei dem es sich beispielsweise um den Prozessor MPC860 der Firma Motorola, Inc. handeln kann. Der Prozessor CPU ist über Daten-, Adreß- und Steuerbusleitungen B1, 32 (im einzel­ nen nicht dargestellt) mit einem ROM-Speicher M1, das heißt einem Festspeicher, und einem RAM-Speicher M2, das heißt ei­ nem Schreib-Lese-Speicher, verbunden. Darüber hinaus ist noch eine Eingabe/Ausgabe-Einrichtung I/O als eine Einrichtung zur Datenaufnahme und Datenabgabe vorgesehen, die über die Bus­ leitung B2 mit dem Prozessor CPU verbunden ist. Die betref­ fende Eingabe-/Ausgabeeinrichtung I/O weist gemäß Fig. 1 eine Reihe von Eingängen/Ausgängen ea1 bis eay auf, über die je­ weils eine Datenabgabe bzw. Datenaufnahme möglich sein soll.

Zu den in Fig. 1 angedeuteten Speichern M1 und M2 ist noch anzumerken, daß der ROM-Speicher M1 über die m Einzelleitun­ gen aufweisende Busleitung B1 mit dem Prozessor CPU verbunden ist, während der RAM-Speicher M2 über die n Einzelleitungen aufweisende Busleitung B2 mit dem Prozessor CPU verbunden ist. Die Anzahl m der Einzelleitungen kann dabei zum Beispiel 8 betragen, und die Anzahl n der Einzelleitungen kann bei­ spielsweise 32 betragen. Der ROM-Speicher M1 kann dabei eine Zugriffszeit von beispielsweise 200 ns haben, und der RAM- Speicher M2 kann eine Zugriffs zeit von beispielsweise 50 ns haben. Der ROM-Speicher M1 ist ferner mit einer Steuerleitung cs0 verbunden, während der RAM-Speicher M2 mit einer Steuer­ leitung cs1 verbunden ist. Die Eingabe-/Ausgabeeinrichtung I/O ist schließlich mit einer Steuerleitung csk verbunden. Diese Steuerleitungen - von denen insgesamt z. B. 8 vorgesehen sein können - sind sogenannte Chip-Auswahl-Steuerleitungen, über die entweder vom Prozessor CPU selbst oder von einem ge­ sonderten Freigabegenerator (einem sogenannten Chip-Select- Generator) Freigabe- bzw. Auswahlsignale (Chip-Select-Signa­ le) abgegeben werden, durch die der jeweilige Baustein bzw. Chip für eine Ansteuerung aktiviert werden kann. Dabei weist das auf der Steuerleitung cs0 auftretende Steuersignal eine höhere Priorität auf als das auf der Steuerleitung cs1 auf­ tretende Steuersignal. Mit anderen Worten ausgedrückt heißt dies, daß die Abgabe der betreffenden Steuersignale so er­ folgt, daß stets nur das Steuersignal mit der höchsten Prio­ rität aktiv ist, während alle Steuersignale niederer Priori­ tät dann nicht aktiviert sind.

Im folgenden wird auf Fig. 2 Bezug genommen, die in Fig. 2a), 2b), 2c) und 2d) den in dem Prozessorsystem gemäß Fig. 1 zur Verfügung stehenden Adressierungsraum von insgesamt 4 GByte veranschaulichen und anhand derer die bei dem Verfahren gemäß der Erfindung ablaufenden einzelnen Verfahrensschritte erläu­ tert werden.

Fig. 2a) veranschaulicht innerhalb des insgesamt zur Verfü­ gung stehenden Adressierungsraumes von 0000:0000 bis FFFF:FFFF den für den ROM-Speicher M1 gemäß Fig. 1 zur Ver­ fügung stehenden bzw. für diesen genutzten Adressierungsbe­ reich FFE0 : 0000 bis FFFF:FFFF in Sedidezimalform.

In Fig. 2b) ist einmal der für die Adressierung des Arbeits­ speicherbereiches des RAM-Speichers M2 gemäß Fig. 1 zur Ver­ fügung stehende Adressierungsbereich XX80:0000 bis XXFF:FFFF in Sedidezimalform angegeben. Der Arbeitsspeicherbereich weist im vorliegenden Beispiel insgesamt vier, jeweils 2 MByte große, hinsichtlich der Adressierung hintereinander liegende Speicherbereiche auf, die in Fig. 2b) und auch in Fig. 2c) und 2d) jeweils mit "RAM" bezeichnet sind.

Zum anderen ist in Fig. 2b) das Kopieren von in dem ROM-Spei­ cher M1 enthaltenen Daten "ROM"- bzw. zumindest eines Teiles der insgesamt dort gespeicherten Daten - in den RAM-Speicher M2 veranschaulicht. Dabei ist der ROM-Speicher M1 gemäß Fig. 1 über die Steuerleitung cs0 aktiviert; die in ihm ent­ haltenen, zu kopierenden Daten werden zunächst vom Prozessor CPU gemäß Fig. 1 aufgenommen und anschließend unter Deakti­ vierung der Steuerleitung cs0 und Aktivierung der Steuerlei­ tung cs1 in den Bereich des RAM-Speichers M2 kopiert. In die­ sem RAM-Speicher M2 sind die betreffenden Daten "ROM" unter denselben Adressen adressierbar wie im ROM-Speicher bzw. -Speicherbereich, aus dem die betreffenden Daten kopiert sind. Dieser Bereich ist im vorliegenden Fall der sogenannte Unterbrechungs- bzw. Interrupt-Einsprungbereich des Prozes­ sors CPU; er liegt adressierungsmäßig also wieder zwischen FFE0:0000 bis FFFF:FFFF in Sedidezimalform, also im obersten Adressenbereich des RAM-Speichers M2.

In Fig. 2b) ist ferner durch einen nach unten gerichteten Pfeil angedeutet, daß nach dem vorstehend beschriebenen Ver­ fahrensschritt die aus dem ROM-Speicher M1 in den RAM-Spei­ cher M2 gespeicherten Daten "ROM" noch einen Bezug zum Ar­ beitsspeicherbereich dieses RAM-Speichers haben sollten.

Der vorstehend erwähnte Bezug ist in Fig. 2c) hergestellt, die den nächsten Verfahrensschritt gemäß der Erfindung ver­ anschaulicht. Dabei werden die Adressen des gesamten ur­ sprünglichen Arbeitsspeicherbereiches des RAM-Speichers M2 so geändert, daß der Anfangsbereich des betreffenden Arbeits­ speicherbereiches dem Anfang desjenigen Bereiches des RAM- Speichers M2 überlagert ist, in welchem sich die aus dem ROM- Speicher M1 kopierten Daten befinden. Da sich die Speicher­ bereiche der beiden Speicher M1 und M2 nunmehr adressierungs­ mäßig überlappen, ist nach Ausführung des gerade betrachteten Verfahrensschrittes nur noch ein Teilbereich des ursprüngli­ chen Arbeitsspeicherbereiches als Arbeitsspeicher nutzbar (6 MByte von 8 MByte). Dieser Zustand hält grundsätzlich an, bis die Gültigkeit des Adressierungsbereiches FFE0:0000 bis FFFF:FFFF für den ROM-Speicher M1 durch Wegnahme des Chip- Auswahl-Signals über die Steuerleitung cs0 aufgehoben ist.

Nach Abschluß der betrachteten Vorgänge kann der ROM-Speicher in einen Energiesparmodus (Power-down-modus) überführt wer­ den, womit das Prozessorsystem gemäß Fig. 1 Energie sparen kann.

Fig. 2d) zeigt schließlich den Abschluß des Verfahrens gemäß der Erfindung. Dabei befindet sich im obersten Adressierungs­ bereich FFE0:0000 bis FFFF:FFFF des RAM-Speichers M2 eine ROM-Kopie der im ROM-Speicher M1 enthaltenen Daten. Danach arbeitet der Prozessor CPU jetzt nur noch mit dem RAM-Spei­ cher hinsichtlich der "ROM"-Daten und der in den "RAM"-Berei­ chen abzuspeichernden bzw. abgespeicherten Daten zusammen.

Durch das vorstehend anhand der Fig. 2a) bis 2d) beschriebene Verfahren gemäß der Erfindung ist es somit auf relativ ein­ fache Weise möglich, nämlich durch einen Kopiervorgang und durch eine Adressenänderung, die in dem ROM-Speicher M1 ge­ speicherten Daten in einen Arbeitsspeicherbereich des RAM- Speichers M2 zu transferieren und dort unter denselben Adres­ sen zu nutzen, unter denen sie im ROM-Speicher M1 adressier­ bar sind, ohne daß zusätzliche Hardware erforderlich ist. Die in dem RAM-Speicher M2 gespeicherten Daten aus dem ROM-Spei­ cher M1, das sind die "ROM"-Daten gemäß Fig. 2, können nun­ mehr mit kürzerer Zugriffs zeit aus dem RAM-Speicher M2 und in größerer Anzahl pro Zugriff abgerufen werden, da der RAM- Speicher M2 über die Busleitung B2 mit einer größeren Anzahl n von Einzelleitungen (z. B. n = 32) mit dem Prozessor CPU ver­ bunden ist als der ROM-Speicher M1, der mit dem Prozessor CPU über die Busleitung B1 mit einer geringeren Anzahl von m (z. B. m = 8) Einzelleitungen verbunden ist. Berücksichtigt man noch außerdem, daß der RAM-Speicher M2 kürzere Zugriffszeiten hat als der ROM-Speicher M1, dann ergibt sich aufgrund der Durchführung des Verfahrens gemäß der Erfindung eine beacht­ liche Steigerung in der Verarbeitungsgeschwindigkeit des Pro­ zessorsystems gemäß Fig. 1 und damit ein beschleunigter Ab­ lauf von in dem ROM-Speicher enthaltenen Programmdaten, was insbesondere in Umgebungen, die eine schnelle Verarbeitung erfordern, wie die eingangs erwähnten vermittlungstechnischen Prozesse, zumindest vorteilhaft ist oder eine solche Verar­ beitung erst ermöglicht.

Claims (3)

1. Verfahren zur Übernahme von einem ROM-Speicher enthaltenen Daten in einem als Arbeitsspeicher dienenden RAM-Speicher ei­ nes Prozessorsystems, welches über Daten-, Adreß- und Steuer­ busleitungen mit den genannten Speichern sowie mit weiteren Einrichtungen zur Datenaufnahme und Datenabgabe verbunden ist, wobei in dem ROM-Speicher für einen Programmablauf die­ nende Daten enthalten sind und wobei in dem RAM-Speicher zu­ mindest ein bestimmter Arbeitsspeicherbereich für den genann­ ten Prozessor festgelegt ist,
dadurch gekennzeichnet, daß die Daten aus dem ROM-Speicher (M1) unter Steuerung durch den Prozessor (CPU) zunächst in einen solchen Bereich des RAM-Speichers (M2) kopiert werden, der durch dieselben Adressen adressier­ bar ist wie der ROM-Speicher (M1),
und daß danach der Adressierungsbereich des Arbeitsspeicher­ bereiches des RAM-Speichers (M2) so geändert wird, daß der Anfang dieses Arbeitsspeicherbereiches dem Anfang desjenigen Bereiches des RAM-Speichers (M2) überlagert ist, in welchem die aus dem ROM-Speicher (M1) kopierten Daten enthalten sind.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß der ROM-Speicher (M1) nach dem Kopieren seiner Daten in den RAM-Speicher (M2) in einen Energiespar­ modus überführt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß bei Abgabe von die einzelnen mit dem Prozessorsystem verbundenen Einrichtungen für eine Datenübertragung selektiv freigebenden Befehlen (Chip-Select- Signale) durch den Prozessor (CPU) oder einen gesonderten Freigabegenerator (Chip-Select-Generator) der zunächst den ROM-Speicher (M1) freigebende Befehl nach der Übernahme von dessen Daten durch den Prozessor (CPU) unwirksam gemacht und der anschließend für den RAM-Speicher (M2) vorgesehene ent­ sprechende Befehl zur Übernahme der betreffenden Daten von dem genannten Prozessor (CPU) aktiviert wird.