DE19819259A1 - Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln - Google Patents
Verfahren zur epitaktischen Herstellung von Halbleiter-WachstumsinselnInfo
- Publication number
- DE19819259A1 DE19819259A1 DE1998119259 DE19819259A DE19819259A1 DE 19819259 A1 DE19819259 A1 DE 19819259A1 DE 1998119259 DE1998119259 DE 1998119259 DE 19819259 A DE19819259 A DE 19819259A DE 19819259 A1 DE19819259 A1 DE 19819259A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor material
- growth
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 230000005693 optoelectronics Effects 0.000 title abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 34
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 24
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 125000002524 organometallic group Chemical group 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910005542 GaSb Inorganic materials 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 2
- 229910003811 SiGeC Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 239000012071 phase Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 230000008021 deposition Effects 0.000 description 7
- 239000002096 quantum dot Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 101100421142 Mus musculus Selenon gene Proteins 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02499—Monolayers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
Die Erfindung beschreibt ein Verfahren zur Herstellung einer Halbleitereinrichtung, bei welchem in einem ersten Verfahrensschritt ein Substrat (1) oder eine Substratschicht (4) eines ersten Halbleitermaterials bereitgestellt wird, welches mindestens einen Gruppe-IV-Halbleiter enthält, in einem zweiten Verfahrensschritt eine vorbestimmte Menge eines zweiten Halbleitermaterials zur Bildung von Wachstumsinseln (2) auf dem Substrat (1) oder der Substratschicht abgeschieden wird, wobei das zweite Halbleitermaterial im unverspannten Zustand eine Gitterkonstante aufweist, die von der des ersten Halbleitermaterials verschieden ist, und in einem dritten Verfahrensschritt auf den Wachstumsinseln (2) eine Deckschicht (3; 4) eines dritten Haltleitermaterials aufgewachsen wird, welches mindestens einen Gruppe-IV-Halbleiter enthält. Das Verfahren eignet sich besonders zur Herstellung von Wachstumsinseln aus einem III-V-Halbleiter, insbesondere InAs, die in einem Silizium-Wirtsgitter eingebettet werden können. Durch geeignete Dotierung auf beiden Seiten kann ein pn-Übergang und eine Lichtemissionseinrichtung hergestellt werden.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
Halbleitereinrichtung und eine nach dem Verfahren hergestellte
Halbleitereinrichtung. Die Halbleitereinrichtung zeichnet sich
dadurch aus, daß sie eine Matrix oder ein Wirtsgitter eines
Gruppe-IV-Halbleitermaterials enthält, in welches Wachstumsin
seln oder Cluster eines anderen Halbleitermaterials eingebet
tet sind.
Für die optische Nachrichtenübertragung mittels Glasfasern
werden Photodioden, Lumineszenzdioden und Laserdioden in einem
Wellenlängenbereich von 1,3 bis 1,55 µm benötigt. Zu diesem
Zweck werden hauptsächlich Bauelemente auf der Basis von III-
V-Halbleitern verwendet. Die für die elektronische Ansteuerung
dieser Bauelemente verwendeten Schaltkreise werden jedoch in
der Regel aus Silizium hergestellt und auf einem getrennten
Halbleiterchip angeordnet. Da dies fertigungstechnisch aufwen
dig ist, besteht ein Ziel der integrierten Optoelektronik
darin, elektronische und optoelektronische Funktionen auf ei
nem einzelnen Halbleiterchip zusammenzufassen.
Eine Möglichkeit besteht darin, einen III-V-Halbleiter wie
beispielsweise Galliumarsenid (GaAs) auf einem Siliziumsub
strat epitaktisch aufzuwachsen. Da die Gitterkonstanten beider
Materialien jedoch stark voneinander abweichen, führt das
Wachstum zu Verspannungen in der GaAs-Schicht, die bei größe
rer Dicke in Kristallfehlern resultieren, durch die die Lei
stungsfähigkeit des optoelektronischen Bauelements wie einer
Laserdiode beeinträchtigt wird.
Eine andere Möglichkeit besteht darin, ein auf Silizium basie
rendes Halbleitermaterial epitaktisch auf Silizium aufzubrin
gen. Entsprechende Versuche mit erbiumdotierten Silizium
schichten oder Si1-xGex-Legierungsschichten haben jedoch ge
zeigt, daß deren Lichtausbeuten im Vergleich zu den III/V-
Halbleitern sehr gering ist.
Es ist somit Aufgabe der vorliegenden Erfindung, ein Verfahren
zur Herstellung einer Halbleitereinrichtung anzugeben, welche
mindestens einen Gruppe-IV-Halbleiter enthält und aus welcher
ein optoelektronisches Bauelement mit für die Praxis brauchba
ren Eigenschaften herstellbar ist.
Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1
gelöst.
Die Erfindung sieht vor, daß in einem ersten Verfahrensschritt
ein Substrat oder eine Substratschicht eines ersten Halblei
termaterials bereitgestellt wird, welches mindestens einen
Gruppe-IV-Halbleiter enthält,
in einem zweiten Verfahrensschritt eine vorbestimmte Menge ei nes zweiten Halbleitermaterials zur Bildung von Wachstumsin seln auf dem Substrat oder der Substratschicht des ersten Halbleitermaterials abgeschieden wird, wobei das zweite Halb leitermaterial im unverspannten Zustand eine Gitterkonstante aufweist, die von der des ersten Halbleitermaterials verschie den ist, und
in einem dritten Verfahrensschritt auf die Wachstumsinseln eine Deckschicht eines dritten Halbleitermaterials aufgewach sen wird, welches mindestens einen Gruppe-IV-Halbleiter ent hält,
und die Verfahrensschritte mindestens einmal durchlaufen wer den.
in einem zweiten Verfahrensschritt eine vorbestimmte Menge ei nes zweiten Halbleitermaterials zur Bildung von Wachstumsin seln auf dem Substrat oder der Substratschicht des ersten Halbleitermaterials abgeschieden wird, wobei das zweite Halb leitermaterial im unverspannten Zustand eine Gitterkonstante aufweist, die von der des ersten Halbleitermaterials verschie den ist, und
in einem dritten Verfahrensschritt auf die Wachstumsinseln eine Deckschicht eines dritten Halbleitermaterials aufgewach sen wird, welches mindestens einen Gruppe-IV-Halbleiter ent hält,
und die Verfahrensschritte mindestens einmal durchlaufen wer den.
Für die Ausbildung der Wachstumsinseln sollte die Gitter
fehlanpassung zwischen dem ersten und dem zweiten Halbleiter
material mindestens 1% betragen.
Die Erfindung läßt sich in vorteilhafterweise auf die Materi
alkombination Si/InAs (Gitterfehlanpassung 11%) anwenden, wo
bei die Abscheidung von InAs in einer vorbestimmten Menge auf
einem Si-Substrat zur Bildung von InAs-Wachstumsinseln führt,
die dann von einer Si-Deckschicht überwachsen werden können.
Allgemein können auch solche Wachstumsinseln aus dem zweiten
Halbleitermaterial gebildet werden, deren mittlere Ausdehnung
kleiner als die de Broglie-Wellenlänge thermischer Elektronen
oder Löcher in dem zweiten Halbleitermaterial bei Raumtempera
tur ist. Die Wachstumsinseln sind somit Quantenpunkte (quantum
dots), in denen diskrete Energiezustände gebildet werden. Es
ist bekannt, daß die Effizienz und Lichtausbeute einer Halb
leiter-Lichtemissionseinrichtung auf der Basis von Quanten
punkten bedeutend höher sein kann im Vergleich mit entspre
chenden Einrichtungen auf der Basis von Halbleiter-Volumenma
terial.
Vorteilhafte Weiterbildungen der Erfindung sind in den Un
teransprüchen angegeben. Die Patentansprüche 14, 16 und 17 be
ziehen sich auf eine nach dem Verfahren hergestellte Halblei
tereinrichtung, eine Halbleiter-Lichtemissionseinrichtung und
eine Halbleiter-Speichereinrichtung.
Die Erfindung wird nachfolgend in beispielhafter Weise anhand
von Ausführungsbeispielen in Verbindung mit den Zeichnungen
näher erläutert. In diesen zeigen:
Fig. 1 eine schematische Ansicht einer nach dem erfindungsgemä
ßen Verfahren hergestellten Halbleiter-Lichtemissionseinrich
tung;
Fig. 2 den Bandkantenverlauf einer erfindungsgemäßen Halblei
tereinrichtung mit mehreren Wachstumsinsel-Schichten;
Fig. 3 den Bandkantenverlauf bei einer weiteren Ausführungsform
einer Halbleitereinrichtung nach der vorliegenden Erfindung;
Fig. 4 eine Wellenleiterstruktur auf der Basis der vorliegenden
Erfindung.
In Fig. 1 ist zunächst eine durch das erfindungsgemäße Verfah
ren hergestellte Halbleiterschichtstruktur 10 dargestellt.
Diese Halbleiterschichtstruktur 10 soll später durch Kontak
tierung mit einer Spannungsquelle 20 als Lichtemissionsein
richtung verwendet werden.
Als Ausgangsbasis wird ein p-dotiertes Siliziumsubstrat 1 ver
wendet. Statt dessen kann auch ein undotiertes Substrat als
Ausgangsbasis dienen, auf das eine erste, p-dotierte Schicht
abgeschieden wird. Auf das Siliziumsubstrat 1 oder die erste
Schicht wird eine bestimmte Menge des Verbindungshalbleiters
InAs abgeschieden. Als Wachstumsverfahren kann entweder Mole
kularstrahlepitaxie (MBE), metallorganische Gasphasenabschei
dung (MOCVD), Dampfphasenepitaxie (VPE) oder chemische Dampf
phasenabscheidung (CVD) verwendet werden. Aufgrund der hohen
Gitterfehlanpassung zwischen Si und InAs von 11% kommt es be
reits nach der Abscheidung einer 0,5 bis 1 Monolage entspre
chenden Menge von InAs zur Bildung von Wachstumsinseln oder
Clustern 2 auf dem Siliziumsubstrat 1.
Die Entstehung der Wachstumsinseln 2 kann je nach den Wachs
tumsbedingungen grundsätzlich entweder durch Stranski-Krasta
nov- oder durch Volmer-Weber-Wachstum erfolgen. Bei dem Stran
ski-Krastanov-Mechanismus wächst die Schicht des Halbleiterma
terials zunächst flächenhaft, worauf sich dann jedoch auf ei
ner 1 bis 2 Atomlagen dicken Benetzungsschicht separate Wachs
tumsinseln oder Cluster bilden. Beim Volmer-Weber-Wachstum
kommt es hingegen von Beginn an zur Bildung der Wachstumsin
seln, ohne daß eine Benetzungsschicht entsteht. Das Volmer-We
ber-Wachstum kann daher für das spätere Aufwachsen der Silizi
umdeckschicht günstiger sein, da diese zwischen den Clustern
epitaktisch auf dem Siliziumsubstrat aufwachsen kann.
Es wurden Versuche des Aufwachsens von InAs auf Si mit der Mo
lekularstrahlepitaxie (MBE) durchgeführt. Dabei wurde festge
stellt, daß die Substrattemperatur niedriger als 500°C sein
sollte, da ansonsten das In wieder von der Oberfläche desor
biert. Eine geeignete Substrattemperatur liegt in einem Be
reich zwischen 300°C und 400°C. Wenn bei dieser Substrattempe
ratur eine etwa einer Monolage entsprechende Menge an InAs
aufgewachsen wird, entstehen unter den Bedingungen des Volmer-
Weber-Wachstums Nukleationsinseln, die ca. 2 nm hoch und eine
laterale Größe von ca. 20-30 nm aufweisen. Damit ist die Aus
dehnung dieser Wachstumsinseln kleiner als die de Broglie-Wel
lenlänge thermischer Elektronen in InAs, so daß die Inseln als
Quantenpunkte bezeichnet werden können, die anstelle einer
kontinuierlichen Energieverteilung diskrete Energieniveaus
aufweisen. Die Dichte der Quantenpunkte beträgt ca. 1,5 × 1010 cm-2,
wie durch AFM (atomic force microscopy) festgestellt
wurde. Die Abscheiderate des InAs betrug bei dem Experiment
00,22 Å/s. Es ist jedoch davon auszugehen, daß dieser Wert in
einem weiten Bereich variiert werden kann.
Im nächsten Verfahrensschritt können nun die Wachstumsinseln 2
mit einer Deckschicht 3 aus Silizium überwachsen werden. An
fänglich wird zunächst undotiertes Silizium aufgewachsen, so
daß die Wachstumsinseln und das sie umgebende Silizium eine
intrinsische Schicht bilden. Das weitere Aufwachsen der Si-
Deckschicht erfolgt unter Hinzufügung von n-leitenden Dotiera
tomen. Um die Desorption der Wachstumsinseln zu vermeiden,
wird im übrigen eine zunächst niedrige, unter 500°C liegende
Substrattemperatur gewählt, vorzugsweise in einem Bereich zwi
schen 300°C und 400°C. Nach wenigen Monolagen, wenn also die
Wachstumsinseln ausreichend überwachsen sind, kann die Sub
strattemperatur schrittweise erhöht werden.
Dann werden die Oberflächen des p-leitenden Substrats 1 und
der Deckschicht 3 mit elektrischen Kontakten versehen und mit
den Polen einer Spannungsquelle 20 verbunden. Durch Injektion
von Strom in den die Wachstumsinseln 2 enthaltenden pn-Über
gang kann die Halbleitereinrichtung 10 somit zur Lichtemission
angeregt werden. Die Wellenlänge wird, insofern Quanteneffekte
keine Rolle spielen, im wesentlichen durch die Bandlücke des
verspannten InAs bestimmt (s. Fig. 2). Wenn die Wachstumsinseln
2 jedoch Quantenpunkte sind, wird die Wellenlänge durch die
quantisierten Energieniveaus im Leitungs- bzw. Valenzband und
deren Abstand voneinander bestimmt.
Durch die im Vergleich mit Si niedrigere Bandlücke des InAs
und die Potentialtopfstruktur sowohl für das Leitungs- wie
auch für das Valenzband wird eine Lokalisierung von Elektronen
und Löchern in den InAs-Clustern erreicht. Ebenfalls großen
Einfluß auf die Lokalisierung hat jedoch das in den InAs-
Wachstumsinseln 2 herrschende Verspannungsfeld. Dieses Ver
spannungsfeld wird dadurch hervorgerufen, daß die InAs-Wachs
tumsinseln in der Siliziummatrix epitaktisch eingebettet sind
und somit lateral die gleiche Gitterkonstante wie Silizium
aufweisen (Kleine Abweichungen können durch elastische Ver
spannungsrelaxation nicht ausgeschlossen werden.).
Wie bereits erwähnt, kann für die Herstellung der Halblei
tereinrichtung auch ein anderes Wachstumsverfahren eingesetzt
werden, wie z. B. metallorganische Gasphasenabscheidung
(MOCVD), Dampfphasenepitaxie (VPE) oder chemische Dampfphasen
abscheidung (CVD). Da die Abscheidungs- und Wachstumsprozesse
bei diesen Verfahren zum Teil anders sind als bei der MBE,
wird erwartet, daß sich für das oben beschriebene Ausführungs
beispiel der Materialkombination Si/InAs durch Einstellung ab
weichender, vermutlich aber ähnlicher Prozeßbedingungen mit
eventuell höheren Substrattemperaturen und Abscheideraten,
ähnliche Ergebnisse wie oben für die MBE erzielen lassen.
Es können auch mehrere Schichten von Wachstumsinseln aus InAs
abgeschieden werden, die jeweils durch Si-Deckschichten über
wachsen werden. In Fig. 2 ist der Bandkantenverlauf einer Halb
leitereinrichtung mit einer beliebigen Anzahl von InAs-Clu
sterschichten zwischen p- bzw. n-dotierten Siliziumgebieten
dargestellt. Nach der Herstellung der ersten InAs-Cluster
schicht wird diese von einer ersten Deckschicht aus intrinsi
schem Silizium überwachsen, worauf diese Verfahrensschritte
dann mehrere Male wiederholt werden. Auf die n-te InAs-Clu
sterschicht wird dann die zunächst undotierte und im weiteren
Verlauf n-dotierte Siliziumdeckschicht abgeschieden. Durch die
Anordnung mehrerer Schichten kann insbesondere die Lichtaus
beute einer Lichtemissionseinrichtung gesteigert werden.
Bisher wurde die Erfindung anhand des Materialsystems Si/InAs
dargestellt. Die Inselschichten können jedoch auch aus GaAs,
InGaAs, InP, InGaP, GaP, InSb, GaSb oder InGaSb (allgemein AIIIBV)
bestehen. Auch quaternäre Legierungen aus Kombinationen der
oben genannten Materialien können verwendet werden. Es können
auch Materialien aus II-VI-Verbindungen verwendet werden.
Wichtig ist, daß zwischen Si und dem Inselmaterial eine Git
terfehlanpassung besteht.
Abweichend von der Materialkombination Si/InAs ist auch die
Wahl eines solchen Inselmaterials denkbar, bei dem entweder
Elektronen oder Löcher in den Clustern lokalisiert werden. In
Fig. 3 ist der Bandkantenverlauf einer Materialkombination dar
gestellt, bei der nur die Elektronen in den Clustern lokali
siert werden. In der Darstellung der Fig. 3 sind die AIIIBV-Clu
ster als Quantenpunkte ausgebildet, so daß in den Quantenpunk
ten lokalisierte Elektronen auf quantisierten Energieniveaus
liegen. Diese lokalisierten Elektronen rekombinieren dann mit
Löchern im benachbarten Silizium. Dadurch wird im k-Raum ein
direkter Bandübergang erzeugt. Somit kann auch ein Inselmate
rial gewählt werden, das eine größere Bandlücke als die von Si
aufweist. Durch den Bandkantenverlauf muß nur sichergestellt
sein, daß entweder Elektronen oder Löcher lokalisiert werden
können. Es ist also auch der umgekehrte Fall denkbar, daß die
Löcher in den Clustern lokalisiert werden und mit freien Elek
tronen im Silizium rekombinieren.
Die Dotierung des Siliziummaterials dient der Herstellung ei
nes pn-Übergangs für eine Lichtemissionseinrichtung. Es sind
aber auch andere Anwendungen der in eine Matrix eines Gruppe-
IV-Halbleiters eingebetteten Wachstumsinseln denkbar, für die
eine Dotierung nicht notwendig ist. Es kann zum Beispiel bei
der Herstellung ein strukturiertes Siliziumsubstrat verwendet
werden, um eine geordnete Abscheidung von Wachstumsinseln zu
erreichen. Eine solche regelmäßige Anordnung der Wachstumsin
seln ist insbesondere für ihre Anwendung als Speicherbauele
mente interessant, in denen eine bestimmte Anzahl von Elektro
nen gespeichert (logische 1) oder nicht gespeichert (logische
0) ist.
Als Wirtsgittermaterial kann auch eine SiGe- oder eine SiGeC-
Legierung verwendet werden. Die Wachstumsinseln können auch in
eine Wellenleiterstruktur eingebunden werden. Der hierfür be
nötigte Brechungsindexsprung gegenüber Si ist beispielsweise
mit einer Si1-x-yGexCy-Schicht, einer Si1-yCy-Schicht oder Si1-x-yGexCy/Si1-yCy-
Vielschichtstrukturen (0 < x < 1, 0 < y < 1) mög
lich. In Fig. 4 ist eine derartige Wellenleiterstruktur darge
stellt, bei der eine Mehrzahl von Clusterschichten mit AIIIBV-
Clustern 2 beidseitig von Si1-x-yGexCy-Schichten 4 umgeben sind.
Zwischen den AIIIBV-Clustern befindet sich Si oder SiGe. Die
Si1-x-yGexCy-Schichten weisen einen deutlich größeren Brechungs
index als das beidseitig benachbarte Si oder SiGe auf, so daß
eine durch Lichtemission der AIIIBV-Cluster erzeugte Lichtwelle
brechungsindexgeführt werden kann. Anstelle der Si1-x-yGexCy-
Schichten 4 können auch beidseitig der Clusterschichten je
weils eine Si1-x-yGexCy/Si1-yCy-Vielschichtstruktur (0 < x < 1, 0
< y < 1) angeordnet werden. Durch geeignete Wahl der Zusammen
setzungen und Schichtdicken kann geringe Absorption und gute
Wellenführung im relevanten Wellenlängenbereich (1,3 µm und
1,55 µm) erreicht werden. Die Kombination aus der Wellenlei
tung zusammen mit den lichtemittierenden Clustern kann unter
anderem zur Realisierung eines Lasers genutzt werden.
Claims (17)
1. Verfahren zur Herstellung einer Halbleitereinrichtung, bei
welchem
in einem ersten Verfahrensschritt ein Substrat (1) oder eine Substratschicht (4) eines ersten Halbleitermaterials bereitge stellt wird, welches mindestens einen Gruppe-IV-Halbleiter enthält,
in einem zweiten Verfahrensschritt eine vorbestimmte Menge ei nes zweiten Halbleitermaterials zur Bildung von Wachstumsin seln (2) auf dem Substrat (1) oder der Substratschicht (4) ab geschieden wird, wobei das zweite Halbleitermaterial im unver spannten Zustand eine Gitterkonstante aufweist, die von der des ersten Halbleitermaterials verschieden ist, und
in einem dritten Verfahrensschritt auf die Wachstumsinseln (2) eine Deckschicht (3; 4) eines dritten Halbleitermaterials auf gewachsen wird, welches mindestens einen Gruppe-IV-Halbleiter enthält,
und die Verfahrensschritte mindestens einmal durchlaufen wer den.
in einem ersten Verfahrensschritt ein Substrat (1) oder eine Substratschicht (4) eines ersten Halbleitermaterials bereitge stellt wird, welches mindestens einen Gruppe-IV-Halbleiter enthält,
in einem zweiten Verfahrensschritt eine vorbestimmte Menge ei nes zweiten Halbleitermaterials zur Bildung von Wachstumsin seln (2) auf dem Substrat (1) oder der Substratschicht (4) ab geschieden wird, wobei das zweite Halbleitermaterial im unver spannten Zustand eine Gitterkonstante aufweist, die von der des ersten Halbleitermaterials verschieden ist, und
in einem dritten Verfahrensschritt auf die Wachstumsinseln (2) eine Deckschicht (3; 4) eines dritten Halbleitermaterials auf gewachsen wird, welches mindestens einen Gruppe-IV-Halbleiter enthält,
und die Verfahrensschritte mindestens einmal durchlaufen wer den.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Unterschied in der Gitterkonstante ≧ 1% ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß das erste und/oder das dritte Halbleitermaterial ein aus
Si oder Ge bestehender Elementhalbleiter oder ein SiGe- oder
SiGeC-Verbundhalbleiter ist.
4. Verfahren nach einem oder mehreren der Ansprüche, dadurch
gekennzeichnet, daß das zweite Halbleitermaterial ein III-V-
Halbleiter, insbesondere InAs, GaAs, InGaAs, InP, InGaP, GaP,
InSb, GaSb oder InGaSb, ist.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß das zweite Halbleitermaterial ein
II-VI-Halbleiter ist.
6. Verfahren nach einem oder mehreren der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß die Bandlücke des zweiten
Halbleitermaterials kleiner als die Bandlücke des ersten Halb
leitermaterials ist.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die Bandlücke des zweiten Halblei
termaterials größer als oder gleich groß wie die Bandlücke des
ersten Halbleitermaterials ist.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet,
daß die Wachstumsinseln (2) für Elektronen und/oder für Löcher
Potentialminima bilden.
9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das
erste Halbleitermaterial Si und das zweite Halbleitermaterial
InAs ist, die vorbestimmte Menge des zweiten Halbleitermateri
als im wesentlichen 0,5 bis 1 Monolage entspricht, und die
Substrattemperatur während des Aufwachsens im ersten Verfah
rensschritt unterhalb von 500°C, vorzugsweise zwischen 300°C
und 400°C liegt, und im zweiten Verfahrensschritt unterhalb
von 500°C, vorzugsweise zwischen 300°C und 450°C, liegt.
10. Verfahren nach einem oder mehreren der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß als Wachstumsverfahren
Molekularstrahlepitaxie (MBE), metallorganische Gasphasenab
scheidung (MOCVD), Dampfphasenepitaxie (VPE) oder chemische
Dampfphasenabscheidung (CVD) verwendet wird.
11. Verfahren nach einem oder mehreren der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß ein pn-Übergang im Be
reich der Wachstumsinseln (2) dadurch hergestellt wird, daß
zumindest die an die Wachstumsinseln (2) angrenzenden Bereiche
des Substrats (1) oder der Substratschicht und der Deckschicht
(3) n- bzw. p-dotiert werden.
12. Verfahren nach einem oder mehreren der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß die Verfahrensschritte
zur Bildung von n Schichten von Wachstumsinseln (2) n-mal wie
derholt werden, und die Deckschicht (3) einer bestimmten
Schichtfolge die Substratschicht der darauffolgenden Schicht
folge ist.
13. Verfahren nach einem oder mehreren der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß mindestens eine Schicht
von Wachstumsinseln (2) beidseitig von Deckschichten (4) umge
ben sind, die einen Brechungsindex aufweisen, der von dem der
benachbarten, die Wachstumsinseln (2) einschließenden Gruppe-
IV-Halbleiterschicht stark verschieden ist.
14. Halbleitereinrichtung, die durch ein Verfahren nach einem
oder mehreren der Ansprüche 1 bis 13 hergestellt wurde.
15. Halbleitereinrichtung nach Anspruch 14, dadurch gekenn
zeichnet, daß die Ausdehnung der Wachstumsinseln (2) im Mittel
kleiner als die de Broglie-Wellenlänge thermischer Elektronen
oder Löcher in dem zweiten Halbleitermaterial bei Raumtempera
tur ist.
16. Halbleiter-Lichtemissionseinrichtung, die durch ein Ver
fahren nach einem oder mehreren der Ansprüche 1 bis 13 herge
stellt wurde.
17. Halbleiter-Speichereinrichtung, die durch ein Verfahren
nach einem oder mehreren der Ansprüche 1 bis 13 hergestellt
wurde.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998119259 DE19819259A1 (de) | 1998-04-29 | 1998-04-29 | Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998119259 DE19819259A1 (de) | 1998-04-29 | 1998-04-29 | Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19819259A1 true DE19819259A1 (de) | 1999-11-04 |
Family
ID=7866243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998119259 Withdrawn DE19819259A1 (de) | 1998-04-29 | 1998-04-29 | Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19819259A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10038893A1 (de) * | 2000-08-09 | 2002-02-28 | Infineon Technologies Ag | Halbleiterbauelement, Halbleiterlaser und Verfahren zum Herstellen eines Halbleiterbauelements |
WO2002019402A1 (de) * | 2000-08-30 | 2002-03-07 | Technische Universität Berlin | Verfahren zur verbesserung der effizienz von epitaktisch hergestellten quantenpunkt-halbleiterbauelementen |
WO2002043160A1 (de) * | 2000-11-24 | 2002-05-30 | Infineon Technologies Ag | Lichtemittierende halbleiterbauelemente und verfahren zu deren herstellung |
DE10058444A1 (de) * | 2000-11-24 | 2002-06-06 | Infineon Technologies Ag | Halbleiterlaserelement und Verfahren zur Herstellung eines Halbleiterlaserelements |
DE10122072A1 (de) * | 2001-05-07 | 2002-11-21 | Infineon Technologies Ag | Halbleiteremitterelement, Verfahren zum Herstellen eines Halbleiteremitterelementes und Verfahren zum Betreiben eines Halbleiteremitterelementes |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2011953A (en) * | 1977-12-30 | 1979-07-18 | Ibm | Thin film structures |
US5293050A (en) * | 1993-03-25 | 1994-03-08 | International Business Machines Corporation | Semiconductor quantum dot light emitting/detecting devices |
US5543354A (en) * | 1993-11-25 | 1996-08-06 | Nippon Telegraph And Telephone Corporation | Method of fabricating a quantum dot structure on a (n11) substrate |
US5614435A (en) * | 1994-10-27 | 1997-03-25 | The Regents Of The University Of California | Quantum dot fabrication process using strained epitaxial growth |
-
1998
- 1998-04-29 DE DE1998119259 patent/DE19819259A1/de not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2011953A (en) * | 1977-12-30 | 1979-07-18 | Ibm | Thin film structures |
US5293050A (en) * | 1993-03-25 | 1994-03-08 | International Business Machines Corporation | Semiconductor quantum dot light emitting/detecting devices |
US5354707A (en) * | 1993-03-25 | 1994-10-11 | International Business Machines Corporation | Method of making semiconductor quantum dot light emitting/detecting devices |
US5543354A (en) * | 1993-11-25 | 1996-08-06 | Nippon Telegraph And Telephone Corporation | Method of fabricating a quantum dot structure on a (n11) substrate |
US5614435A (en) * | 1994-10-27 | 1997-03-25 | The Regents Of The University Of California | Quantum dot fabrication process using strained epitaxial growth |
Non-Patent Citations (6)
Title |
---|
CIRLIN,G.E., et.al.: Fabrication of InAs quantum dots on silicon. In: Technical Physics Letters, Vol.24, No.4, April 1998, S.290-292 * |
HEINRICHSDORFF,F., et.al.: Self organization phenomena of InGaAs/GaAs quantum dots grown by metalorganic chemical vapour deposition. In: Journal of Crystal Growth 170, 1997, S.568-573 * |
SEAL,Chayan Kumar, et.al.: Chemical vapor deposition growth and characterization of undoped and doped Ge and Ge¶1-x¶C¶x¶ quantum dots on Si. In: Appl. Phys. Lett. 71 (24), 15. Dec. 1997, S.3564-3566 * |
SEIFERT,Werner, et.al.: In situ growth of nano- structures by metal-organic vapour phase epitaxy. In: Journal of Crystal Growth 170, 1997, S.39-46 * |
SHEN,Xu-Qiang, et.al.: The formation of GaN dots on AI¶x¶Ga¶1-x¶N surfaces using Si in gas-source molecular beam epitaxy. In: Appl. Phys. Lett.72, (3), 19. Jan. 1998, S.344-346 * |
XIE,Y.H.: Relaxed template for fabricating * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10038893A1 (de) * | 2000-08-09 | 2002-02-28 | Infineon Technologies Ag | Halbleiterbauelement, Halbleiterlaser und Verfahren zum Herstellen eines Halbleiterbauelements |
WO2002019402A1 (de) * | 2000-08-30 | 2002-03-07 | Technische Universität Berlin | Verfahren zur verbesserung der effizienz von epitaktisch hergestellten quantenpunkt-halbleiterbauelementen |
US6942731B2 (en) | 2000-08-30 | 2005-09-13 | Technische Universitaet Berlin | Method for improving the efficiency of epitaxially produced quantum dot semiconductor components |
WO2002043160A1 (de) * | 2000-11-24 | 2002-05-30 | Infineon Technologies Ag | Lichtemittierende halbleiterbauelemente und verfahren zu deren herstellung |
DE10058444A1 (de) * | 2000-11-24 | 2002-06-06 | Infineon Technologies Ag | Halbleiterlaserelement und Verfahren zur Herstellung eines Halbleiterlaserelements |
DE10122072A1 (de) * | 2001-05-07 | 2002-11-21 | Infineon Technologies Ag | Halbleiteremitterelement, Verfahren zum Herstellen eines Halbleiteremitterelementes und Verfahren zum Betreiben eines Halbleiteremitterelementes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69838313T2 (de) | Optoelektronische Halbleiteranordnung auf Basis einer Nitridverbindung der Gruppe III | |
EP2519981B1 (de) | Optoelektronischer halbleiterchip | |
DE69510129T2 (de) | Oberflächenemittierende lumineszente Halbleitervorrichtung | |
DE19715572A1 (de) | Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode | |
DE69029453T2 (de) | Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung | |
DE112012001920B9 (de) | Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz | |
DE3943232A1 (de) | Lichtemittierende diode | |
EP1630915A2 (de) | Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung | |
DE60220803T2 (de) | Halbleiterstruktur für Infrarotbereich und Herstellungsverfahren | |
DE69430524T2 (de) | Verfahren zur Herstellung eines p-leitenden ohmschen Kontakts mit variabler Zusammensetzung für p-Typ II-VI Halbleiter | |
DE19648955A1 (de) | III-V-Verbindungshalbleiter und lichtemittierende Vorrichtung | |
DE69107630T2 (de) | Halbleiterstruktur für optoelektronische Vorrichtung. | |
DE69201286T2 (de) | Halbleiterlaser und Verfahren zu seiner Herstellung. | |
DE19547781A1 (de) | Verfahren des Aufwachsens einer Verbindungshalbleiterschicht | |
DE19819259A1 (de) | Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln | |
WO2004057680A1 (de) | Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung | |
DE69330845T2 (de) | Methoden für das Wachstum von Verbindungshalbleiterschichten | |
DE19650802B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3880442T2 (de) | Epitaxiale scheibe. | |
DE10119507A1 (de) | Halbleiter-Lichtemissionsvorrichtung und Verfahren zu deren Herstellung | |
DE19954242B4 (de) | Lichtemittierende Vorrichtung aus einem Nitridhalbleiter der Gruppe III | |
EP0917741B1 (de) | Verfahren zur herstellung einer infrarotemittierenden lumineszenzdiode | |
DE3877750T2 (de) | Verfahren fuer das selektive aufwachsen von gaas. | |
DE102019217229A1 (de) | Optoelektronischer halbleiterchip und herstellungsverfahren für optoelektronische halbleiterchips | |
WO2017121529A1 (de) | Elektronisches bauteil sowie verfahren zur herstellung eines elektronischen bauteils |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |