-
Die
vorliegende Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff
des Patentanspruchs 1.
-
Derartige
Schaltungen werden beispielsweise in den sogenannten Flash-Speichern
eingesetzt. Dort benötigt
man nämlich
zum Löschen
gespeicherter Informationen eine relativ hohe Spannung (derzeit ca.
16 V), und die auf diese Spannung aufgeladenen Knotenpunkte müssen nach
der Beendigung des Löschvorganges
wieder entladen werden.
-
Bisher
werden auf hohe Spannungen aufgeladene Knotenpunkte häufig über einen
für Hochspannungsanwendungen
geeigneten NMOS-Transistor entladen.
-
Obgleich
die zum Entladen verwendeten Transistoren für Hochspannungsanwendungen
ausgelegt sind, stellt das Entladen der Knotenpunkte eine sehr hohe
Belastung für
sie dar, die sie auf Dauer nur verkraften, wenn spezielle Designs
und Layout-Topologien
verwendet werden, und selbst dann weisen sie eine nur relativ kurze
Lebensdauer auf.
-
Eine
andere Schaltung zum Entladen eines auf eine hohe Spannung aufgeladenen
Knotenpunktes, genauer gesagt eine Schaltung gemäß dem Oberbegriff des Patentanspruchs
1, ist aus der
DE 42 27
462 C2 bekannt. Auch diese Schaltung vermag jedoch die
vorstehend angesprochenen Probleme nicht zur vollen Zufriedenheit
zu lösen.
-
Der
vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Möglichkeit
zu finden, durch welche die Entladung von auf hohe Spannung aufgeladenen
Knotenpunkten einfach und schonend für die die Knotenpunkte entladenden
Elemente bewerkstelligbar ist.
-
Diese
Aufgabe wird erfindungsgemäß durch die
in Patentanspruch 1 beanspruchte Schaltung gelöst.
-
PMOS-Transistoren
sind gegen die sich beim Entladen eines Knotenpunktes einstellenden Verhältnisse
weniger empfindlich als es bei NMOS-Transistoren der Fall ist. Insbesondere
treten die für
den Ausfall der Transistoren in erster Linie verantwortlichen Beschädigungen
des Gateoxids wesentlich weniger schnell und/oder ausgeprägt als bei NMOS-Transistoren
auf; PMOS-Transistoren weisen ein wesentlich besseres Degradationsverhalten
auf als NMOS-Transistoren.
-
Darüber hinaus
ist der Einsatz von PMOS-Transistoren zum Entladen hoher Spannungen
mit einem wesentlich geringeren Aufwand verbunden als es bei NMOS-Transistoren
der Fall ist. Der Einsatz von NMOS-Transistoren erfordert nämlich, daß an die
Gateanschlüsse
derselben eine Spannung angelegt wird, die noch höher ist
als das ohnehin schon hohe Potential des zu entladenden Knotenpunktes;
dagegen muß an
die Gateanschlüsse
von PMOS-Transistoren nur einfach eine niedrige Spannung (beispielsweise
0 V) angelegt werden, um diesen in den leitenden Zustand versetzen,
was erkennbar erheblich einfacher ist als die Erzeugung und Verwendung
einer besonders hohen Spannung.
-
Unabhängig hiervon
hat der Umstand, daß zwischen
hohe Spannungen durchschalten müssenden
Transistoren und zum Durchschalten niedriger Spannungen ausgelegten
Transistoren zum Durchschalten hoher Spannungen ausgelegte Transistoren vorgesehen
sind, die so angesteuert werden, daß nur niedrige Spannungen durchgeschaltet
werden können,
den positiven Effekt, daß die
zum Durchschalten niedriger Spannungen ausgelegten Transistoren nicht
mit hohen Spannungen beaufschlagt werden können.
-
Das
Entladen von auf hohe Spannung aufgeladenen Knotenpunkten läßt sich
somit durch die in Patentanspruch 1 beanspruchte Schaltung einfach und
schonend für
die die Knotenpunkte entladenden Elemente durchführen.
-
Vorteilhafte
Weiterbildungen der Erfindung sind den Unteransprüchen, der
Beschreibung und den Figuren entnehmbar.
-
Die
Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezugnahme
auf die Figuren näher
erläutert.
Es zeigen
-
1 eine
(Entlade-)Schaltung zum Entladen eines auf eine hohe Spannung aufgeladenen Knotenpunktes,
und
-
2 schematisch
den Aufbau eines für hohe
Spannungen ausgelegten PMOS-Transistors.
-
Die
nachfolgend näher
betrachtete Entladeschaltung ist Bestandteil eines Flash-Speichers
und wird dort dazu verwendet, um die Knotenpunkte, die beim Löschen von
Speicherbereichen auf Löschspannungspotential
gebracht werden, nach dem Abschluß des Löschvorganges zu entladen. Es
sei jedoch bereits an dieser Stelle darauf hingewiesen, daß die Entladeschaltung
auch in beliebigen anderen Einrichtungen eingesetzt werden kann,
in welchen Knotenpunkte zu entladen sind.
-
Der
zu entladende Knotenpunkt befindet sich im betrachteten Beispiel
auf einem hohen Potential von ca. 16 V. Das Potential des zu entladenden
Knotens kann aber auch beliebige andere Werte aufweisen.
-
Der
zu entladende Knotenpunkt ist in der Figur mit K bezeichnet; er
ist im zu entladenden Zustand auf eine hohe Spannung VH aufgeladen
und soll durch die Entladeschaltung auf eine demgegenüber niedrigere
Spannung VL gebracht werden. Die niedrige Spannung VL ist im betrachteten
Beispiel gleich der Versorgungsspannung Vdd der integrierte Schaltung.
Es kann sich aber auch um eine nahezu beliebige andere Spannung
handeln; die Spannung, auf die der Knotenpunkt gebracht werden soll,
muß nur
größer sein
als die kleinste Spannung, die von den in der Entladeschaltung verwendeten PMOS-Transistoren.
unter den gegebenen Verhältnissen
noch durchschaltbar ist.
-
Die
Entladeschaltung umfaßt
einen Niederspannungsteil LVT und einen Hochspannungsteil HVT, wobei
der Niederspannungsteil LVT NMOS-Transistoren N1 und N2 und einen
Inverter I enthält,
und wobei der Hochspannungsteil PMOS-Transistoren P1, P2 und P3
und NMOS-Transistoren N3 und N4 enthält.
-
Von
den Transistoren sind die im Niederspannungsteil LVT enthaltenen
Transistoren N1 und N2 für "normale" (niedrige) Spannungen
ausgelegte (Niedervolt-)Transistoren, und die im Hochspannungsteil
HVT enthaltenen Transistoren P1, P2, P3, N3 und N4 für hohe Spannungen
ausgelegte (Hochvolt-)Transistoren.
-
Die
einzelnen Elemente sind wie in der 1 gezeigt
verschaltet und werden wie gezeigt mit der Versorgungsspannung der
integrierten Schaltung, deren Bestandteil die Entladeschaltung ist,
versorgt, wobei der positive Pol der Versorgungsspannung mit VDD
bezeichnet ist und im betrachteten Beispiel ein Potential von 2,5
V (oder ein beliebiges anderes Potential) aufweist, und wobei der
negative Pol der Versorgungsspannung mit VSS bezeichnet ist und
im betrachteten Beispiel ein Potential von 0 V (oder ein beliebiges
anderes Potential) aufweist.
-
Das
Entladen des Knotenpunktes K wird durch das Durchschalten des PMOS-Transistors
P3 bewerkstelligt, wozu an dessen Gate eine niedrige Spannung anzulegen
ist. Die restlichen Bestandteile der in der 1 gezeigten
Entladeschaltung dienen zur Ansteuerung des PMOS-Transistors P3.
-
Die
Entladeschaltung wird durch ein dieser, genauer gesagt deren Niederspannungsteil
LVT zugeführtes,
mit DOWNLOAD bezeichnetes Steuersignal angesteuert.
-
Weist
das Steuersignal DOWNLOAD einen hohen Pegel, genauer das positive
Versorgungsspannungspotential VDD der integrierten Schaltung auf,
so leiten die Transistoren N1, N3 und P2, wobei der leitende Zustand
des Transistors P2 bewirkt, daß die
hohe Spannung VH an die Gateanschlüsse der Transistoren P1 und
P3 durchgeschaltet wird und diese somit sperren. Der Transistor
P3 isoliert dadurch die an seinem Drainanschluß anliegende hohe Spannung
VH von der an seinem Sourceanschluß anliegenden niedrigen Spannung
VL, wodurch kein Entladen des Knotenpunktes K stattfinden kann.
-
Weist
das Steuersignal DOWNLOAD einen niedrigen Pegel, genauer das negative
Versorgungsspannungspotential VSS der integrierten Schaltung auf,
so leiten die Transistoren N2, N4 P1 und P3, wobei der leitende
Zustand des Transistors P1 bewirkt, daß die hohe Spannung VH an den
Gateanschluß des
Transistors P2 durchgeschaltet wird und dieser somit sperrt. Die
hohe Spannung VH des Knotenpunktes K kann nun über den leitenden Transistor
P3 auf die niedrige Spannung VL entladen werden.
-
Bemerkenswert
hierbei ist, daß der
Knotenpunkt K genau auf die Spannung entladen wird, auf die er letztlich
gebracht werden soll. In Fällen,
in denen diese Spannung ungleich 0 V ist, wurde bislang so vorgegangen,
daß der
Knotenpunkt K zunächst auf
0 V entladen und im Anschluß daran
wieder auf die gewünschte
Spannung aufgeladen wurde, was erkennbar unwirtschaftlich und zudem
mit einem erheblich größeren Aufwand
verbunden ist.
-
Sämtliche
Transistoren, die "heiß", durchgeschaltet
werden können
bzw. müssen
(sämtliche Transistoren,
bei denen durch das Versetzen in den leitenden Zustand hohe Leistungen
(U·I)
durchgeschaltet werden oder durchgeschaltet werden können), also
die Transistoren P1, P2 und P3 sind für hohe Spannungen ausgelegte
(Hochvolt-)PMOS-Transistoren. Die Verwendung von PMOS-Transistoren
erweist sich hier als vorteilhaft, weil diese ein wesentlich besseres
Degradationsverhalten als NMOS-Transistoren
aufweisen. Insbesondere wird das Gateoxid von PMOS-Transistoren durch
die beim heißen
Schalten derselben auftretenden heißen Ladungsträger wesentlich
weniger beschädigt.
Dies hat den positiven Effekt, daß Entladeschaltungen, bei welchen
heiße
Schaltvorgänge
nur an PMOS-Transistoren durchgeführt werden, eine Lebensdauer
aufweisen, die um ein Vielfaches (um Zehnerpotenzen) höher ist
als die Lebensdauer von Entladeschaltungen, bei welchen die heißen Schaltvorgänge (wie
bisher) auch oder ausschließlich
an NMOS-Transistoren vorgenommen werden.
-
Zur
Erzielung dieses positiven Effekts müssen nicht zwangsläufig generell
alle NMOS-Transistoren, an denen heiße Schaltvorgänge vorgenommen
werden können
oder müssen,
durch PMOS-Transistoren ersetzt werden. Unter Umständen genügt es, PMOS-Transistoren
nur in denjenigen Fällen
zu verwenden, in denen der betreffende Transistor beim heißen Schalten
besonders hohen Belastungen ausgesetzt sind. Den höchsten Belastungen dürfte in
der Regel der Transistor, über
den der beim Entladen des Knotenpunktes K fließende Entladestrom geleitet
wird, also der Transistor P3 ausgesetzt sein; wenigstens dieser
Transistor sollte daher ein PMOS-Transistor sein.
-
Im
Zweifelsfall sollten höchstvorsorglich
generell alle Transistoren, die eine hohe Spannung durchschalten
können
oder müssen,
als PMOS-Transistoren realisiert sein.
-
Die
Verwendung von PMOS-Transistoren erweist sich nicht nur hinsichtlich
der Lebensdauer der Entladeschaltung als vorteilhaft. PMOS-Transistoren sind
im betrachteten Beispiel auch einfacher anzusteuern als es bei NMOS-Transistoren
mit entsprechender Funktion der Fall ist. Während man zum Durchschalten
eines PMOS-Transistors nämlich
einfach nur eine niedrige Spannung (beispielsweise 0 V bzw. VSS)
an dessen Gate anlegen muß,
muß beim NMOS-Transistor
eine Spannung angelegt werden, die noch höher ist als die ohnehin schon
hohe Spannung, auf welche der zu entladende Knotenpunkt K aufgeladen
ist, und das Erzeugen und Handhaben dieser besonders hohen Spannung
ist bekanntlich mit einem erheblichen Zusatzaufwand verbunden.
-
Der
Aufbau der PMOS-Transistoren P1, P2 und P3 ist schematisch in 2 gezeigt.
Demnach ist in einem p-Substrat 11 eine n-Wanne 12 ausgebildet,
und diese enthält
wiederum p+-Bereiche 13 und 14 und
einen n+-Bereich 16, wobei die
p+-Bereiche 13 und 14 Source
und Drain des betreffenden Transistors, und der n+-Bereich
einen sogenannten Substratkontakt bilden; oberhalb dieser Anordnung
befindet sich das mit dem Bezugszeichen 15 bezeichnete Gate
des Transistors.
-
Die
Transistoren N3 und N4 sind "nur" zur Entkopplung
der (Niedervolt-)Transistoren N1 und N2 des Niederspannungsteils
LVT und der (Hochvolt-)Transistoren P1, P2 und P3 des Hochspannungsteils
HVT vorgesehen und müssen
deshalb nicht durch PMOS-Transistoren ersetzt werden. Sie sind an
ihren Gates mit VDD beaufschlagt und können so eine maximale Spannung
von VDD abzüglich der
sogenannten Threshold- oder Einsatzspannung Vth zu den Transistoren
N1 und N2 durchschalten. In der Praxis wird dieser Wert sogar noch
geringer sein, da die NMOS-Transistoren in dieser Konfiguration
einen hohe Substratvorspannung spüren und damit ein stark ausgeprägter Substratsteuereffekt
provoziert wird. Dieser Effekt stört die Entladeschaltung nicht
in ihrer Funktion: sobald über
die Transistoren N1 bzw. N2 VSS an die Sourceanschlüsse der
Transistoren N3 und N4 durchgeschaltet wird, sorgt die VDD betragende
Gate-Source-Spannung der Transistoren N3 bzw. N4 für den dann
erforderlichen hohen Leitwert des jeweiligen Transistors.
-
Durch
die beschriebene Entladeschaltung kann das Entladen von auf hohe
Spannung aufgeladenen Knotenpunkten einfach und schonend für die die
Knotenpunkte entladenden Elemente durchgeführt werden.
-
- K
- zu
entladender Knotenpunkt
- HVT
- Hochspannungsteil
- LVT
- Niederspannungsteil
- N1–N4
- NMOS-Transistoren
- P1–P3
- PMOS-Transistoren
- I
- Inverter
- VH
- hohe
Spannung
- VL
- niedrige
Spannung
- VDD,
VSS
- Versorgungsspannungpotentiale
-
- der
integrierten Schaltung
- 11
- p-Substrat
- 12
- n-Wanne
- 13,
14
- p+-Bereiche
- 15
- Gateanschluß
- 16
- n+-Bereich