DE19756560A1 - Verfahren und Vorrichtung zur Bilderfassung - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Bilderfassung, die insbesondere zur Aufnahme von Fingerabdrücken geeignet sind.

Zur Aufnahme von Fingerabdrücken sind kapazitiv messende Sen­ sorelemente geeignet, die in einem Raster der Größe einer Fingerspitze angeordnet sind. Das einzelne Sensorelement be­ steht im wesentlichen aus einer kleinen Leiterplatte, die als Platte eines Kondensators gegenüber der Fingerspitze wirkt. Statt einer Fingerspitze können andere Bilder kapazitiv er­ faßt werden, wobei als Voraussetzung nur erforderlich ist, daß die Oberflächenstruktur des Bildes örtlich so variiert, daß sich von Bildpunkt zu Bildpunkt unterschiedliche Kapazi­ täten gegenüber einer dem Bild gegenüber angeordneten elek­ trisch leitenden Fläche ergeben. Die verschiedenen Kapazitä­ ten können durch Anlegen geeigneter Spannungen und anschlie­ ßendes Messen der auf den Leitern vorhandenen Ladungen be­ stimmt werden. Bei der Verwendung dieses Verfahrens treten allerdings parasitäre Kapazitäten auf, die von dem Aufbau des Sensors herrühren und die Auflösung des erfaßten Bildes in verschiedene Grauwerte einschränken. Insbesondere ist es nicht ohne weiteres möglich, unter den Sensorflächen elektro­ nische Schaltungen anzuordnen, die zusätzliche Einkopplungen oder Einstreuungen auf die Sensorelemente bewirken.

Kapazitiv messende Fingerabdrucksensoren sind z. B. beschrie­ ben in der Veröffentlichung von N. D. Young e. a.: "Novel Fingerprint Scanning Arrays Using Polysilicon TFT' s on Glass an Polymer Substrates", IEEE Electron Device Letters, 18, 19-­ 20 (1997) und von M. Tartagni e. a.: "A 390 dpi Live Finger­ print Imager Based on Feedback Capacitive Sensing Scheme", ISSCC97, FP 12.3, pp. 200-201, 456 (1997)

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren und eine Vorrichtung zur kapazitiven Bilderfassung anzugeben, mit denen auf effiziente Weise Bilder in einem Raster erfaßt und mit elektronischen Schaltungen ausgewertet werden können.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 bzw. mit der Vorrichtung mit den Merkmalen des Anspruches 5 gelöst. Jeweilige Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

Das erfindungsgemäße Verfahren verwendet zur Erfassung des Bildes in einem Raster pro Bildpunkt jeweils zwei elektrische Leiter, die als Kondensatorplatten in zwei verschiedenen Ab­ ständen zu der Bildoberfläche angeordnet werden. Diese Leiter werden auf elektrische Potentiale aufgeladen, so daß sich La­ dungen auf den Leitern ansammeln. Die Ladung von demjenigen Leiter, der im geringeren Abstand zu dem Bild angeordnet war, wird anschließend durch das beschriebene Verfahren in ein da­ von abhängiges elektrisches Potential gewandelt und dieses Potential danach einer elektronischen Schaltung zugeführt, die vorzugsweise ein mit Feldeffekttransistoren aufgebauter Komparator ist, so daß in dieser Schaltung der Betrag des Po­ tentials in einen Meßwert umgesetzt werden kann, der die Bildstruktur entsprechend der durch das Raster gegebenen Auf­ lösung z. B. in verschiedenen Grauabstufungen wiedergibt. Bei einer einfachen Ausgestaltung des Verfahrens wird so ein Schwarzweißbild des erfaßten Bildes erzeugt. Die Auflösung ist bei diesem Verfahren praktisch nur durch die Größe der verwendeten Leiter eingeschränkt.

Die Sensorelemente können bei einer für das Verfahren vorge­ sehenen Vorrichtung insbesondere in einem Halbleiterchip in­ tegriert sein, in dem jeweils unterhalb der Leiter die zuge­ hörigen elektronischen Schaltungen nahe bei jedem Sensorele­ ment angeordnet sind. Durch die Verwendung zweier Leiterplat­ ten, von denen die im größeren Abstand zu dem auf zunehmenden Bild gehaltene Leiterplatte jeweils auf dem vorgegebenen Po­ tential gehalten wird, ist eine zuverlässige Abschirmung der Sensorelemente gegenüber der elektronischen Schaltung gewähr­ leistet.

Es folgt eine genauere Beschreibung des Verfahrens und einer dafür geeigneten Vorrichtung anhand der beigefügten Figur, die ein einzelnes Sensorelement im Querschnitt mit schema­ tisch dazu eingezeichneten Schaltungsteilen darstellt.

Die elektrischen Leiter 1, 2 sind vorzugsweise auf einem Substrat 4 als Träger aufgebracht. Wenn das erfindungsgemäße Verfahren zur Aufnahme von Fingerabdrücken verwendet werden soll, werden die Sensorelemente vorzugsweise auf einem Halb­ leiterchip zusammen mit den elektronischen Schaltungen inte­ griert. Es können über dem Halbleitermaterial in dielektri­ schen Schichten vorhandene Leiterbahnen für elektrische Ver­ bindungen oder ggf. auch zur Abschirmung der Sensorelemente gegenüber den elektronischen Schaltungen vorhanden sein. Schematisch sind derartige zusätzliche Leiterbahnen 3 in der Figur angedeutet. Unabhängig von dem konkreten Aufbau der verwendeten Vorrichtung ist für das Verfahren wesentlich, daß zwei Lagen von flächig strukturierten Leitern 1, 2 vorhanden sind, die in unterschiedlichen Abständen zu der Fläche eines zu erfassenden Bildes angeordnet werden. Die Leiter sind ent­ sprechend dem vorgesehenen Bildraster in einzelne, gegenein­ ander isolierte Leiter unterteilt. Aus dieser Anordnung von Einzelleitern sind in der Figur jeweils ein Leiter aus jeder der beiden Lagen eingezeichnet.

Mit diesem Verfahren werden durch kapazitive Messung Bilder erfaßt, deren Struktur örtlich variierende Kapazitäten lie­ fert, wenn dem Bild gegenüber eine elektrisch leitende Fläche angeordnet wird. Das ist z. B. bei Fingerabdrücken der Fall, bei denen die Oberfläche der Fingerspitze Stege und Furchen aufweist, die gegenüber einer ebenen Leiterfläche unter­ schiedliche elektrische Kapazitäten liefern.

In der Figur ist im Abstand zu dem oberen Leiter 1 eine Auf­ lagefläche 5 für eine Fingerspitze 8 eingezeichnet. Die die­ ser Auflagefläche 5 zugewandte Oberseite 6 der Fingerspitze liegt nicht überall unmittelbar auf der Auflagefläche 5 auf. In den Furchen des Fingerabdruckes zwischen den Stegen bleibt ein Abstand 7 zwischen der Auflagefläche und der Oberfläche des Fingers bestehen. Die Fingerspitze kann als auf einem fe­ sten elektrischen Potential V_F liegend, z. B. näherungsweise als geerdet, angenommen werden. Wenn der Leiter 1, der in ge­ ringerem Abstand zu dem zu erfassenden Bild angeordnet ist, auf ein bestimmtes Potential aufgeladen wird, sammelt sich Ladung auf diesem Leiter an. Der Leiter bildet nämlich zusam­ men mit der gegenüber angeordneten Bildfläche einen Kondensa­ tor, dessen Kapazität sich aus den in der Figur eingezeichne­ ten Teilkapazitäten C_P und C_{F, 0} zusammensetzt. Die Kapazität C_P ist in dem Beispiel der Figur konstant, da die Leiter 1 in einer Ebene angeordnet sind und die Auflagefläche 5 sich in einer dazu koplanaren Ebene befindet. Die Kapazität C_P ist durch den Abstand dieser Auflagefläche von dem Leiter 1 und durch die relative Dielektrizitätszahl des Materiales, das die Leiter bedeckt und deren Oberseite die Auflagefläche bil­ det, bestimmt.

Die weiteren Leiter 2 sind in einer vorzugsweise ebenen Flä­ che in einem größeren Abstand zu der Bildfläche angeordnet als die Leiter 1. Je zwei einander gegenüberliegende Leiter der beiden Lagen von Leiterstrukturen bilden daher zu jedem Bildpunkt einen Kondensator der Kapazität C₁₂.

Im folgenden wird das Meßprinzip erläutert, das dem erfin­ dungsgemäßen Verfahren zugrunde liegt. Der Einfachheit halber wird der in geringerem Abstand zu der Bildfläche angeordnete Leiter als oberer Leiter und der in größerem Abstand zu der Bildfläche angeordnete Leiter als unterer Leiter bezeichnet. Die effektive Kapazität eines Bildpunktes (z. B. eines klei­ nen Bereiches des Fingerabdruckes) gegenüber dem oberen Lei­ ter 1 ergibt sich aus der Reihenschaltung der angegebenen Ka­ pazitäten C_{F, 0} und C_P zu C_F = (C_{F, 0} C_P) (C_{F, 0} + C_P)^-1. Wenn der obere Leiter auf ein Potential V₁ gelegt wird, und der untere Lei­ ter 2 auf ein Potential V₂ ⁰ gelegt wird, lädt sich der obere Leiter 1 auf die Ladung Q₁ ⁰ = (V₁ - V_F) C_F + (V₁-V₂ ⁰)C₁₂ auf. Wenn z. B. V₁ = V₂ ⁰ gewählt wird, ist diese Ladung Q₁ ⁰ nur von dem Wert der Kapazität C_F und von der Potentialdifferenz V₁ - V_F zwischen dem oberen Leiter und der Bildfläche bestimmt.

Es wird in einem weiteren Schritt des Verfahrens der obere Leiter 1 von dem Potential V₁ getrennt, was in dem in der Fi­ gur gezeigten Beispiel durch das Öffnen des Schalters S₁ ge­ schieht. Anschließend wird das Potential V₂ ⁰ geändert auf ei­ nen Wert V₂ ¹. Das Potential des oberen Leiters 1 wird an eine elektronische Schaltung angelegt, die einen dem Bildpunkt zu­ gehörigen Meßwert ermittelt. Falls z. B. ein Bild mit einem Schwarzweißkontrast gewünscht wird, kann dieser Meßwert eine logische "0" oder "1" in Abhängigkeit von diesem Potential sein. Ein sich daraus ergebendes gerastertes Schwarzweißbild kann z. B. für die Personenidentifikation anhand eines Fin­ gerabdruckes gewünscht sein.

In der elektronischen Schaltung wird vorzugsweise ein Ver­ gleich mit einem Referenzwert durchgeführt. Das kann z. B. mittels eines Komparators geschehen, wie er in der Figur ein­ gezeichnet ist. Es sind in dieser Schaltung zwei Transisto­ ren, in diesem Beispiel zwei Feldeffekttransistoren, vorhan­ den, deren Steueranschlüsse (im Beispiel die Gate-Anschlüsse) mit dem oberen Leiter 1 z. B. über den Schalter S_G bzw. mit einem Referenzpotential V_ref verbunden werden können. Der Schalter S_G kann auch weggelassen werden, wenn die zusätzli­ che Kapazität des Einganges der Schaltung wie in dem darge­ stellten Beispiel vernachlässigbar ist. Die Ausgangswerte der Transistoren werden in einem weiteren Schaltungsblock 9 mit­ einander verglichen, so daß ein Meßwert an dem Ausgang 10 ausgegeben werden kann. Dieser Meßwert kann ggf. weiterverar­ beitet oder gespeichert werden.

In dem Beispiel des mit Feldeffekttransistoren aufgebauten Komparators und weggelassenem bzw. geschlossenem Schalter S_G erhält man für das Potential V_G am Gate-Anschluß folgenden Wert, wobei die Gate-Kapazität mit C_G und eine effektive Ka­ nalspannung mit V_ch bezeichnet ist (V₂° ist bereits auf V₂ ¹ ge­ ändert):

V_G = (V₂ ¹ C₁₂ + V_ch C_G + V_F C_F + Q₁ ⁰) (C_F + C₁₂ + C_G)^-1.

Mit dem angegebenen Wert von Q₁° erhält man

V_G = [(V₂ ¹ - V₂°) C₁₂ + V₁ (C_F + C₁₂) + V_ch C_G ] (C_F + C₁₂ + C_G)^-1 .

Unter Vernachlässigung der Gate-Kapazität des Transistors M₁ (C_G = 0) und mit der Wahl V₁ = V₂ ⁰ sowie V₂ ¹ = 0 (Masse) erhält man das Potential an dem Gate-Anschluß des ersten Transistors M₁ als

V_G = (V₁ C_F) (C_F + C₁₂)^-1 = V₁ (1+C₁₂/C_F)^-1.

Dieses Potential wird mittels des Komparators mit dem Referenzpotential V_ref vergli­ chen, das an den Gate-Anschluß des zweiten Transistors M₂ an­ gelegt wird. Das Potential V_G hängt unter den etwas vereinfa­ chenden Annahmen nur von dem vorgegebenen Potential V₁, der durch die Anordnung festgelegten Kapazität C₁₂ und der varia­ blen Kapazität des entsprechenden Bildpunkte C_F ab. Da bei jeder Durchführung des Verfahrens V₁ und C₁₂ konstant sind, ist V_G hier nur eine Funktion der variablen Bildkapazität.

Wenn ein Schwarzweißbild eines Fingerabdruckes erfaßt werden soll und jedem Bildpunkt als Meßwert eine logische "0" oder eine logische "1" zugewiesen werden soll, ist ein genügend hoher Störabstand zur Unterscheidung zwischen einer "0" oder einer "1" notwendig. Legt man einen Spannungshub ΔV_G zwischen dem minimalen Wert und dem maximalen Wert des Potentiales V_G fest, ergibt sich daraus ein maximal zulässiger Wert für die Kapazität C₁₂, die durch die Wahl der Sensoranordnung festge­ legt ist. Unter der Annahme, daß der minimale Wert von C_F null ist, falls kein Finger auf die Vorrichtung aufgelegt ist oder sich über dem betreffenden Leiter eine Rille der Finger­ oberfläche befindet, darf mit C_max als Bezeichnung für den ma­ ximalen Wert von C_F die Kapazität C₁₂ höchstens so groß wie C_max (V₁-ΔV_G)/ΔV_G werden.

Wenn für den Spannungshub ΔV_G mindestens 0,1 V₁ gefordert wird, das heißt z. B. bei einer Versorgungsspannung von 5 V ein Spannungshub von 500 mV, ist C₁₂ maximal 9 C_max. Wenn bei­ spielsweise bei einer 50.50 µm² großen Leiterfläche jedes obe­ ren Leiters 1 (Sensorelektrode) C_max≈30 fF als typischer Wert beträgt und wenn das Material zwischen dem oberen Leiter 1 und dem unteren Leiter 2, z. B. ein Intermetalldielektrikum (Oxid) zwischen den Metallisierungsebenen eines Halbleiter­ chips, eine Dicke von etwa 1 µm hat, ist unter der Annahme einer relativen Dielektrizitätszahl des Dielektrikums von et­ wa 4 die Kapazität C₁₂ = 88 fF, und es ist sogar ein Span­ nungshub von 1,27 V zu erwarten.

Die Komparatorschaltung, die vorzugsweise zur Bewertung des an dem ersten Transistor M₁ anliegenden Potentiales einge­ setzt wird, kann z. B. als ein dynamisches Latch ausgeführt sein. In anderen Ausführungsformen des Verfahrens kann das Potential V₁ einem Eingang eines AD-Wandlers zugeführt wer­ den, womit dann auch eine Auflösung in verschiedene Graustu­ fen möglich ist. Im Prinzip funktioniert der AD-Wandler wie eine Mehrzahl von Komparatoren mit unterschiedlichen Refe­ renzspannungen.

Die in der Figur im Ausschnitt dargestellte Vorrichtung, an­ hand derer das Verfahren beschrieben wurde, stellt eine be­ vorzugte Ausführungsform einer Vorrichtung dar, die für die Ausführung dieses Verfahrens geeignet ist. Der Schalter S₁ kann z. B. als PMOS-FET, der Schalter S^G als NMOS-FET mit parallel angeschlossenen Gate-Anschlüssen für jede einzelne Zelle des Rasters ausgeführt werden. An die Gate-Anschlüsse wird zunächst gemeinsam ein niedriges Potential (Masse, 0 V) angelegt, so daß der NMOS-FET sperrt und der PMOS-FET geöff­ net ist. Entsprechend dem jeweils anliegenden Potential sam­ melt sich die Ladung Q₁ ⁰ auf den Leitern einer Rasterzelle an. Das an den Gate-Anschlüssen der Schalter liegende Poten­ tial wird auf die Versorgungsspannung VDD angehoben, so daß zunächst der PMOS-FET schließt, wenn die effektive Gate- Source-Spannung die zugehörige Schwellenspannung unterschrei­ tet, und der NMOS-FET danach öffnet, wenn die effektive Gate- Source-Spannung die zugehörige Schwellenspannung dieses Tran­ sistors überschreitet. Das Potential V₂ ⁰ wird auf das Poten­ tial V₂ ¹ geändert, so daß das angegebene Potential VG über den geöffneten NMOS-FET an der angeschlossenen Schaltung anliegt. Die Potentiale V₁, V₂ ⁰ bzw. V₂ ¹ und ggf. das Potential zum Steuern der Transistoren der Schalter können als Spannungen gegenüber Masse über globale Leitungen allen Zellen des Sen­ sorfeldes zugeführt werden. Alle Leiter des Sensorfeldes wer­ den daher gemeinsam auf dieselben Potentiale gelegt.

Claims (7)

1. Verfahren zur Erfassung eines flächigen Bildes, das so be­ schaffen ist, daß es örtlich variierende elektrische Kapazi­ täten bildet, wenn eine elektrisch leitende Fläche im Abstand dazu angeordnet wird, bei dem

• - in einem ersten Schritt ein solches Bild gegenüber zwei in unterschiedlichen Abständen zu dem Bild gehaltenen flächi­ gen Strukturen elektrischer Leiter (1, 2), die in einem Ra­ ster angeordnet und gegeneinander elektrisch isoliert sind, angeordnet wird,
• - in einem zweiten Schritt an jeden Leiter ein jeweils vorge­ gebenes elektrisches Potential (V₁, V₂ ⁰) angelegt wird,
• - in einem dritten Schritt die Leiter (1) der Struktur, die in geringerem Abstand zu dem Bild gehalten wird, von dem betreffenden Potential (V₁) getrennt werden,
• - in einem vierten Schritt an jeden Leiter (2) der Struktur, die in größerem Abstand zu dem Bild gehalten wird, ein an­ deres vorgegebenes Potential (V₂ ¹) angelegt wird und
• - in einem fünften Schritt zu den jetzt auf den Leitern (1) der Struktur, die in geringerem Abstand zu dem Bild gehal­ ten wird, vorhandenen Potentialen Meßwerte bestimmt werden, die das Bild repräsentieren.

2. Verfahren nach Anspruch 1, bei dem in dem zweiten Schritt alle Leiter (1, 2) auf dasselbe Poten­ tial gebracht werden.

3. Verfahren nach Anspruch 1 oder 2, bei dem in dem fünften Schritt die Potentiale der Leiter (1) der Struktur, die in geringerem Abstand zu dem Bild gehalten wird, jeweils an einen Anschluß eines Komparators angelegt werden und mit einem Referenzpotential (V_ref) verglichen wer­ den.

4. Vorrichtung zur kapazitiven Erfassung eines Bildes aus Bildpunkten in einem Raster, bei der vorhanden sind:

• - eine Oberfläche (5) zur Anordnung eines zu erfassenden Bil­ des (6),
• - zwei zu dieser Oberfläche in verschiedenen Abständen ange­ ordnete Schichten entsprechend dem Raster unterteilter und gegeneinander isolierter elektrischer Leiter (1, 2),
• - eingangsseitige Mittel, mit denen an die Leitern (1), die in geringerem Abstand zu der Oberfläche (5) angeordnet sind, zeitweilig ein elektrisches Potential angelegt werden kann und mit denen an die Leiter (2), die in größerem Ab­ stand zu der Oberfläche (5) angeordnet sind, vorgegebene Potentiale angelegt werden können,
• - elektronische Schaltungen,
• - ausgangsseitige elektrische Verbindungen zwischen den Lei­ tern (1), die in geringerem Abstand zu der Oberfläche (5) angeordnet sind, und jeweils einem Eingang einer Schaltung und
• - eine Steuereinrichtung zum gemeinsamen Anlegen und Verän­ dern der vorgesehenen Potentiale.

5. Vorrichtung nach Anspruch 4,
bei der jede der elektronischen Schaltungen einen Komparator mit zwei Transistoren (M₁, M₂) enthält und
bei der die ausgangsseitigen elektrischen Verbindungen je­ weils einen Leiter (1) mit einem Anschluß eines dieser Tran­ sistoren (M₁) verbinden.

6. Vorrichtung nach Anspruch 4 oder 5, bei der die Leiter (1, 2), die elektronischen Schaltungen und die Mittel zum Anlegen und Verändern der Potentiale in einem Halbleiterchip integriert sind und bei der die zur Anordnung eines zu erfassenden Bildes vorge­ sehene Oberfläche (5) eine Oberfläche des Halbleiterchips ist.

7. Vorrichtung nach einem der Ansprüche 4 bis 6, bei der die Abmessungen des Rasters und der elektrischen Lei­ ter (1, 2) sowie die Abstände der Leiter von der zur Anord­ nung eines zu erfassenden Bildes vorgesehenen Oberfläche (5) und ein zwischen den Leitern vorhandenes Material an die Auf­ nahme eines Fingerabdruckes angepaßt sind.