DE19721499C1

DE19721499C1 - Schaltungsanordnung zur Ansteuerung eines FET

Info

Publication number: DE19721499C1
Application number: DE1997121499
Authority: DE
Inventors: Tihanyi Dr Jenoe
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1997-05-22
Filing date: 1997-05-22
Publication date: 1998-06-18
Anticipated expiration: 2017-05-23

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Ansteue rung eines Feldeffekttransistors (FET) mit folgenden Merkma len:

- eine Drain-Elektrode des FET ist mit einer Klemme für ein Versorgungspotential verbunden, eine Source- Elektrode ist über eine Last mit einer Klemme für ein Bezugspotential verbunden;
- eine Ansteuerschaltung, die mit einer Ausgangsklemme an einem Gate-Anschluß des FET und mit einer ersten Klemme an eine Klemme für ein zweites Potential angeschlossen ist.

Derartige Schaltungsanordnungen sind z. B aus der EP 07 25 481 A1 bekannt. Sie dienen zum Schalten von Lasten, beispielsweise Motoren, Ventilen oder ähnlichem, die sourceseitig an den FET, vorzugsweise einen Leistungs-FET, angeschlossen sind. Leitet der FET, so fällt annähernd die gesamte zwischen dem Versorgungs- und Bezugspo tential anliegende Versorgungsspannung an der Last an. Sperrt der FET, so fällt die Versorgungsspannung nahezu vollständig an dessen Drain-Source-Strecke an und die Last ist abgeschal tet. Die Ansteuerschaltung wird bei derartigen Schaltungsan ordnungen über die erste Klemme, die auf dem zweiten Potenti al liegt, versorgt. Diese Klemme ist bei bekannten Schal tungsanordnungen über einen widerstand mit der Klemme für Versorgungspotential verbunden, wobei der Widerstand zur Be grenzung des in die Ansteuerschaltung fließenden Stromes dient.

Aufgabe der Ansteuerschaltung ist es, zum Anschalten der Last an die Versorgungsspannung an der mit dem Gate-Anschluß des FET verbundenen Ausgangsklemme eine Spannung gegen Bezugspo tential zur Verfügung zu stellen, die über der Versorgungs spannung liegt. Dies ist erforderlich, um den FET durch eine ausreichende Gate-Source-Spannung auch dann noch leitend zu halten, wenn annähernd die gesamte Versorgungsspannung an der Last abfällt und die Source-Elektrode des FET damit annähernd auf Versorgungspotential liegt. Eine Ladungspumpenschaltung in der Ansteuerschaltung sorgt bei bekannten Schaltungsanord nungen für die Generierung dieser Spannung zur Ansteuerung der Gate-Elektrode. Nachteilig ist hierbei, daß die Ein schaltzeit des FET durch die Zeitdauer bestimmt ist, die not wendig ist, um die Spannung zur Ansteuerung der Gate- Elektrode in der Ladungspumpenschaltung zu erzeugen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die eingangs genannte Schaltungsanordnung so weiterzubilden, daß ein nahezu beliebig schnelles Einschalten des FET möglich ist.

Die Erfindung wird durch eine Schaltungsanordnung gelöst, die neben den eingangs genannten Merkmalen folgendes zusätzliches Merkmal aufweist:

- eine erste Kapazität, die zwischen die Klemmen für Ver sorgungspotential und zweites Potential geschaltet ist.

Bei der erfindungsgemäßen Schaltungsanordnung besteht die Möglichkeit, die erste Kapazität über die Ansteuerschaltung aufzuladen, so daß das an der ersten Klemme der Ansteuer schaltung liegende zweite Potential um den Wert der an der ersten Kapazität anliegenden Spannung über dem Versorgungspo tential liegt. Die zwischen der ersten Klemme und einer zwei ten Klemme, die mit der Klemme für Bezugspotential verbunden ist, anliegende Spannung kann direkt in der Ansteuerschaltung zur Ansteuerung der Gate-Elektrode des FET verwendet werden, ohne das beim Einschalten ein langwieriger Ladungspumpvorgang notwendig ist.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die Ansteuerschaltung weist zum Aufladen der ersten Kapazität eine Ladungspumpenschaltung und zum Ansteuern der Gate- Elektrode des FET eine Steuereinheit auf. Die Steuereinheit ist hierzu zwischen der ersten und zweiten Klemme der Ansteu erschaltung verschaltet und mit einer Ausgangsklemme mit der Gate-Elektrode verbunden. Um ein Aufladen der ersten Kapazi tät zu ermöglichen, ist die Ladungspumpenschaltung mit einer ersten Klemme an die Klemme für zweites Potential und mit ei ner zweiten Klemme an die Klemme für Versorgungspotential an geschlossen.

Vorzugsweise weist die Ladungspumpenschaltung eine Oszilla torschaltung, eine zweite Kapazität sowie eine erste und zweite Diode auf. Eine Klemme der zweiten Kapazität ist hier bei mit einer Ausgangsklemme der Oszillatorschaltung verbun den, während die andere Klemme der zweiten Kapazität über die erste. Diode mit der Klemme für Versorgungspotential und über die zweite Diode mit der Klemme für zweites Potential verbun den ist. Hierbei sind die Dioden so gepolt, daß die Kathode der ersten Diode und die Anode der zweiten Diode mit der Ka pazität verbunden sind.

Die Ladungspumpenschaltung ist, wie in einer Ausführungsform der Erfindung vorgesehen, mit einer dritten Klemme über einen Widerstand an die Klemme für Bezugspotential angeschlossen. Der Widerstand begrenzt den von Versorgungspotential zu Be zugspotential durch die Ladungspumpenschaltung fließenden Strom.

Bei induktiven Lasten kann es nach Sperren des FET, bedingt durch die Eigenschaft von Induktivitäten, den eingeprägten Strom aufrechtzuerhalten, zu einem großen Spannungsabfall zwischen den Klemmen der Last kommen. Um die Steuereinheit und insbesondere die Oszillatorschaltung der Ladungspumpen schaltung vor Überspannung und damit vor Zerstörung zu schüt zen, sind eine erste Zenerdiode zwischen die erste und dritte Klemme der Ladungspumpenschaltung und eine zweite Zenerdiode parallel zu der Steuereinheit, zwischen die Klemme für Be zugspotential und die Klemme für zweites Potential geschal tet.

Die vorstehende Beschreibung bezieht sich auf die Verwendung eines n-Kanal-FETs, insbesondere eines n-Kanal-MOSFETs. Die ser ist einem p-Kanal-FET, bedingt durch technologische Nach teile des p-Kanal-FETs, vorzuziehen. Die erfindungsgemäße Schaltungsanordnung ist auch zur Verwendung eines p-Kanal- FETs geeignet. Hierbei sind die Vorzeichen sämtlicher Poten tiale zu vertauschen und polungsabhängige Bauteile, wie Di oden, umzupolen.

Die erfindungsgemäße Schaltungsanordnung ist insbesondere zur Verwendung in Chip-on-Chip-Strukturen geeignet. So ist vorge sehen, die Ansteuerschaltung und den FET jeweils in einen se paraten Halbleiterkörper zu integrieren, wobei das Substrat des Halbleiterkörpers der Ansteuerschaltung auf dem zweiten Potential und das Substrat des Halbleiterkörpers des FET auf dem Versorgungspotential liegt. Vorzugsweise sind die beiden Halbleiterkörper übereinander angeordnet und getrennt durch eine Isolationsschicht miteinander verklebt. Diese Ausfüh rungsformen ermöglichen, die erste Kapazität entweder in den Halbleiterkörper des FET oder in den Halbleiterkörper der An steuerschaltung zu integrieren.

Die erfindungsgemäße Schaltungsanordnung wird nachfolgend an hand eines konkreten Ausführungsbeispiels näher erläutert. Es zeigen:

Fig. 1: Blockschaltbild einer erfindungsgemäßen Schaltungs anordnung,

Fig. 2: Schnittdarstellung einer Chip-on-Chip-Struktur, bei welcher die Ansteuerschaltung in einem ersten Halb leiterkörper und der FET in einem zweiten Halblei terkörper integriert sind.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauteile und Funktionseinheiten mit gleicher Bedeutung.

In Fig. 1 ist eine Schaltungsanordnung mit einem FET T, der mit einer Drain-Elektrode an eine Klemme für Versorgungspo tential V1 angeschlossen ist, dargestellt. Eine Last L befin det sich zwischen einer Source-Elektrode S des FET T und ei ner Klemme für Bezugspotential M. Zur Ansteuerung des FET T ist eine Ausgangsklemme AK1 einer Ansteuerschaltung AS mit einer Gate-Elektrode G des FET T verbunden, wobei die Ansteu erschaltung AS mittels erster und zweiter Klemmen K1, K2 zwi schen einer Klemme für zweites Potential V2 und der Klemme für Bezugspotential M verschaltet ist. Zwischen die Klemme für zweites Potential V2 und die Klemme für Versorgungspoten tial V1 ist eine erste Kapazität C1 geschaltet.

Die Ansteuerschaltung AS weist eine Ladungspumpenschaltung LPS und eine Steuereinheit SE auf. Die Steuereinheit SE ist zwischen der ersten und zweiten Klemme K1, K2 in der Ansteu erschaltung AS und damit zwischen der Klemme für zweites Po tential V2 und der Klemme für Bezugspotential M verschaltet und mit einer Ausgangsklemme mit der Gate-Elektrode G verbun den. Aufgabe der Steuereinheit SE ist es, zum Einschalten des FET T die zwischen der Klemme für zweites Potential V2 und der Klemme für Bezugspotential M anliegende Spannung an die Gate-Elektrode G anzulegen und zum Sperren des FET T eine Spannung an die Gate-Elektrode G anzulegen, die vorzugsweise geringer ist als die zwischen der Klemme für Versorgungspo tential V1 und der Klemme für Bezugspotential M anliegende Versorgungsspannung.

Derartige Steuereinheiten SE sind aus den bisher bekannten Schaltungsanordnungen hinreichend bekannt. Sie bestehen bspw. im einfachsten Fall aus einem Transistor, der mit einer Drain-Elektrode mit der Klemme für zweites Potential V2 und mit einer Source-Elektrode mit der Klemme für Bezugspotential M verbunden ist. Die Gate-Elektrode des FET T ist mit der Drain-Elektrode dieses Transistors verbunden. Der Transistor kann über einen Eingang IN1, der mit dessen Gate-Elektrode verbunden ist, geschaltet werden. Sperrt dieser Transistor, so liegt die Ausgangsklemme AK1 der Ansteuerschaltung annä hernd auf dem zweiten Potential V2, leitet dieser Transistor, so liegt diese Ausgangsklemme AK1 annähernd auf Bezugspoten tial M. Um einen Stromfluß von der Klemme für zweites Poten tial V2 und der Klemme für Bezugspotential M weitgehend zu vermeiden, besteht die Möglichkeit einen CMOS-Inverter in der Steuereinheit SE zu verwenden.

Aufgabe der Ladungspumpenschaltung LPS ist es, die erste Ka pazität C1 auf eine vorgebbare Spannung aufzuladen, so daß das zweite Potential V2 um den Wert dieser Spannung über dem Versorgungspotential V1 liegt. Die Ladungspumpenschaltung LPS weist erste, zweite und dritte Klemmen LK1, LK2, LK3 auf, wo bei die erste Klemme LK1 mit der Klemme für Versorgungspoten tial V1, die zweite Klemme LK2 mit der Klemme für zweites Po tential V2 und die dritte Klemme LK3 über einen Widerstand R mit der Klemme für Bezugspotential M verbunden ist. Die dar gestellte Ladungspumpenschaltung LPS besteht aus einer Oszil latorschaltung OSC, die zwischen der ersten Klemme LK1 und der dritten Klemme LK3 verschaltet ist. Die Oszillatorschal tung OSC ist mit einer Ausgangsklemme AK2 mit einer Klemme einer zweiten Kapazität C2 verbunden. An die andere Klemme der zweiten Kapazität C2 ist eine Kathode einer ersten Diode D1 angeschlossen, die mit einer Anode an die erste Klemme LK1 und damit an die Klemme für Versorgungspotential V1 ange schlossen ist. Weiterhin ist an diese Klemme der zweiten Ka pazität C2 eine Anode einer zweiten Diode D2 angeschlossen, die mit einer Kathode mit der zweiten Klemme LK2 und damit mit der Klemme für zweites Potential V2 verbunden ist.

Die im folgenden nicht näher dargestellte Oszillatorschaltung ist eine zur Verwendung in Ladungspumpenschaltungen bekannte Oszillatorschaltung, die nach Maßgabe eines intern oder ex tern generierten Taktes ein Rechtecksignal an ihrer Ausgangs klemme AK2 erzeugt. Je nach Ausführungsform der Oszillator schaltung OSC dient ein in Fig. 1 dargestellter zweiter Ein gang IN2 zur Vorgabe eines Oszillatortaktes oder beispiels weise nur zum An- oder Abschalten der Oszillatorschaltung OSC.

Die Funktionsweise der in Fig. 1 dargestellten Schaltungsan ordnung ergibt sich wie im folgenden beschrieben.

Der Einfachheit halber sei der Widerstand R, der zwischen der dritten Klemme LK3 der Oszillatorschaltung OSC und der Klemme für Bezugspotential M geschaltet ist, für die folgende Be trachtung vernachlässigt. Es sei weiterhin angenommen, daß die Oszillatorschaltung OSC an ihrer Ausgangsklemme AK2 ein rechteckförmig zwischen einem oberen Signalpegel und einem unteren Signalpegel oszillierendes Signal erzeugt, wobei für den unteren Signalpegel angenommen wird, daß die Ausgangs klemme AK2 auf Bezugspotential M liegt, während für den obe ren Signalpegel angenommen wird, daß die Ausgangsklemme AK2 auf Versorgungspotential V1 liegt. Dies entspricht der Vor stellung, daß die Oszillatorschaltung OSC einen idealen Schalter aufweist, der die Ausgangsklemme AK2 nach Maßgabe eines vorgegebenen Taktes mit der ersten Klemme LK1 bzw. mit der dritte Klemme LK3 verbindet. Ohne Beschränkung der Allge meinheit sei für das Bezugspotential M Masse angenommen, so daß eine zwischen der Klemme für Versorgungspotential V1 und der Klemme für Bezugspotential M anliegende Versorgungsspan nung den Wert V1 besitzt.

Bei entladenem ersten Kondensator C1 und Anlegen eines unte ren Signalpegels an der Ausgangsklemme AK2 der Oszillator schaltung OSC wird die zweite Kapazität C2 über die erste Di ode D1 auf Versorgungsspannung V1 aufgeladen. Die Klemme für zweites Potential V2 liegt damit vorerst auf Versorgungspo tential V1. Durch nachfolgendes Anlegen eines Signals mit oberem Signalpegel an den Ausgang AK2 steigt das an der er sten Klemme K1 der Ansteuerschaltung AS anliegende zweite Po tential V2 gegenüber dem Versorgungspotential V1, und die er ste Kapazität C1 wird aufgeladen. Auf welchen Wert sich das zweite Potential V2 nach Ablauf eines Taktzyklus einstellt hängt im wesentlichen von dem Verhältnis der Kapazitäten C1, C2 zueinander ab. Unter der Annahme, daß die erste Kapazität C1 eine größere Kapazität als die zweite Kapazität C2 auf weist, sind einige Taktperioden notwendig, um beispielsweise den ersten Kondensator C1 auf Versorgungsspannung V1 aufzula den und damit den Wert des zweiten Potentials V2 auf den zweifachen Wert des Versorgungspotentials V1 zu bringen.

Um die Last L nun an das Versorgungspotential V1 zu schalten, genügt ein kurzes Signal über den ersten Eingang IN1 an die Steuereinheit und das zweite Potential V2 liegt an der Aus gangsklemme AK1 der Ansteuerschaltung AS an. Um zu verhin dern, daß sich die erste Kapazität C1 über die Steuereinheit SE entlädt, bevor eine Ansteuerung des FET erfolgen soll, sind in der Steuereinheit SE geeignete Maßnahmen vorgesehen. Eine Möglichkeit besteht darin, die Steuereinheit SE als CMOS-Inverter auszuführen, der zwischen die Klemme für zwei tes Potential V2 und die Klemme für Bezugspotential M ge schaltet ist und bei welchem nahezu keine Querströme fließen. Bleibt der FET T für längere Zeit eingeschaltet, so kann es aufgrund unvermeidlicher Leckströme, die zu einer Entladung der ersten Kapazität C1 führen, notwendig sein, die erste Kapazität C1 in gewissen Zeitabständen in der oben beschrie benen Weise aufzuladen.

Der Vorteil dieser Schaltungsanordnung besteht darin, daß die zur Ansteuerung des FET an dessen Gate-Elektrode G benötigte hohe Spannung rechtzeitig vor Einschalten des FET T zur Ver fügung gestellt werden kann.

Die in Fig. 1 dargestellten Zenerdioden Z1 und Z2 dienen, zum Schutz der Oszillatorschaltung OSC und der Steuereinheit SE nach dem Abschalten einer induktiven Last L. Hierbei wird zwischen den Klemmen der Last L eine Spannung induziert, um den in der induktiven Last L eingeprägten Strom aufrechtzuer halten. Die Zenerdioden Z1, Z2 schützen die Ansteuerschaltung AS vor Zerstörung durch diese in der Last L induzierte Span nung.

Fig. 2 zeigt eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung, wonach die Ansteuerschaltung und der FET in jeweils einem Halbleiterkörper HL1; HL2 integriert sind. Fig. 2 zeigt die Schnittdarstellung einer Anordnung, bei wel cher ein erster Halbleiterkörper HL1 des FET und ein zweiter Halbleiterkörper HL2 der Ansteuerschaltung übereinander, ge trennt durch eine Isolationsschicht IS angeordnet sind. Dar gestellt ist lediglich ein prinzipieller Aufbau einer derar tigen Anordnung; Details, wie der FET innerhalb des ersten Halbleiterkörpers HL1 und die Ansteuerschaltung innerhalb des zweiten Halbleiterkörpers, sind nicht dargestellt. Ein Substrat S1 des Halbleiterkörpers HL1 ist mit der Klemme für Bezugspotential V1 verbunden. Die erste Kapazität C1 ist zwi schen das Substrat S1 des ersten Halbleiterkörpers HL1 und ein Substrat S2 des zweiten Halbleiterkörpers HL2 geschaltet. Eine außenliegende Klemme K2 des zweiten Halbleiterkörpers HL2 ist mit einer Klemme für Bezugspotential M verbunden. Die ebenfalls außenliegende Ausgangsklemme AK1 der Ansteuerschal tung ist mit einem außenliegenden Anschluß der Gate-Elektrode G des FET verbunden. Die Last L ist über einen außen liegen den Anschluß der Source-Elektrode S mit der Klemme für Be zugspotential M verbunden.

Die in Fig. 2 dargestellte erste Kapazität C1, die dort als separates Bauteil dargestellt ist, kann sowohl in das Substrat S1 des ersten Halbleiterkörpers HL1 als auch in das Substrat S2 des zweiten Halbleiterkörpers HL2 integriert wer den.

Bezugszeichenliste

T Feldeffekttransistor (FET)
G Gate-Elektrode
D Drain-Elektrode
S Source-Elektrode
V1 Versorgungspotential
V2 zweites Potential
M Bezugspotential
AS Ansteuerschaltung
K1 erste Klemme der Ansteuerschaltung
K2 zweite Klemme der Ansteuerschaltung
LPS Ladungspumpenschaltung
OSC Oszillatorschaltung
SE Steuereinheit
C1 erste Kapazität
C2 zweite Kapazität
R Widerstand
LK1, LK2, LK3 Klemmen der Ladungspumpenschaltung
IN1 erster Eingang
IN2 zweiter Eingang
HL1 Halbleiterkörper des FET
HL2 Halbleiterkörper der Ansteuerschaltung
IS Isolationsschicht
S1 Substrat
S2 Substrat
N n-Dotierung eines Halbleiterkörpers
n+ starke n-Dotierungen eines Halbleiterkörpers

Claims

1. Schaltungsanordnung zur Ansteuerung eines FET (T) mit folgenden Merkmalen:

1. - eine Drain-Elektrode (D) des FET (T) ist mit einer Klemme für ein Versorgungspotential (V1) verbunden, eine Source-Elektrode (S) ist über eine Last (L) mit einer Klemme für ein Bezugspotential (M) verbunden;
2. - eine Ansteuerschaltung (AS), die mit einer Ausgangs klemme (AK1) an einen Gate-Anschluß (G) des FET und mit einer ersten Klemme (K1) an eine Klemme für ein zweites Potential (V2) angeschlossen ist;

gekennzeichnet durch folgendes weiteres Merkmal:

1. - eine erste Kapazität (C1), die zwischen die Klemmen für erstes und zweites Potential (V1, V2) geschaltet ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn zeichnet, daß die Ansteuerschaltung (AS) eine Steuerein heit (SE) und eine Ladungspumpenschaltung (LPS) auf weist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekenn zeichnet, daß die Steuereinheit (SE) mit einer Ausgangs klemme an die Gate-Elektrode (G) angeschlossen ist und daß sie mittels zweier Klemmen zwischen den Klemmen für Versorgungspotential (V1) und Bezugspotential (M) ver schaltet ist.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch ge kennzeichnet, daß die Ladungspumpenschaltung (LPS) mit einer ersten Klemme (LK1) an die Klemme für Versorgungs potential (V1) und mit einer zweiten Klemme (LK2) an die Klemme für zweites Potential (V2) angeschlossen ist.

5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Ladungspumpenschaltung (LPS) eine Oszillatorschaltung (OSC) und eine zweite Kapazität (C2) sowie eine erste und zweite Diode (D1, D2) aufweist, wobei eine Klemme der zweiten Kapazität (C2) mit einer Ausgangsklemme (AK2) der Oszillatorschal tunng (OSC) verbunden ist und die andere Klemme der zweiten Kapazität (C2) über die erste Diode (D1) mit der Klemme für Versorgungspotential (V1) und über die zweite Diode (D2) mit der Klemme für zweites Potential (V2) verbunden ist.

6. Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Ladungspumpenschaltung (LPS) mit einer dritten Klemme (LK3) über einen Wider stand (R) mit der Klemme für Bezugspotential (M) verbun den ist.

7. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß eine erste Zenerdiode (Z1) parallel zu der Ladungspumpenschaltung (LPS) zwi schen der dritten und ersten Klemme (LK3, LK1) geschal tet ist.

8. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß eine zweite Zenerdiode (Z2) parallel zu der Schalteinheit (SE) zwischen den Klemmen für zweites Potential (V2) und Bezugspotential (M) geschaltet ist.

9. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß der FET (T) ein n- Kanal-MOSFET ist.

10. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß der FET (T) in einen ersten Halbleiterkörper (HL1) und die Ansteuerschaltung (AS) in einen zweiten Halbleiterkörper (HL2) integriert ist, wobei ein Substrat (S1) des ersten Halbleiterkör pers (HL1) auf dem Versorgungspotential (V1) und ein Substrat (S2) des zweiten Halbleiterkörpers (HL2) auf dem zweiten Potential (V2) liegt.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekenn zeichnet, daß die Halbleiterkörper (HL1, HL2) übereinan der angeordnet sind.

12. Schaltungsanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die erste Kapzität (C1) in den er sten Halbleiterkörper (HL1) integriert ist.

13. Schaltungsanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die erste Kapzität (C1) in den zwei ten Halbleiterkörper (HL2) integriert ist.