DE19644688B4 - Schaltungsanordnung einer digitalen Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen sowie Elementen aus GF(2m) - Google Patents
Schaltungsanordnung einer digitalen Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen sowie Elementen aus GF(2m) Download PDFInfo
- Publication number
- DE19644688B4 DE19644688B4 DE1996144688 DE19644688A DE19644688B4 DE 19644688 B4 DE19644688 B4 DE 19644688B4 DE 1996144688 DE1996144688 DE 1996144688 DE 19644688 A DE19644688 A DE 19644688A DE 19644688 B4 DE19644688 B4 DE 19644688B4
- Authority
- DE
- Germany
- Prior art keywords
- circuit arrangement
- multiplier
- elements
- multiplication
- galois
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Schaltungsanordnung
einer digitale Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen
sowie Elementen aus GF(2m), dadurch gekennzeichnet, daß eine einzige
logische Baugruppe auf einem Integrierten Schaltkreis, gesteuert
durch eine Umschaltlogik, Multiplikationen von Binärzahlen
oder von Elementen GF(2m) ausführt, wobei
ein Bussystem der Multiplizierer-Baugruppe zwei Zahlen und für die Galois-Multiplikation
zusätzlich ein
primitives Polynom zuführt
und ein Produkt abführt.
Description
- Die Erfindung betrifft eine digitale Schaltungsanordnung zur Multiplikation zweier binär kodierter Zählen. Dabei ist die Schaltungsanordnung in der Lage, Binärzahlen oder Zahlen aus einem so genannten Galois-Feld zu verarbeiten. Die Wahl des zu verarbeitenden Zahlenformates erfolgt mittels eines Auswahlsignals. Die Anordnung ist zellular aufgebaut und benutzt größtenteils die selben Zellen zur Berechnung des Produktes beider Zahlenformate.
- Multiplizierer, die eines der beiden Zahlenformate verarbeiten können, wurden bereits beschrieben. In B.A. Laws, C.K. Rushforth: A Cellular-Array Multiplier for GF(2m). IEEE Transactions on Computers, Dezember 1971, S. 1573-1578 wurde ein zellular aufgebauter Multiplizierer für Elemente aus GF(2m) angegeben. Multiplizierer für Binärzahlen wurden u.a. in K. Hwang: Computer Arithmetic – Principles, Architecture and Design. John Wiley (1979) beschrieben.
- Mit der amerikanischen Patentschrift
US 4,918,638 wird eine spezielle Lösung für zwei m-Bit Feldelemente eines Galois-Feldes (2m) angegeben, deren Multiplikation so ausgeführt wird, dass zuerst jeweilige Partial-Produkte in einem Binär- Multiplizierer gebildet und diese dann in einem nachgeschalteten Polynomial-Reduzierer zu einem m-Bit Produkt generiert werden. - Eine weitere Lösung zur Multiplikation von n-Bit Digitalwerten ist aus der amerikanischen Patentschrift
US 5.446.651 zu entnehmen, bei der ausgewählte Multiplikationen dadurch ausgeführt werden, dass entweder die Multiplikation von einem Paar 2n-Bit oder zwei Paaren von n-Bit Digitalwerten erfolgt. - Weiterhin ist eine in ihrer Leistung gesteigerte Galois-Feld Multiplikation in der amerikanischen Patentschrift
US 4.251.875 offenbart, bei der Binär-Vektoren sequenziell durch bitweise ausgeführte exklusive OR-Verknüpfungen ein Galois-Produkt erzeugen. - Nachteilig bei diesen Anordnungen ist, daß sie nur eines der beiden angegebenen Zahlenformate verarbeiten können. Ist eine Schaltungsanordnung gefordert, die sowohl Elemente aus GF(2m) als auch Binärzahlen verarbeiten kann, müssen die jeweiligen Schaltungsanordnungen separat aufgebaut werden. Ein entsprechendes Bussystem muß in diesem Fall die Faktoren auf die zwei Multiplizierer-Baugruppen verteilen und das Produkt von einer der Baugruppen abholen. Das erfordert zwei getrennte Multiplizierer und die entsprechenden Busverbindungen.
- Aufgabe der Erfindung ist es, eine Schaltungsanordnung gemäß dem Blockschaltbild anzugeben, die größtenteils die selben Zellen auf dem elektronischen Schaltkreis benutzt, um eine multiplikative Verknüpfung von Elementen aus GF(2m) oder Binärzahlen durchzuführen. Die Busse (Bus a,b,c) zur Bereitstellung der Faktoren und zum Abtransportieren des Produktes können dabei die selben sein.
- Die Erfindung beruht auf dem gemeinsamen Ausnutzen der logischen Exklusiv-Oder Funktion (⊗). Diese Funktion wird auf der Bit-Ebene sowohl bei der Multiplikation von Binärzahlen (in Form von Voll- und Halbadder Baugruppen), als auch bei der Multiplikation von Elementen aus GF(2m) zur Addition von partiellen Produkten bzw. zur Modulo-Reduktion verwendet.
- Zwei Binärzahlen a und b der Bit-breite m und n sollen mittels einer Logik-Baugruppe multipliziert werden. Dabei werden zuerst n partielle Produkte gebildet, indem jedes einzelne Bit der Zahl b mit der gesamten Zahl a bitweise multipliziert wird, bi·a (0 ≤ i < n). Die einzelnen partiellen Produkte besitzen eine Wertigkeit 2i. Anschließend werden alle n partiellen Produkte unter Berücksichtigung ihrer Wertigkeit zum Endergebnis, dem Produkt, addiert. Das geschieht bitweise unter Verwendung von logischen Volladder- oder Halbadder-Baugruppen. Im Falle es werden mehrere Bits (u.U. auch mit verschiedener Wertigkeit) addiert, werden solche Baugruppen auch als Kompressor bezeichnet.
- Zwei Elemente aus GF(2m) g und h der Bitbreite m können multipliziert werden, indem zuerst jedes einzelne Bit der Zahl h mit der gesamten Zahl g bitweise multipliziert wird, hi·g (0 ≤ i < m), und die entstandenen partiellen Produkte zu einem Zwischenergebnis der Bitbreite 2m-1 addiert werden. Die Addition von Elementen aus GF(2m) aus einer Körpererweiterung von GF(2) ist durch bitweise Exklusiv-Oder Verknüpfung definiert. Anschließend wird das Zwischenergebnis schrittweise modulo eines primitiven Polynoms p der Bitbreite m+1 auf das Ergebnis der Bitbreite m substituiert. Dieses Verfahren ist u.a. in P.A. Scott et al.: A Fast VLSI Multiplier for GF(2m). IEEE Journal on Selected Areas in Communications, Vol. 4 (1986), pp. 62-65 beschrieben.
- Ein 3-Bit Volladder mit den logischen Funktionen Summe = A ⊗ B ⊗ C und Übertrag = A∧B ∨ (A∨B) ∧ C beinhaltet im Summen-Pfad zwei Exklusiv-Oder Baugruppen. Eine oder auch mehrere Exklusiv-Oder Baugruppen werden erfindungsgemäß auch zur Addition von zwei korrespondierenden Bits der Elemente aus GF(2m) genutzt, die durch die logische Exklusiv-Oder Funktion A ⊗ B definiert ist. Werden Kompressor-Baugruppen höherer Ordnung an Stelle der Adder benutzt, können die darin enthaltenen Exklusiv-Oder Baugruppen wie beschrieben verwendet werden. Da eine Multiplizierer-Baugruppe für Binärzahlen aus einer vielfachen Anordnung von Voll- bzw. Halbaddern besteht, deren Übertragsausgänge jeweils mit dem nächst-höherwertigen Bit korrespondieren und bei einer Galois-Multiplizierer Baugruppe keine Überträge benötigt werden, müssen die Übertrags-Leitungen der für beide Arithmetiken benutzten Adder-Zellen abschaltbar sein. zeigt eine Möglichkeit zur Abschaltung des Übertrags-Pfades des Volladders 12 zum Volladder 21 innerhalb eines Volladder-Feldes.
- Der Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß nur eine Baugruppe aufgebaut werden muß um eine Multiplikation in den zwei angegebenen Zahlensystemen durchzuführen die bestimmte Zellen für beide Multiplikations-Typen wiederverwendet. Weiterhin ist kein Bussystem zur Verteilung von Daten auf mehrere Multiplizierer-Baugruppen notwendig.
- Nachfolgend wird die Erfindung anhand von zwei Ausführungsbeispielen beschrieben. In den Zeichnungen zeigen:
-
1 das vorgeschlagene Blockschaltbild des erfindungsgemäßen Multiplizierers, -
2 den prinzipiellen Aufbau der Abschalteinrichtung für das Übertragssignal innerhalb der Addierer-Baugruppe für die Addition der partiellen Produkte, -
3 der den Anwendungsbeispielen 1 und 2 zugrunde liegende strukturelle Aufbau des Galois-Multiplizierers bezüglich der Addition der partiellen Produkte und der Substitution mittels des primitiven Polynoms, -
4 das Blockschaltbild der Anordnung nach Ausführungsbeispiel 1 zur Kombination eines Array-Multiplizierers mit einem Galois-Multiplizierer, -
5 das logische Schaltbild einer Zelle des Arrays4 , -
6 die schematische Darstellung der Aufteilung in Unterbaugruppen eines 17×17-bit Multiplizierers mit Wallace-Tree-Addition der partiellen Produkte nach Ausführungsbeispiel 2. - Ausführungsbeispiel 1 bezieht sich auf den Aufbau einer kombinierten Multiplizierer-Baugruppe nach dem Prinzip eines u.a. in N.H.E. Weste, K. Eshraghian: Principles of CMOS VLSI Design.
- Addison-Wesley Publishing Co., Reading, MA. (1993) S. 547 ff. angegebenen Array-Multiplizierers.
- Im Ausführungsbeispiel 2 liegt dem kombinierten Multiplizierer ein Baum-orientierter Multiplizierer, wie u.a. in N.H.E. Weste, K. Eshraghian: Principles of CMOS VLSI Design. Addison-Wesley Publishing Co., Reading, MA. (1993) S. 554 ff. beschrieben, zugrunde. In beiden Ausführungsbeispielen wird von der allgemeinen Architektur des Multiplizierers für Binärzahlen ausgegangen und die Architektur des Galois-Multiplizierers darauf zugeschnitten. Ein wesentlicher Unterschied besteht in der Art, wie die Galois Modulo-Reduktion durchgeführt wird. Im Ausführungsbeispiel 1 wird die Modulo-Reduktion direkt auf ein partielles Produkt angewendet, wogegen im Ausführungsbeispiel 2 die Modulo-Reduktion auf alle addierten partiellen Produkte angewendet wird.
3 verdeutlicht diese zwei Verfahren schematisch. - In der Darstellung ist das Blockschaltbild einer Anordnung nach Ausführungsbeispiel 1 zu sehen.
- Die Matrix aus gleichartigen Zellen nach
5 ist dunkel unterlegt. Der linke und obere Rand der Matrix wird mit UND-Gattern aufgefüllt. Die Zu- und Abführung der Datenbusse an die Matrix ist durch beschriftete Rechtecke veranschaulicht. In der Baugruppe „MSB Primitives Polynom" wird die höchste Stelle des primitiven Polynoms entweder automatisch durch eine Logik oder durch setzen des entsprechenden Bits in einem Register festgestellt und der Matrix zugeführt. Die Leitungen der Zelle in5 haben folgende Bedeutung: -
- ai, bi
- – Bits der Faktoren a, b,
- fi
- – korrespondierendes Bit im primitiven Polynom,
- pp_msb
- – höchste Stelle des primitiven Polynoms
- sel
- – Selektionssignal für Multiplikationsart,
- yein
- – Signal, daß der Zelle anzeigt, ob höchste Stelle im Primitiven Polynom bereits gefunden wurde,
- yaus
- – Signal, daß der nachfolgenden Zelle anzeigt, daßhöchste Stelle im Primitiven Polynom bereits gefunden wurde,
- sum_gal
- – Summensignal bei der Galois-Multiplikation,
- sum_int
- – Summensignal bei der Multiplikation von Binärzahlen,
- übg
- – Übertragssignal bei der Multiplikation von Binärzahlen.
- In
5 ist die kombinierte Nutzung der Exklusiv-Oder Gatter ersichtlich. Führt das sel-Signal L-Pegel, ist die Zelle auf Galois-Multiplikation geschaltet und der Summen-Pfad geht über sum_gal(ein), Mux1, G1, G2, G8, Mux3 nach sum_gal(aus). Liegt am sel-Signal H-Pegel, ist die Zelle in den Binärzahl-Modus geschaltet und der Summen-Pfad führt durch sum_int(ein), Mux1, G1, G2, Mux3 nach sum_int(aus). Über die Faktor-Leitungen ai, bi wird in G3 in beiden Modi ein partielles Produkt auf Bitebene gebildet. - Eine andere Anordnung zum Addieren von partiellen Produkten ist eine von C.S. Wallace: A Suggestion for a Fast Multiplier. IEEE Transactions on Computers, Vol. EC13, pp 14-17 (1964) beschriebene Baum-Struktur von Adder-Baugruppen. Zur Kombination dieses Verfahrens mit einem Galois-Multiplizierer kann die in
3 rechts dargestellte Methode zur Modulo-Reduktion benutzt werden. Neu ist dabei die Aufteilung in 2 getrennte Arrays, deren Zellen wiederum Exklusiv-ODER Gatter enthalten. Durch die Aufteilung des Wallace-Baum-Adders in zwei Teil-Bäume gleicher Größe wird die Breite der zu verarbeitenden Galois-Faktoren auf maximal 1/2 der Breite der Binärzahl-Faktoren begrenzt. Die Aufteilung des gesamten Arrays erfolgt folgendermaßen: - 1.) Ausgangspukt stellt das Array zur Addition der partiellen Produkte bei der Binär-Multiplikation dar.
- 2.) Dieses Array wird dermaßen
entworfen, daß mindestens
zwei identische Teilanordnungen entstehen, die die gleiche Anzahl
von partiellen Produkten addieren können. Im Falle einer in
6 dargestellten Fallstudie eines 17×17-bit Binär-Multiplizierers empfiehlt sich beispielsweise eine Aufteilung in zwei je 8 partielle Produkte addierende Teilanordnungen und ein nicht in die Konstruktion mit einbezogenes partielles Produkt. Zur Ausführung der Binär-Multiplikation müssen die drei somit entstandenen Teilergebnisse in einer weiteren Teilanordnung addiert werden. - 3.) Die zwei identischen Teilanordnungen werden zur Verarbeitung der Galois-Multiplizierer-Funktionen Addition Modulo 2 der partiellen Produkte und Reduktion mittels primi tivem Polynom genutzt.
- Die Teilanordnung Array 1 führt die bitweise Multiplikation und die Addition der partiellen Produkte durch. Aufgrund einer gleichen algorithmischen Struktur können Galois- sowie Binär-Multiplizierer dieselbe Teilanordnung nutzen, ausgenommen der Übertragspfade. Diese Pfade müssen mit einer geeigneten Anordnung gemäß
2 zur Durchführung der Galois-Multiplikation abgeschaltet werden. Am Ausgang der Teilanordnung Array 1 in3 rechts liegt im Galois-Modus ein Wert an, der alle Modulo 2 summierten partiellen Produkte repräsentiert. In der Teilanordnung Array 2 in3 rechts wird die Substitution mittels des primitiven Polynomes p durchgeführt. Dabei muß die zur Ausführung der Galois-Multiplikation notwendige Anordnung an die Anordnung des Binär-Multiplizierers in geeigneter Weise adaptiert werden. Das geschieht für die Galois-Anordnung folgendermaßen: - 1.) Aufteilung des Adder-Arrays in einen linken und einen Rechten Teilbereich.
- 2.) Im linken Teilbereich wird jede Stelle, die größer als des benutzte Galois Feld ist, festgestellt und anhand korrespondierenden Stelle im primitiven Polynom p ausgewertet.
- 3.) Die generierten Signale werden über Rückführungsleitungen aus dem Array herausgeführt und über die Zeileneingänge Faktor b22 dem rechten Teilbereich des Array 2 zugeführt.
- 4.) Im rechten Teilbereich von Array 2 findet eine Modulo 2 Addition mit den im verwendeten Galois-Feld liegendem Teil des von Array 1 gelieferten Zwischenergebnisses statt.
- Wie in
6 dargestellt ist das Ergebnis der Galois-Multiplikation auf den niederwertigen Bitleitungen des Binär-Zwischenergebnisses von Array 2 bereits vor dem Gesamt-Addierer-Block sichtbar und wird dort bereits abgegriffen. Die Binärmultiplikation benötigt den Gesamt-Adder, um das Endergebnis im getrennten Übertrag-Summe-Format zu berechnen und den Summe-Übertrag Vektor-Addierer um das binäre Endergebnis zu formen.
Claims (4)
- Schaltungsanordnung einer digitale Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen sowie Elementen aus GF(2m), dadurch gekennzeichnet, daß eine einzige logische Baugruppe auf einem Integrierten Schaltkreis, gesteuert durch eine Umschaltlogik, Multiplikationen von Binärzahlen oder von Elementen GF(2m) ausführt, wobei ein Bussystem der Multiplizierer-Baugruppe zwei Zahlen und für die Galois-Multiplikation zusätzlich ein primitives Polynom zuführt und ein Produkt abführt.
- Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Durchführung der Multiplikation zweier Elemente aus GF(2m) bestimmte Übertragsleitungen zwischen den Addern/Kompressoren innerhalb der Schaltungselemente zur Addition der partiellen Produkte auf ein festes Potential gelegt und das Umschalten zwischen den zwei Multiplizierern im Wesentlichen durch An- und Abschalten des Übertragssignales erfolgt.
- Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Anzahl von logischen Exklusiv-Oder Zellen sowohl für die Berechnung eines Produktes aus zwei Binärzahlen, als auch für die Berechnung eines Produktes zweier Elemente aus GF(2m) vorgesehen sind, wobei die Exklusiv-Oder Zellen in den Addern/Kompressoren der Schaltungsanordnung zur Addition der partiellen Produkte enthalten sind.
- Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die logische Baugruppe der Addition der partiellen Produkte im Binär-Multiplizierer, aufgebaut nach dem bekannten Wallace-Tree Verfahren, in mindestens zwei funktionell gleiche Teil-Bäume aufgeteilt ist, die einerseits die Modulo 2-Addition der partiellen Produkte und andererseits die Substitution mittels primitivem Polynom des Galois-Multiplizierers beinhalten.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996144688 DE19644688B4 (de) | 1996-10-28 | 1996-10-28 | Schaltungsanordnung einer digitalen Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen sowie Elementen aus GF(2m) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996144688 DE19644688B4 (de) | 1996-10-28 | 1996-10-28 | Schaltungsanordnung einer digitalen Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen sowie Elementen aus GF(2m) |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19644688A1 DE19644688A1 (de) | 1998-04-30 |
DE19644688B4 true DE19644688B4 (de) | 2005-06-16 |
Family
ID=7810168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996144688 Expired - Fee Related DE19644688B4 (de) | 1996-10-28 | 1996-10-28 | Schaltungsanordnung einer digitalen Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen sowie Elementen aus GF(2m) |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19644688B4 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU3286399A (en) * | 1998-12-18 | 2000-07-12 | Motorola, Inc. | Circuit and method of cryptographic multiplication |
FR2788616B1 (fr) * | 1999-01-15 | 2001-04-20 | St Microelectronics Sa | Circuit de multiplication dans un corps de galois |
US7277540B1 (en) | 1999-01-20 | 2007-10-02 | Kabushiki Kaisha Toshiba | Arithmetic method and apparatus and crypto processing apparatus for performing multiple types of cryptography |
DE10106085B4 (de) * | 2001-02-08 | 2006-12-07 | Systemonic Ag | Verfahren und Anordnung zur Finiten Feld Multiplikation |
US7162621B2 (en) | 2001-02-21 | 2007-01-09 | Mips Technologies, Inc. | Virtual instruction expansion based on template and parameter selector information specifying sign-extension or concentration |
US7181484B2 (en) | 2001-02-21 | 2007-02-20 | Mips Technologies, Inc. | Extended-precision accumulation of multiplier output |
US7711763B2 (en) | 2001-02-21 | 2010-05-04 | Mips Technologies, Inc. | Microprocessor instructions for performing polynomial arithmetic operations |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4251875A (en) * | 1979-02-12 | 1981-02-17 | Sperry Corporation | Sequential Galois multiplication in GF(2n) with GF(2m) Galois multiplication gates |
US4918638A (en) * | 1986-10-15 | 1990-04-17 | Matsushita Electric Industrial Co., Ltd. | Multiplier in a galois field |
US5446651A (en) * | 1993-11-30 | 1995-08-29 | Texas Instruments Incorporated | Split multiply operation |
-
1996
- 1996-10-28 DE DE1996144688 patent/DE19644688B4/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4251875A (en) * | 1979-02-12 | 1981-02-17 | Sperry Corporation | Sequential Galois multiplication in GF(2n) with GF(2m) Galois multiplication gates |
US4918638A (en) * | 1986-10-15 | 1990-04-17 | Matsushita Electric Industrial Co., Ltd. | Multiplier in a galois field |
US5446651A (en) * | 1993-11-30 | 1995-08-29 | Texas Instruments Incorporated | Split multiply operation |
Also Published As
Publication number | Publication date |
---|---|
DE19644688A1 (de) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3700991C2 (de) | Digitaler Übertragsvorgriffsaddierer | |
DE69632978T2 (de) | Multi-Operand-Addierer, der Parallelzähler benutzt | |
DE19758079A1 (de) | Verfahren und Vorrichtung zur Galoisfeld-Multiplikation | |
DE69821408T2 (de) | Multiplikationsverfahren und -vorrichtung | |
EP0123921B1 (de) | Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf | |
DE2803425A1 (de) | Digitaleinrichtung zur ermittlung des wertes von komplexen arithmetischen ausdruecken | |
DE3927009A1 (de) | Addierschaltung | |
DE4403917C2 (de) | Vorrichtung zum Berechnen einer Bit-Besetzungszählung | |
DE2018452A1 (de) | Arithmetische Einrichtung | |
DE2913327A1 (de) | Multiplizierer fuer binaerdatenwoerter | |
DE4101004A1 (de) | Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum | |
EP0051079B1 (de) | Binäres MOS-Ripple-Carry-Parallel-Addier/Subtrahierwerk und dafür geeignete Addier/Subtrahierstufe | |
DE19644688B4 (de) | Schaltungsanordnung einer digitalen Multiplizierer-Baugruppe, zur Verarbeitung von Binärzahlen sowie Elementen aus GF(2m) | |
DE102007056104A1 (de) | Verfahren und Vorrichtung zur Multiplikation von Binäroperanden | |
EP0628183B1 (de) | Schaltungsanordnung zum digitalen multiplizieren von integer-zahlen | |
DE3434777C2 (de) | ||
DE4019646C2 (de) | Vorrichtung und Verfahren zum Multiplizieren von Datenwörtern in Zweier-Komplement-Darstellung | |
EP0130397B1 (de) | Digitales Rechenwerk | |
DE3702697A1 (de) | Paritaetserzeugungsschaltung | |
DE10106085B4 (de) | Verfahren und Anordnung zur Finiten Feld Multiplikation | |
DE19635113A1 (de) | Multiplizierer | |
EP1248186A2 (de) | Carry-ripple Addierer | |
DE19711005C2 (de) | Baumschaltung zur Addition von Teilprodukten im Booth-Algorithmus | |
DE19847245C2 (de) | Kombinierte Addierer- und Logik-Einheit | |
EP0416153B1 (de) | Verfahren für Datenverarbeitungsanlagen zur Division von, zu Beginn jeweils normalisierten, beliebig langen Operanden und Divisionswerk zur Durchführung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: SYSTEMONIC AG, 01099 DRESDEN, DE |
|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NXP SEMICONDUCTORS GERMANY GMBH, 22529 HAMBURG, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: NXP B.V., EINDHOVEN, NL |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110502 |