DE19640072C2 - Nach dem Prinzip der fraktionalen Frequenzsynthese arbeitender Frequenzsynthesizer - Google Patents

Description

Die Erfindung geht aus und betrifft einen Frequenzsynthesizer laut Oberbegriff des Hauptanspruches.

Frequenzsynthesizer dieser Art sind bekannt (z. B. nach europäischer Patentschrift 0 125 790, 0 214 217 bzw. 0 429 217). Durch die Mehrfachintegration kann zwar das Rauschen verringert werden, ein Nachteil der bekannten Anordnungen ist jedoch, daß bei mehreren in Kette geschalteten Integratoren ein relativ großer Hub des dem Nachkommaanteil entsprechenden Zahlenwertes entsteht, der bei einer dreistufigen Kettenschaltung beispielsweise zwischen -7 und +8 schwankt. Dieser große Hub bedingt auch eine relativ große Phasenstörung, sobald nur kleine Nichtlinearitäten im Gesamtsystem vorliegen. Solche Nichtlinearitäten können beispielsweise durch den Phasendetektor der Phasenregelschleife auftreten. Dieser störende relativ große Hub kann auch nicht dadurch vermieden werden, daß in der verwendeten Kettenschaltung von mehreren Integratoren der am Ausgang des Quantisierers erzeugte Wert unmittelbar mit dem Wichtungsfaktor 1 auf die Eingänge der Integratoren rückgekoppelt wird (europäische Patentschrift 0 429 217).

Diese Nachteile gelten auch für einen bekannten Synthesizer der eingangs erwähnten Art, bei dem mehrere in Kette geschaltete Integratoren vorgesehen sind und die Ausgangswerte der einzelnen Integratoren über Bewertungsglieder in Vorwärtsrichtung einem ausgangsseitigen Addierer zugeführt werden (Aufsatz von Riley et al., "Delta-Sigma Modulation in Fractional-N Frequency Synthesis", IEEE. Journal of Solid-State Circuits, Vol. 28, Nr. 5, Mai 1993, Seiten 553-559, insbesondere Fig. 9). Hier ist eine Hubbegrenzung nur durch entsprechende Begrenzung mittels des Quantisierers auf Werte von +1/-1 möglich, diese bekannte Anordnung besitzt darüber hinaus den Nachteil der Instabilität.

Es ist Aufgabe der Erfindung, einen Frequenzsynthesizer mit einer stabilen Integrator-Kettenschaltung zur Erzeugung des Nachkommaanteils zu schaffen, die sowohl bezüglich Rauschen als auch bezüglich des Hubes optimal dimensionierbar ist.

Diese Aufgabe wird ausgehend von einem Frequenzsynthesizer laut Oberbegriff des Hauptanspruches durch dessen kennzeichnende Merkmale gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.

Im Zusammenhang mit der Beurteilung der Stabilität von Sigma-Delta-Modulatoren ist es an sich bekannt, eine unterschiedlich gewichtete Rückkopplung des Ausgangswertes zu den Eingängen von in Kette geschalteten Integratoren in Betracht zu ziehen (Steiner Philip and Woodward Wand "Stability Analysis of the Second Order Σ-Δ Modulator" IN: Intern. Symposium on Circuits and Systems, ISCAS 1994, Vol. 5, S. 365-368 und Tapani Ritoniemi et al. "Design of Stable High Order 1-Bit Sigma-Delta Modulators" IN: IEEE Internat. Symposium on Circuits and Systems, 1990, Vol. 4, S. 3267-3270). Durch die erfindungsgemäße Anwendung dieser an sich bekannten Maßnahme bei der Erzeugung des dem Nachkommaanteil entsprechenden Wertes bei einem nach dem Prinzip der fraktionalen Frequenzsynthese arbeitenden Frequenzsynthesizers wird der überraschende Vorteil erzielt, daß der Hub, mit dem der Nachkommaanteil am Ausgang des Quantisierers der Integratorkette entsteht, automatisch begrenzt wird. Diese Hubbegrenzung im Idealfall auf Ausgangswerte zwischen -1 bis +1 wird auch bei kleinen absoluten Teilerfaktoren eine im Vergleich dazu große Variation des Schaltens des Frequenzteilers vermieden. Damit wird auch ein großer Phasenhub vermieden, der zu Problemen führen könnte, wenn nur kleine Nichtlinearitäten im System vorliegen. Durch die erfindungsgemäße Maßnahme kann der Frequenzteiler des Synthesizers mit kleinem absoluten Teilerfaktor betrieben werden.

Als besonders vorteilhaft hat es sich erwiesen, die Bewertungsglieder für die gewichtete Rückkopplung als gebrochen rationale Faktoren auszubilden, deren Werte gleich oder kleiner 1 sind, im Prinzip könnte jedoch auch eine Vervielfachung angewendet werden.

Die Erfindung wird im folgenden anhand schematischer Zeichnungen an Ausführungsbeispielen näher erläutert.

Fig. 1 zeigt das Prinzipschaltbild eines nach dem Prinzip der fraktionalen Frequenzsynthese arbeitenden Frequenzsyn­ thesizers mit einem phasengeregelten Oszillator 1, einem zwischen diesem Oszillator 1 und dem Phasendetektor 2 ange­ ordneten Frequenzteiler 3 und einem in der Steuerleitung zwischen Phasendetektor 2 und dem in der Frequenz einstell­ baren Oszillator 1 angeordneten Schleifenfilter 4. Der Fre­ quenzteiler 3 ist auf ganzzahlige Teilungsverhältnisse N einstellbar, mit ihm wird die Ausgangsfrequenz f_o des Oszil­ lators 1 um den Faktor N auf eine Frequenz f_i herunterge­ teilt, die in dem Phasendetektor 2 mit der Referenzfrequenz f_r einer Referenzfrequenzquelle 10 verglichen wird. Das Tei­ lungsverhältnis N des Frequenzteilers 3 wird über eine Steu­ erschaltung 7 eingestellt, die ihrerseits über eine Ein­ stellvorrichtung 5 gesteuert wird, in welcher ein gewünsch­ tes gebrochen rationales Teilungsverhältnis P, F mit einem ganzzahligen Anteil P und einem Nachkommaanteil F als ent­ sprechender Digitalwert einstellbar ist. Das Steuersignal 8 für die Einstellung des Frequenzteilers 3 wird in der Steu­ erschaltung 7 durch Addition des ganzzahligen Anteils P mit einem dem Nachkommaanteil F entsprechenden Wert ΔP in einem Addierer 6 erzeugt. Der dem Nachkommaanteil F entsprechende Wert ΔP wird gemäß den nachfolgenden erfindungsgemäßen Inte­ gratorkettenschaltungen mit gewichteter Rückkopplung er­ zeugt.

Fig. 2 zeigt ein erstes Ausführungsbeispiel einer solchen Integratorkettenschaltung bestehend aus vier jeweils über Addierer A1 bis A4 in Kette geschalteten Integratoren I1 bis I4 mit nachgeschaltetem Quantisierer Q, der Ausgangswert am Ausgang 9 des Quantisierers Q wird über eine Verzögerungs­ schaltung V, die jeweils eine Verzögerung um eine Taktperi­ ode erzeugt, über Bewertungsglieder K1 bis K4 den Addierern A1 bis A4 und damit jeweils den Eingängen der Integratoren I1 bis I4 zugeführt. Am Eingang der Integratorkette ist ein zusätzliches Bewertungsglied 11 angeordnet, das den gleichen Gewichtungsfaktor K1 wie das zum Eingang des ersten Integra­ tors I1 rückgekoppelte Bewertungsglied K1 des Rückkopplungs­ kreises aufweist, hierdurch wird die Grundverstärkung, die durch das erste Bewertungsglied des Rückkopplungskreises auftritt, kompensiert.

Durch entsprechende Wahl der Koeffizienten K im Rückkopp­ lungskreis ist es möglich, den gewünschten Abfalls des Quan­ tisierungsgeräusches von beispielsweise 24 dB/Oktave zu rea­ lisieren, wobei jedoch nur ein begrenzter Hub am Ausgang des Quantisierers Q auftritt, ohne daß am Quantisierer Q selbst eine Begrenzung vorgenommen wird. Der Quantisierer Q kann freilaufend ausgebildet sein, in der Praxis ist es jedoch zweckmäßig, auch im Quantisierer Q eine Quantisierung der höheren Stellen vorzunehmen, beispielsweise der drei höch­ sten Stellen des in der Integratorkette erzeugten Zahlenwer­ tes.

Fig. 3 zeigt ein Beispiel für die Bemessung der Bewertungs­ glieder K für eine vierstufige Integratorkette. Das erste Bewertungsglied K1 besitzt einen Teilerwert 8, das zweite Berwertungsglied K2 einen Teilerwert 4, das dritte Bewer­ tungsglied K3 einen Teilerwert 2 und der vierte Gewichtungs­ wert des Bewertungsgliedes K4 ist 1. Bei dieser Bemessung der Gewichtungsfaktoren wird automatisch eine Begrenzung des Hubes der Ausgangswerte auf -1 bis +2 erreicht, und zwar für einen Eingangswertbereich von 0 bis 1.

Fig. 4 zeigt eine weitere Möglichkeit für die Gewichtung der Integratorstufen, in diesem Ausführungsbeispiel sind zwi­ schen den einzelnen Integratoren I1 bis I4 noch zusätzliche Bewertungsglieder C1 bis C4 in Kette mit den Integratoren angeordnet, mit denen zusätzlich noch die Integration ge­ wichtet werden kann. Bei diesen zusätzlichen Bewertungsglie­ dern C handelt es sich vorzugsweise um Teiler, mit denen die Integratorwerte mit 1 oder Werten kleiner 1 gewichtet der nächsten Integratorstufe zugeführt werden. Auf diese Weise kann die Schaltung einer solchen Integratorkette optimiert werden, da hierdurch die Gewichtungsfaktoren im Rückkopp­ lungskreis klein gehalten werden können. Die Koppelfaktoren des Rückkopplungskreises können im Prinzip auch in die Be­ wertungsglieder C der Integratorkette mit eingebaut werden, wodurch sich auch die Verstärkung der Integratorkette ver­ ringert und dadurch auch die Vorkompensation.

Fig. 4 zeigt noch eine weitere Möglichkeit, wie durch ein Rückkopplungsnetzwerk R im Rückkopplungszweig, das vor den einzelnen Bewertungsgliedern K angeordnet ist, eine zusätz­ liche beispielsweise auch komplexe Vorgewichtung des rückge­ koppelten Wertes erzeugt werden kann.

In den Ausführungsbeispielen nach den Fig. 2 bis 4 wurde für den Nachkommaanteil F ein Wertebereich von 0 bis 1 vor­ ausgesetzt. Es könnte jedoch auch ohne Einschränkung ein Wertebereich von F zwischen -0,5 und +0,5 vorausgesetzt wer­ den. In diesem Fall ergibt sich ein symmetrischer Hub um den Nullpunkt. Außerdem beträgt der minimal nötige Hub zur Dar­ stellung dieses Wertebereiches nur -1 bis +1.

Fig. 5 zeigt eine Schaltung mit sieben Integratorstufen I1 bis I7, die einen Abfall des Quantisierungsgeräusches von 42 dB/­ Oktave zum Träger hin ermöglicht. Der Hub einer solchen Anordnung nach Fig. 5 mit den eingezeichneten Gewichtungs­ werten 1/32, 1/16, 3/16, 1/2, 1/2 und 1, 1 beträgt dabei nur -4 bis +4, bei einer siebenstufigen Anordnung nach dem Stand der Technik würde hierbei ein Hub von -63 bis +64 erzeugt werden.

Fig. 6 zeigt schließlich ein Ausführungsbeispiel, bei dem der Quantisierer Q auf eine Ober- und Untergrenze von -1 bzw. +1 begrenzt ist. Bei der vierstufigen Anordnung nach Fig. 6 würde mit den eingetragenen Gewichtungswerten an sich ein auf -2 bis +2 begrenzter Hub entstehen, durch die zu­ sätzliche Begrenzung des Quantisierers Q auf -1 bis +1 wird der Hub nochmals begrenzt, ohne daß nichtlineare Schwingun­ gen zu befürchten sind. Dieser Hub stellt das absolute Mini­ mum dar.

Als Integratoren I sind alle hierfür bekannten Schaltungen geeignet, jeder dieser Integratoren I besteht beispielsweise im Sinne der Fig. 7 aus einer Addierstufe 13 und einem Latch. Als Integratoren eigenen sich auch andere beliebige Übertragungssysteme, die bei kleinen Frequenzen eine hohe Verstärkung aufweisen. Es sind beispielsweise auch Tiefpaß­ strukturen als Integratoren geeignet.

Aufgrund der Rückwärtskoppung zu den Eingängen der Integra­ toren in der Kettenschaltung kann die Übertragungsfunktion bei Bedarf auf einfache Weise durch inverse Filterung am Eingang kompensiert werden. Hierfür eignen sich beispiels­ weise digitale Filter in FIR-Struktur.

Claims (6)

1. Nach dem Prinzip der fraktionalen Frequenzsynthese arbeitender Frequenzsynthesizer
mit einem phasengeregelten Oszillator (1),
einem zwischen Oszillator (1) und Phasendetektor (2) angeordneten Frequenzteiler (3), der auf ganzzahlige Teilungsverhältnisse (N) einstellbar ist und dessen Ausgangsfrequenz (f_i) im Phasendetektor (2) mit einer Referenzfrequenz (f_r) verglichen wird,
einem in der Steuerleitung zwischen Phasendetektor (2) und dem in der Frequenz einstellbaren Oszillator (1) angeordneten Schleifenfilter (4),
einer Einstellvorrichtung (5), in welcher ein gewünschtes gebrochenes rationales Teilungsverhältnis (P, F) des Frequenzteilers (3) als Digitalwert einstellbar ist,
einer Steuerschaltung (7), über deren Ausgangssignal (8) das ganzzahlige Teilungsverhältnis (N) des Frequenzteilers (3) so gesteuert wird, daß ein dem Nachkommaanteil (F) des gewünschten Teilungsverhältnisses (P, F) entsprechendes gebrochenes Teilungsverhältnis simuliert und gleichzeitig das durch das periodische Umschalten des Teilungsverhältnisses entstehende trägernahe Phasenrauschen der Ausgangsfrequenz (f_o) minimiert wird,
wobei das Ausgangssignal (8) der Steuerschaltung (7) durch Addition des ganzzahligen Anteils (P) des gewünschten gebrochenen Teilungsverhältnisses (P, F) mit einem dem Nachkommaanteil (F) entsprechenden Wert (ΔP) in einem Addierer (6) erzeugt wird und dieser Wert (ΔP) aus dem Nachkommaanteil (F) mittels einer Kettenschaltung von mehreren Integratoren (I) mit nachgeschaltetem Quantisierer (Q) gebildet und den Eingängen der Integratoren (I) rückgekoppelt wird,
dadurch gekennzeichnet,
daß der am Ausgang (9) der Kettenschaltung erzeugte Wert über unterschiedlich bemessene Bewertungsglieder (K) unterschiedlich gewichtet den Eingängen der in Kette geschalteten Integratoren (I) rückgekoppelt wird.

2. Synthesizer nach Anspruch 1, dadurch gekennzeich­ net, daß die Bewertungsglieder (K) jeweils gebrochen rationale Faktoren sind und die den Eingängen der Inte­ gratoren rückgekoppelten Werte gleich oder kleiner 1 sind.

3. Synthesizer nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß der Nachkommaanteil (F) dem ersten In­ tegrator (I1) der Kettenschaltung über ein Bewertungs­ glied (11) zugeführt wird, welches den gleichen Gewich­ tungsfaktor wie das zum Eingang des ersten Integrators rückkoppelnde Bewertungsglied (K1) des Rückkopplungs­ kreises aufweist.

4. Synthesizer nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß vor den zu den einzelnen Integratoren (I) führenden Rückkopplungs-Bewertungsglie­ dern (K) ein gemeinsames Rückkopplungsnetzwerk (R) ange­ ordnet ist.

5. Synthesizer nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Integratoren (I) un­ terschiedlich große Integratorfaktoren (C) aufweisen.

6. Synthesizer nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß vor der Integrator-Ket­ tenschaltung ein digitales Vorfilter angeordnet ist, das aufgrund der rückwärtsgekoppelten Kettenschaltung als FIR-Filter ausgebildet ist.