DE19636112A1 - Carrier element for semiconductor chip - Google Patents

Carrier element for semiconductor chip

Info

Publication number
DE19636112A1
DE19636112A1 DE1996136112 DE19636112A DE19636112A1 DE 19636112 A1 DE19636112 A1 DE 19636112A1 DE 1996136112 DE1996136112 DE 1996136112 DE 19636112 A DE19636112 A DE 19636112A DE 19636112 A1 DE19636112 A1 DE 19636112A1
Authority
DE
Germany
Prior art keywords
carrier element
conductive film
insulating film
chip
foils
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1996136112
Other languages
German (de)
Inventor
Detlef Houdeau
Frank Pueschner
Peter Stampka
Erik Heinemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996136112 priority Critical patent/DE19636112A1/en
Priority to PCT/DE1997/001687 priority patent/WO1998010628A1/en
Publication of DE19636112A1 publication Critical patent/DE19636112A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Abstract

The carrier element has an electrically conductive foil (4) laminated with an electrically insulating foil (3). The electrically conductive foil is structured to provide contact surfaces (5) for electrically contacting the semiconductor chip, both foils couled together via an adhesive-free connection. Pref. the side of the electrically conductive foil facing the electrically insulating foil is structured to provide projections (4a,4b) which penetrate the surface of the electrically insulating foil when the foils are pressed together.

Description

Die Erfindung betrifft ein Trägerelement für einen Halblei­ terchip mit einer auf eine elektrisch isolierende Folie la­ mierten elektrisch leitfähigen Folie, bei dem die leitfähige Folie derart strukturiert ist, daß mit dem Chip elektrisch verbindbare Kontaktflächen für eine über das Trägerelement erfolgende externe Kontaktierung des Chips ausgebildet sind.The invention relates to a carrier element for a half lead terchip with an on an electrically insulating film la mated electrically conductive film, in which the conductive Foil is structured in such a way that the chip is electrical connectable contact surfaces for a via the carrier element external contacting of the chip is formed.

Derartige Trägerelemente sind beispielsweise für den Einsatz in den sogenannten Chipkarten üblich. Dabei wird das Trägere­ lement mit dem Halbleiterchip versehen, der üblicherweise von einer auch die elektrischen Verbindungen mit den Kontaktflä­ chen bedeckenden schützenden Umhüllung umgeben wird. Das Trä­ gerelement mit dem Chip und der Umhüllung wird auch als Elek­ tronikmodul bezeichnet. Das Elektronikmodul ist in eine Ver­ tiefung eines kartenförmigen Grundkörpers, der das eigentli­ che Gehäuse der Chipkarte bildet, einsetzbar. Dabei bilden die Kontaktflächen der leitfähigen Folie für gewöhnlich mit einer Hauptfläche des Kartengrundkörpers eine Ebene.Such support elements are for example for use common in the so-called chip cards. In doing so, the wearer element provided with the semiconductor chip, which is usually from one also the electrical connections with the contact surface surrounding protective covering. The Trä gerelement with the chip and the envelope is also called Elek called tronic module. The electronics module is in a ver deepening of a card-shaped basic body, which is the actual che housing of the chip card, can be used. In doing so the contact surfaces of the conductive foil usually with a plane of a main surface of the basic map body.

Wie beispielsweise in der DE-C1 43 40 996 beschrieben, ist es üblich, die isolierende Folie und die leitfähige Folie des Trägerelementes zur Herstellung des Laminats miteinander zu verkleben. Dafür werden lange Bahnen der isolierenden Folie und der leitfähigen Folie strukturiert und dann aneinanderge­ fügt, wobei eine Vielzahl von Trägerelementen erzeugt werden, die anschließend noch zu vereinzeln sind.As described for example in DE-C1 43 40 996, it is usual, the insulating film and the conductive film of the Carrier element for producing the laminate together glue. For this, long sheets of insulating film are used and the conductive film structured and then together inserts, producing a multiplicity of carrier elements, which have to be separated afterwards.

Die Verwendung von Klebstoff für das Aneinanderfügen der bei­ den Folien hat jedoch folgende Nachteile: Es ist ein zusätz­ licher Herstellungsschritt notwendig, da eine Klebstoff­ schicht aufgetragen werden muß. Zur Aushärtung des Klebstof­ fes bedarf es einer gewissen Zeitspanne, die den Herstel­ lungsprozeß verlängert. Um diese zu verkürzen, können zwar schnell aushärtende Klebstoffe verwendet werden. Diese haben jedoch Zusätze, die bei einer Erwärmung (wie z. B. bei der Durchführung der Kontaktierung des Chips) ausgasen und dabei Probleme verursachen können.The use of glue for joining the case However, the foils have the following disadvantages: It is an additional Licher manufacturing step necessary because of an adhesive layer must be applied. For curing the adhesive It takes a certain amount of time to manufacture the development process extended. To shorten this, you can  fast curing adhesives are used. Have this however, additives that are used when heating (such as Perform the contacting of the chip) and degass it Can cause problems.

Aufgabe der Erfindung ist es, ein Trägerelement der genannten Art zu schaffen, bei dem die genannten Nachteile vermieden sind.The object of the invention is a support element of the above To create kind in which the disadvantages mentioned avoided are.

Diese Aufgabe wird durch ein Trägerelement gemäß Anspruch 1 und ein Herstellungsverfahren für ein Trägerelement gemäß An­ spruch 5 gelöst.This object is achieved by a carrier element according to claim 1 and a manufacturing method for a carrier element according to An saying 5 solved.

Erfindungsgemäß ist es vorgesehen, zur Herstellung des Lami­ nats aus isolierender und leitfähiger Folie keinen Klebstoff zu verwenden, sondern durch Zusammenpressen der Folien einen Formschluß zwischen ihnen zu erreichen.According to the invention, it is provided for the production of the lami nats made of insulating and conductive foil no glue to use, but by pressing the foils together To achieve positive locking between them.

Eine Ausführungsform der Erfindung sieht vor, daß die mit der isolierenden Folie verbundene Seite der leitfähigen Folie ei­ ne Oberflächenstruktur hat, die sehr große Unebenheiten in Form von Anformungen aufweist. Zur Bildung des Formschlusses werden die beiden Folien aufeinandergepreßt, wobei die Anfor­ mungen der leitfähigen Folie in das Material der isolierenden Folie eingepreßt werden und sich mit diesem verzahnen.An embodiment of the invention provides that the insulating foil connected side of the conductive foil egg ne surface structure that has very large bumps in Has form of projections. To form the positive connection the two foils are pressed together, the requirement the conductive film in the material of the insulating Foil are pressed in and interlock with it.

Als geeignetes Material für die isolierende Folie kommt ins­ besondere ein Hochtemperatur-Thermoplast in Frage. Diese Stoffe weisen die notwendige Elastizität auf, um ein Eindrin­ gen der Anformungen der leitfähigen Folie beim Zusammenpres­ sen der beiden Folien zu ermöglichen. Andererseits sind sie so temperaturstabil, daß bei Fertigungsprozessen auftretende Erwärmungen (beispielsweise durch Befestigung bzw. Kontaktie­ rung eines Chips auf dem Trägerelement) für sie unschädlich sind. Die leitfähige Folie läßt sich besonders günstig aus elektrolytisch abgeschiedenem Kupfer herstellen, welches durch entsprechende Impfung eine stengelkristalline bzw. den­ dritische Oberflächenstruktur hat, die abschließend naßche­ misch oxidiert ist. Auf diese Weise erhält man eine leitfähi­ ge Folie, die auf derjenigen Seite, auf der sich die zu kon­ taktierende Seite der Kontaktflächen befindet, eben ist (diese Seite ist später mit Nickel und Gold beschichtbar, um dauerhafte Kontakte mit guten elektrischen Eigenschaften her­ zustellen), während die hiervon abgewandte Seite der Folie Stengelkristalle aufweist, deren verbreiterte Spitzen aus Kupferoxid bestehen. Die an der Spitze oxidierten Stengelkri­ stalle bilden die Anformungen zur Herstellung des Mikroform­ schlusses zwischen den beiden Folien. Der durch ihr Zusammen­ pressen erzielte formschlüssige Verbund erfolgt ähnlich einem Druckknopf-Effekt.A suitable material for the insulating film is ins especially a high temperature thermoplastic in question. This Fabrics have the necessary elasticity to penetrate against the formation of the conductive foil when pressed together to enable the two foils. On the other hand, they are so temperature stable that occurring in manufacturing processes Warming (for example by fastening or contact tion of a chip on the carrier element) harmless to them are. The conductive film is particularly inexpensive Produce electrodeposited copper, which by appropriate vaccination a stem crystalline or the  has a third surface structure that is finally wet is mixed oxidized. In this way you get a conductive ge foil on the side on which the con tactical side of the contact surfaces is even (This page can later be coated with nickel and gold permanent contacts with good electrical properties deliver), while the side of the film facing away from it Has stem crystals, the widened tips of which Copper oxide exist. The stem crystals oxidized at the top Stalls form the moldings for the production of the microform between the two foils. The one through their cooperation Pressing achieved positive connection is similar to one Snap effect.

Besonders günstig ist es, wenn die leitfähige Folie bereits vor dem Zusammenpressen der Folien zur Ausbildung der Kon­ taktflächen strukturiert wird. Dies kann ohne großen Aufwand durch Stanzen erreicht werden. Nimmt man dagegen einen höhe­ ren Aufwand in Kauf, ist es auch möglich, zunächst die Folien durch Zusammenpressen zu verbinden und eine Strukturierung der leitfähigen Folie erst hiernach durch Beschichten mit ei­ nem Fotolack, Belichten und anschließendes Ätzen vorzunehmen.It is particularly favorable if the conductive film already before pressing the foils together to form the con tactical areas is structured. This can be done with little effort can be achieved by punching. However, if you take a height ren effort in purchase, it is also possible to first the foils by pressing together and structuring the conductive film only afterwards by coating with egg photoresist, exposure and then etching.

Günstigerweise wird auch die isolierende Folie bereits vor dem Zusammenfügen der beiden Folien durch Stanzen struktu­ riert, wobei beispielsweise Löcher gebildet werden, die der späteren elektrischen Verbindung des Chips mit den Kontakt­ flächen der leitfähigen Folie dienen. Die isolierende Folie kann beispielsweise aus glasfaserverstärktem Epoxidharz, aus Kapton oder Polyester bestehen.Favorably, the insulating film is already in front the structure of the two foils by punching riert, for example holes are formed, the later electrical connection of the chip with the contact serve surfaces of the conductive film. The insulating film can for example made of glass fiber reinforced epoxy resin Kapton or polyester exist.

Die Erfindung wird im folgenden anhand der Figuren beschrie­ ben, die folgendes zeigen:The invention is described below with reference to the figures ben, which show the following:

Fig. 1 ein Ausführungsbeispiel eines erfindungsgemäßen Trägerelementes für ein Elektronikmodul einer Chip­ karte, Fig. 1 shows an embodiment of a carrier element according to the invention for an electronics module of a smart card,

Fig. 2 die Rückseite des Trägerelementes aus Fig. 1, Fig. 2 shows the back side of the support element from Fig. 1,

Fig. 3 eine stark vergrößerte Darstellung der formschlüs­ sigen Verbindung zwischen der isolierenden und der leitfähigen Folie. Fig. 3 is a greatly enlarged illustration of the form-fitting connection between the insulating and the conductive film.

Das Trägerelement 1 in Fig. 1 zeigt eine auf eine isolieren­ de Folie 3 laminierte leitfähige Folie 4. Die leitfähige Fo­ lie 4 ist so strukturiert, daß Kontaktflächen 5 für eine spä­ tere Kontaktierung des Trägerelementes 1 ausgebildet sind. Wird ein derartiges Trägerelement 1 in den Kartengrundkörper einer Chipkarte eingesetzt bzw. implantiert, sind die Kon­ taktflächen 5 plan mit einer Hauptseite des Kartengrundkör­ pers.The carrier element 1 in FIG. 1 shows a conductive film 4 laminated to an insulating film 3 . The conductive fo lie 4 is structured so that contact surfaces 5 are formed for a later contacting of the carrier element 1 . If such a carrier element 1 is inserted or implanted in the card base body of a chip card, the contact surfaces 5 are plan with a main side of the card base body.

Fig. 2 zeigt das Trägerelement 1 aus Fig. 1 von der Unter­ seite. In der Fig. 2 ist das Trägerelement 1 bereits mit ei­ nem Halbleiterchip 2 versehen, der von einer ihn umgebenden Umhüllung geschützt wird. Die Figur zeigt nur die Umhüllung, während der darin befindliche Chip 2 nicht sichtbar ist. Die Umhüllung kann beispielsweise durch Gießen oder Spritzen her­ gestellt sein. Meist wird sie aus einem Duroplasten herge­ stellt. Außer dem Chip 2 umgibt sie auch elektrische Verbin­ dungen, die zwischen Anschlüssen des Chips 2 und der Unter­ seite der Kontaktflächen 5 der leitfähigen Folie 4 gebildet sind. Der in Fig. 2 dargestellte Gegenstand aus Trägerele­ ment 1, Chip 2 und dessen Umhüllung wird auch als Elektronik­ modul bezeichnet. Fig. 2 shows the carrier element 1 of Fig. 1 from the bottom. In Fig. 2, the carrier element 1 is already provided with egg nem semiconductor chip 2 , which is protected by a surrounding envelope. The figure only shows the casing, while the chip 2 located therein is not visible. The covering can be made for example by pouring or spraying. It is usually made from a thermoset. In addition to the chip 2 , it also surrounds electrical connections that are formed between connections of the chip 2 and the underside of the contact surfaces 5 of the conductive film 4 . The object shown in Fig. 2 from Trägerele element 1 , chip 2 and its wrapping is also referred to as an electronics module.

Die Erfindung betrifft nun die Art des Zusammenfügens der isolierenden Folie 3 und der leitfähigen Folie 4. Fig. 3 zeigt, auf welche Weise diese erfolgt. Dargestellt ist ein stark vergrößerter, nicht maßstäblicher Ausschnitt der beiden Folien 3, 4 während des Zusammenfügens, das durch Zusammen­ pressen der Folien durch eine Kraft F erfolgt. Die isolieren­ de Folie 3 ist im oberen Teil der Figur dargestellt und be­ steht aus einem im Vergleich zum Material von noch zu erläu­ ternden, in der leitfähigen Folie 4 befindlichen Anformungen 4a, 4b relativ weichem Material, beispielsweise einem Hochtemperatur-Thermoplasten.The invention now relates to the manner of joining the insulating film 3 and the conductive film 4 . Fig. 3 shows how this is done. Shown is a greatly enlarged, not to scale section of the two foils 3 , 4 during assembly, which is done by pressing the foils together by a force F. The isolating de film 3 is shown in the upper part of the figure and is made of a relatively soft material, for example a high-temperature thermoplastic, in comparison to the material of the formations 4 a, 4 b located in the conductive film 4 .

Die leitfähige Folie 4 ist im unteren Teil der Fig. 3 darge­ stellt und besteht bei diesem Ausführungsbeispiel aus elek­ trolytisch abgeschiedenem Kupfer, welches durch entsprechende Impfung an seiner einen Seite Stengelkristalle 4a ausgebildet hat. Die Spitzen der Stengelkristalle 4a wurden oxidiert, so daß sich dort aus Kupferoxid bestehende Verbreiterungen 4b befinden. Die Stengelkristalle 4a bilden mit den Verbreite­ rungen 4b die pilzförmigen Anformungen 4a, 4b an der der iso­ lierenden Folie 3 zugewandten Seite der leitfähigen Folie 4.The conductive film 4 is shown in the lower part of FIG. 3 Darge and consists in this embodiment of electrolytically deposited copper, which has formed by appropriate vaccination on one side stem crystals 4 a. The tips of the stem crystals 4 a were oxidized, so that there are widenings 4 b consisting of copper oxide. The stem crystals 4 a form with the widened stanchions 4 b, the mushroom-shaped projections 4 a, 4 b on the side of the conductive film 4 facing the insulating film 3 .

Fig. 3 ist auch zu entnehmen, daß die Kontaktflächen 5 der leitfähigen Folie 4 auf der den Anformungen 4a, 4b abgewand­ ten, ebenen Seite der leitfähigen Folie 4 angeordnet sind. Fig. 3 can also be seen that the contact surfaces 5 of the conductive film 4 on the projections 4 a, 4 b th th, flat side of the conductive film 4 are arranged.

Die Verbreiterung 4b aus Kupferoxid ermöglicht eine gute Ver­ zahnung mit dem Material der isolierenden Folie 3. Werden nun die beiden Folien 3, 4 zusammengepreßt, dringen die Anformun­ gen 4a, 4b in das relativ weichere Material der isolierenden Folie 3 ein, wodurch ein Mikroformschluß erreicht wird.The widening 4 b made of copper oxide enables good interlocking with the material of the insulating film 3 . If the two foils 3 , 4 are pressed together, the formations 4 a, 4 b penetrate into the relatively softer material of the insulating foil 3 , whereby a microform fit is achieved.

Die Erfindung ermöglicht auf die beschriebene Weise eine Klebstoff freie Verbindung zwischen den beiden Folien 3, 4. Hierdurch werden alle durch die Verwendung von- Klebstoff an­ sonsten bedingten Nachteile, wie sie in der Beschreibungsein­ leitung genannt wurden, vermieden.In the manner described, the invention enables an adhesive-free connection between the two foils 3 , 4 . This avoids all the disadvantages caused by the use of glue, as mentioned in the description in the description.

Claims (6)

1. Trägerelement (1) für einen Halbleiterchip (2)
  • - mit einer auf eine elektrisch isolierende Folie (3) lami­ nierten elektrisch leitfähigen Folie (4),
  • - die leitfähige Folie (3) ist derart strukturiert, daß mit dem Chip (2) elektrisch verbindbare Kontaktflächen (5) für eine über das Trägerelement (1) erfolgende externe Kontaktie­ rung des Chips (2) ausgebildet sind,
  • - die isolierende Folie (3) und die leitfähige Folie (4) sind durch einen Formschluß klebstofffrei miteinander verbunden.
1. carrier element ( 1 ) for a semiconductor chip ( 2 )
  • - With an electrically insulating film ( 3 ) laminated electrically conductive film ( 4 ),
  • - The conductive film ( 3 ) is structured in such a way that with the chip ( 2 ) electrically connectable contact surfaces ( 5 ) are formed for an external contact via the carrier element ( 1 ) of the chip ( 2 ),
  • - The insulating film ( 3 ) and the conductive film ( 4 ) are bonded together without adhesive by a positive connection.
2. Trägerelement nach Anspruch 1, bei dem die mit der isolierenden Folie (3) verbundene Seite der leitfähigen Folie (4) eine Oberflächenstruktur hat, An­ formungen (4a, 4b) aufweist, die zur Bildung des Formschlus­ ses in das Material der isolierenden Folie (3) gepreßt sind.2. Carrier element according to claim 1, wherein the with the insulating film ( 3 ) connected side of the conductive film ( 4 ) has a surface structure, to formations ( 4 a, 4 b) which to form the positive connection in the material of insulating film ( 3 ) are pressed. 3. Trägerelement nach Anspruch 2,
  • - bei dem die leitfähige Folie (4) aus elektrolytisch abge­ schiedenem Kupfer mit stengelkristalliner Oberflächenstruktur besteht,
  • - bei dem Enden (4b) der Stengelkristalle (4a) oxidiert sind und mit den Stengelkristallen (4a) die Anformungen (4a, 4b) bilden.
3. Carrier element according to claim 2,
  • - in which the conductive film ( 4 ) consists of electrolytically deposited copper with a crystalline surface structure,
  • - At the ends ( 4 b) of the stem crystals ( 4 a) are oxidized and form the formations ( 4 a, 4 b) with the stem crystals ( 4 a).
4. Trägerelement nach einem der vorstehenden Ansprüche, bei dem die isolierende Folie (3) ein Hochtemperatur-Ther­ moplast ist.4. Carrier element according to one of the preceding claims, wherein the insulating film ( 3 ) is a high-temperature thermoplastic. 5. Herstellungsverfahren für ein Trägerelement (1) nach einem der vorstehenden Ansprüche, bei dem die leitfähige Folie (4) und die isolierende Folie (3) durch Zusammenpressen klebstofffrei miteinander verbunden werden. 5. A manufacturing method for a carrier element ( 1 ) according to any one of the preceding claims, in which the conductive film ( 4 ) and the insulating film ( 3 ) are joined together by adhesive-free pressing together. 6. Verfahren nach Anspruch 5, bei dem vor dem Zusammenpressen der Folien (3, 4) die leitfä­ hige Folie (4) derart strukturiert wird, daß die Kontaktflä­ chen (5) gebildet werden.6. The method according to claim 5, in which the conductive foil ( 4 ) is structured in such a way that the contact surfaces ( 5 ) are formed before the foils ( 3 , 4 ) are pressed together.
DE1996136112 1996-09-05 1996-09-05 Carrier element for semiconductor chip Withdrawn DE19636112A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1996136112 DE19636112A1 (en) 1996-09-05 1996-09-05 Carrier element for semiconductor chip
PCT/DE1997/001687 WO1998010628A1 (en) 1996-09-05 1997-08-08 Carrier element(1) for a semi-conductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996136112 DE19636112A1 (en) 1996-09-05 1996-09-05 Carrier element for semiconductor chip

Publications (1)

Publication Number Publication Date
DE19636112A1 true DE19636112A1 (en) 1998-03-12

Family

ID=7804750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996136112 Withdrawn DE19636112A1 (en) 1996-09-05 1996-09-05 Carrier element for semiconductor chip

Country Status (1)

Country Link
DE (1) DE19636112A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10029269A1 (en) * 2000-06-14 2002-01-17 Infineon Technologies Ag Electronic component used as semiconductor component comprises a housing and a first substrate having at least one integrated circuit with contact surfaces connected to electrodes of the parts of the component via conducting pathways
DE10206661A1 (en) * 2001-02-20 2002-09-26 Infineon Technologies Ag Electronic component used in semiconductors comprises a semiconductor chip surrounded by a sawn edge having profile-sawn contours of semiconductor material and surrounded by a plastic composition forming a plastic edge
DE10125905C1 (en) * 2001-05-28 2002-11-28 Infineon Technologies Ag Releasable coupling between IC chip and carrier uses interlocking mechanical coupling elements provided by IC chip and carrier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3809005A1 (en) * 1988-03-17 1989-09-28 Hitachi Semiconductor Europ Gm Chip module and its production and use
DE4340996C1 (en) * 1993-12-02 1995-03-02 Heraeus Gmbh W C Method and device for producing a film laminate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3809005A1 (en) * 1988-03-17 1989-09-28 Hitachi Semiconductor Europ Gm Chip module and its production and use
DE4340996C1 (en) * 1993-12-02 1995-03-02 Heraeus Gmbh W C Method and device for producing a film laminate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
V. Voss, Richard, Kozer, Fritz: Bauelemente der Feinmechanik, 3. Aufl., Berlin: VDI-Verlag GmbH, 1942, S. 6 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10029269A1 (en) * 2000-06-14 2002-01-17 Infineon Technologies Ag Electronic component used as semiconductor component comprises a housing and a first substrate having at least one integrated circuit with contact surfaces connected to electrodes of the parts of the component via conducting pathways
DE10029269B4 (en) * 2000-06-14 2005-10-13 Infineon Technologies Ag Method for producing an electronic component from housing-forming substrates
DE10206661A1 (en) * 2001-02-20 2002-09-26 Infineon Technologies Ag Electronic component used in semiconductors comprises a semiconductor chip surrounded by a sawn edge having profile-sawn contours of semiconductor material and surrounded by a plastic composition forming a plastic edge
US6891252B2 (en) 2001-02-20 2005-05-10 Infineon Technologies Ag Electronic component with a semiconductor chip and method of producing an electronic component
DE10125905C1 (en) * 2001-05-28 2002-11-28 Infineon Technologies Ag Releasable coupling between IC chip and carrier uses interlocking mechanical coupling elements provided by IC chip and carrier
US6756540B2 (en) 2001-05-28 2004-06-29 Infineon Technologies Ag Self-adhering chip

Similar Documents

Publication Publication Date Title
DE3153769C2 (en) Plastics identity card with an internal integrated circuit
DE102005058101B4 (en) Chip card and method for producing a chip card
EP0107061B1 (en) Information card and method for its manufacture
DE19651566A1 (en) Chip module and method for its production
DE19500925A1 (en) Integrated circuit (I.C) card or "chip" card
DE19646717A1 (en) Chip card incorporating semiconductor chip module
DE19709985A1 (en) Smart card for data transmission using contact- or contactless technology
WO1997034247A2 (en) Smart card, connection arrangement and method of producing a smart card
EP0591668A1 (en) Method of mounting semiconductor integrated circuits
DE602004004647T2 (en) METHOD FOR ASSEMBLING AN ELECTRONIC COMPONENT ON A SUBSTRATE
DE60116378T2 (en) ELECTRONIC DATA CARRIER
DE10200569A1 (en) Chip card and manufacturing process
DE19636112A1 (en) Carrier element for semiconductor chip
WO1997023843A1 (en) Process for producing a chip card for contactless operation
DE19732644C1 (en) Production of non-contact smart cards with printed information
WO1998010628A1 (en) Carrier element(1) for a semi-conductor chip
EP3840549A1 (en) Circuit board with a surface-mounted electronic component and method of manufacturing the same
DE19600388C2 (en) Smart card
WO1999026287A1 (en) Silicon film used as a substrate for semiconductor circuits in cards
WO2000000929A2 (en) Chip module for installation in a chip card carrier and method for the production thereof
WO1992013319A1 (en) Process for making a portable data support
EP2045763B1 (en) Method for manufacturing data media, device for implementing the method and preliminary product for manufacturing data media
WO1998048378A2 (en) Card inlay for chip cards
DE19918852C1 (en) Chip card with flip-chip has chip mounted on foil, insulated by setting material and with electrically conducting protrusions protruding out of setting material, distance and covering foils
DE19733777C2 (en) Module and method for producing a module and a chip card

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee