DE19634080A1 - Schaltungsanordnung zur digitalen Datenübertragung - Google Patents
Schaltungsanordnung zur digitalen DatenübertragungInfo
- Publication number
- DE19634080A1 DE19634080A1 DE19634080A DE19634080A DE19634080A1 DE 19634080 A1 DE19634080 A1 DE 19634080A1 DE 19634080 A DE19634080 A DE 19634080A DE 19634080 A DE19634080 A DE 19634080A DE 19634080 A1 DE19634080 A1 DE 19634080A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- microprocessor
- memory
- access
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 title claims description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract 1
- 238000013500 data storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur digitalen Datenübertragung
zwischen einer Datenquelle und einer Datensenke, die über Kabel bzw. Leitungen miteinander
verbunden sind, bei welcher die Datensenke über eine Anschlußeinheit an eine Leitung
angeschlossen ist, die neben anderen Bauteilen einen Peripheriebaustein, einen
Programmspeicher, einen Mikroprozessor und einen Datenspeicher enthält, bei welcher der
Peripheriebaustein Schnittstellen zum Ausgeben oder Einlesen von Daten und zum Anschluß von
entsprechenden Geräten des jeweiligen Teilnehmers aufweist und bei welcher der
Peripheriebaustein seine Daten dann direkt in den Datenspeicher schreibt bzw. direkt aus
demselben ausliest, wenn der Mikroprozessor nicht auf den Datenspeicher zugreift
(DE 42 13 593 A1).
Eine derartige Schaltungsanordnung kann überall dort eingesetzt werden, wo viele Daten über
externe Schnittstellen übertragen werden sollen, die schnell verarbeitet werden müssen.
Einsatzgebiete sind beispielsweise die Regelungstechnik in jeder möglichen Form, die
Automobilelektronik und Fernmeldenetze. Im folgenden wird - stellvertretend für alle anderen
Anwendungsmöglichkeiten - der Einsatz der Schaltungsanordnung in einem Fernmeldenetz
berücksichtigt.
In einem Fernmeldenetz werden Daten bidirektional beispielsweise zwischen einer Zentrale und
Teilnehmern übertragen. Zentrale und Teilnehmer können also sowohl Datenquelle als auch
Datensenke sein. Bei bekannten, in Fernmeldenetzen eingesetzten Schaltungsanordnungen zur
schnellen Datenverarbeitung ist ein zum Ausgeben oder Einlesen von Daten geeigneter
Peripheriebaustein gegebenenfalls über Schnittstellen- bzw. Übertragungsbausteine mit der
Leitung des jeweiligen Teilnehmers verbunden. Er weist andererseits die Schnittstellen für den
Teilnehmer zum Anschluß seiner unterschiedlichen Geräte und damit zum Empfang und zum
Senden von Daten auf. Ein solcher Peripheriebaustein hat selbst keine wesentliche
Speicherfunktion.
Ankommende Daten werden beispielsweise nach 1 Byte bis 2 Bytes in einen Datenspeicher
geschrieben. Das gilt umgekehrt auch für auszugebende Daten. In herkömmlicher Technik löst
der Peripheriebaustein beispielweise nach jedem empfangenen oder gesendeten Byte einen
Interrupt am Mikroprozessor aus. Der Mikroprozessor übernimmt daraufhin den Datenaustausch
zwischen dem Peripheriebaustein und dem Datenspeicher. Durch den Interrupt wird die
Signalübertragung unterbrochen. Es ergeben sich daher zeitliche Verzögerungen in der normalen
Programmabarbeitung, die sich bei erhöhter Anzahl von Interruptquellen, das sind hier die
Schnittstellen, störend bemerkbar machen.
Das gilt auch bei Einsatz einer Schaltungsanordnung mit direktem Speicherzugriff (DMA), wie
sie im DE-Buch von Tietze/Schenk, "Halbleitertechnik", 9. Auflage, Springer-Verlag, 1990, auf
den Seiten 704 bis 707 beschrieben ist. Ein bei dieser Schaltungsanordnung eingesetzter DMA-
Controller erhält von einem Peripheriebaustein einen Transfer Request. Er setzt dann einen
Mikroprozessor über dessen DMA-Request-Eingang in einen Haltezustand. Anschließend
übernimmt der DMA-Controller den Datenaustausch zwischen Peripheriebaustein und
Datenspeicher. Dabei werden mehrere Datenblöcke statt einzelner Bytes ausgetauscht. Trotz des
damit verbundenen zeitlichen Gewinns wird auch hier der Mikroprozessor in seinem normalen
Programmablauf unterbrochen. Es wird außerdem ein aufwendiger Mikroprozessor benötigt, der
für den Einsatz des DMA-Systems geeignet ist.
Bei der bekannten Schaltungsanordnung nach der eingangs erwähnten DE 42 13 593 A1 werden
zwischen dem Peripheriebaustein und dem Datenspeicher Datenpakete übertragen. Es wird für
jeden Befehl des Prozessors der Zeitraum ermittelt, in dem derselbe nicht auf den Datenspeicher
zugreift. Nur wenn der Zeitraum groß genug ist, kann ein Datenpaket übertragen werden. Wenn
der Mikroprozessor während der Übertragung in den Datenspeicher eingreift, wird die
Übertragung abgebrochen. Das Datenpaket wird dann bei der nächsten Möglichkeit wieder
übertragen, bis eine vollständige Datenübertragung stattgefunden hat.
Der Erfindung liegt die Aufgabe zugrunde, die eingangs beschriebene Schaltungsanordnung so zu
gestalten, daß keine störenden Verzögerungen der Programmarbeit auftreten und daß
handelsübliche Mikroprozessoren eingesetzt werden können.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst,
- - daß als Peripheriebaustein ein Gatearray eingesetzt ist, in welchem der Befehlssatz der vom Mikroprozessor zum Programmspeicher übertragenen Befehle enthalten ist,
- - daß das Gatearray ständig den Programmablauf des Mikroprozessors überwacht,
- - daß die bei der Überwachung des Programmablaufs des Mikroprozessors erkannten Befehle mit dem Befehlssatz im Gatearray verglichen und für den Zugriff desselben zum Datenspeicher ausgewertet werden und
- - daß die Daten in Form von Bytes eingelesen bzw. ausgegeben werden, wobei für das Einlesen bzw. das Ausgeben derselben die für den Zugriff zum Programmspeicher dienenden Steuersignale des Mikroprozessors ausgenutzt werden.
Bei dieser Schaltungsanordnung wird der Programmablauf des Mikroprozessors für den
Datenaustausch zwischen dem als Gatearray ausgeführten Peripheriebaustein und dem
Datenspeicher nicht mehr unterbrochen. Das Gatearray hat als integrierte Schaltung
beispielsweise sogenannte Zustandsmaschinen, die auch Speicherfunktion haben können. Der
Befehlssatz des Mikroprozessors kann beispielsweise in solchen Zustandsmaschinen enthalten
sein. Das Gatearray überwacht den Programmablauf des Mikroprozessors, d. h. dessen
Verbindung zum Programmspeicher und damit die vom Mikroprozessor abgegebenen
Steuersignale und die entsprechenden, im Programmspeicher gespeicherten Befehle. Da der
komplette Satz dieser Befehle im Gatearray gespeichert ist, kann es den jeweils gültigen Befehl
erkennen. Wenn das Gatearray erkennt, daß der Mikroprozessor während des Ablauf eines
Befehlszyklusses nicht auf den Datenspeicher zugreift, schreibt es seine Daten direkt in denselben
oder es liest Daten direkt aus demselben aus. Es werden dabei die Steuersignale des
Mikroprozessors für dessen Zugriff zum Programmspeicher ausgenutzt, wodurch automatisch
eine Synchronisierung auf den Befehlszyklus desselben erreicht ist. Dabei wird pro Befehlszyklus
1 Byte geschrieben bzw. ausgelesen. Da die Daten in Form von Bytes geschrieben bzw.
ausgelesen werden, müssen keine Zeiträume für die Übertragung der Daten ermittelt werden. Bei
nächster Gelegenheit werden weitere Bytes geschrieben oder ausgelesen. Eine Wiederholung ist
nicht erforderlich. Der Mikroprozessor merkt von dem "Eingriff" des Gatearrays nichts. Er erhält
vom Gatearray erst dann ein Interrupt-Signal als Information über die im Datenspeicher
gespeicherten bzw. aus demselben entnommenen Daten, wenn der jeweilige Vorgang
abgeschlossen ist. Bei dieser Schaltungsanordnung kann also ein handelsüblicher Mikroprozessor
ohne irgendwelche Zusatzfunktionen verwendet werden.
Ein Ausführungsbeispiel des Erfindungsgegenstandes ist in den Zeichnungen dargestellt.
Es zeigt
Fig. 1 schematisch einen Ausschnitt aus einem Fernmeldenetz.
Fig. 2 eine Einzelheit aus Fig. 1 in vergrößerter Darstellung.
Fig. 3 eine Schaltungsanordnung nach der Erfindung in schematischer Darstellung.
An eine Vermittlungsstelle VST eines Fernmeldenetzes sind mehrere Teilnehmer Tln über Kabel
bzw. Leitungen angeschlossen. Im Verlauf der Übertragungsstrecke ist ein Kabelverzweiger KVZ
eingeschaltet, der über ein Kabel 1 mit der VST und über Leitungen 2 mit den Tln verbunden ist.
Der sonstige Aufbau des Fernmeldenetzes ist hier nicht von Bedeutung.
Jeder Tln ist gemäß Fig. 2 über eine Anschlußeinheit SU mit der zu ihm führenden Leitung 2
verbunden. An die SU können unterschiedliche Geräte des Tln mit unterschiedlichen
Übertragungsraten angeschlossen werden. Solche Geräte sind beispielsweise Telefone und
Faxgeräte sowie unterschiedliche Datengeräte.
Neben anderen, hier nicht relevanten Bauteilen enthält die SU ein Gatearray GA, einen als ROM
(Read Only Memory) bezeichneten Programmspeicher, einen Mikroprozessor µP und einen
Datenspeicher DS, bei dem es sich beispielsweise um ein RAM (Random Access Memory)
handelt.
Das GA ist eine logische Schaltung, die beispielsweise als integrierte Schaltung (IC) ausgeführt
sein kann. Es kann mit einem Festspeicher ausgerüstet sein. In herkömmlicher Technik hat das
GA sogenannte Zustandsmaschinen, die auch Speicherfunktion haben können.
Der µP arbeitet ständig Befehle ab. Der Satz entsprechender Befehle ist als Programm in seinem
ROM gespeichert. Zum Auslesen der Befehle aus dem ROM überträgt der µP beispielsweise über
die Leitung 3 ein entsprechendes Steuersignal an das ROM, das dann den zugehörigen Befehl auf
der Leitung 4 ausgibt. Befehle sind beispielsweise "interne Registerbearbeitung" oder
"Programmsprünge". Weitere Befehle betreffen beispielsweise das "Schreiben in das RAM" oder
"Auslesen aus dem RAM". Dazu überträgt der µP über die Leitung 3 entsprechende
Steuersignale WR und RD über das GA an das RAM. Ein weiteres Steuersignal ist das
beispielsweise über die Leitung 5 übertragene Synchronisationssignal.
Die Schaltungsanordnung nach der Erfindung arbeitet beispielweise wie folgt
Ein über die Leitung 2 ankommender Datenstrom soll in den DS eingeschrieben werden. Er wird
vom GA empfangen, das dafür selbst keine wesentliche Speicherfunktion hat. Jeweils nach 1 Byte
des Datenstroms werden die Daten aus dem GA direkt und ohne Verzögerung in den DS
eingeschrieben. Damit das störungsfrei möglich ist, überwacht das GA ständig den
Programmablauf des µP, also die Steuersignale des µP und die Befehle, die der µP aus dem ROM
ausliest. Der Befehlssatz des µP ist im GA gespeichert. Der jeweilige, durch die Überwachung
des Programmablaufs des µP erkannte Befehl wird im GA mit dem gespeicherten Befehlssatz
verglichen und ausgewertet. Es wird im GA ein internes Signal generiert, das anzeigt, ob der µP
während des laufenden Befehls auf den DS zugreift oder nicht. Das direkte Einschreiben der
Daten vom GA in den DS ist nur dann möglich, wenn der µP nicht auf den DS zugreift.
Von der Überwachung durch das GA und vom Einschreiben der Daten in den DS merkt der µP
nichts. Er erhält vom GA erst dann eine Information, wenn der Vorgang vollständig beendet ist.
Die geschilderte Arbeitsweise der Schaltungsanordnung gilt auch für den Sendebetrieb, wenn
Daten aus dem DS ausgelesen werden.
Claims (2)
1. Schaltungsanordnung zur digitalen Datenübertagung zwischen einer Datenquelle und
einer Datensenke, die über Kabel bzw. Leitungen mit einander verbunden sind, bei
welcher die Datensenke über eine Anschlußeinheit an eine Leitung angeschlossen ist, die
neben anderen Bauteilen einen Peripheriebaustein, einen Programmspeicher, einen
Mikroprozessor und einen Datenspeicher enthält, bei welcher der Peripheriebaustein
Schnittstellen zum Ausgeben oder Einlesen von Daten und zum Anschluß von
entsprechenden Geräten aufweist und bei welcher der Peripheriebaustein seine Daten dann
direkt in den Datenspeicher schreibt bzw. direkt aus demselben ausliest, wenn der
Mikroprozessor nicht auf den Datenspeicher zugreift, dadurch gekennzeichnet,
- - daß als Peripheriebaustein ein Gatearray (GA) eingesetzt ist, in welchem der Befehlssatz der vom Mikroprozessor (µP) zum Programmspeicher (ROM) übertragenen Befehle enthalten ist,
- - daß das Gatearray (GA) ständig den Programmablauf des Mikroprozessors (µP) überwacht,
- - daß die bei der Überwachung des Programmablaufs des Mikroprozessors (µP) erkannten Befehle mit dem Befehlssatz im Gatearray (GA) verglichen und für den Zugriff desselben zum Datenspeicher (DS) ausgewertet werden und
- - daß die Daten in Form von Bytes eingelesen bzw. ausgegeben werden, wobei für das Einlesen bzw. das Ausgeben derselben die für den Zugriff zum Programmspeicher (ROM) dienenden Steuersignale des Mikroprozessors (µP) ausgenutzt werden.
2. Verwendung der Schaltungsanordnung nach Anspruch 1 zur Datenübertragung in einem
Fernmeldenetz.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19634080A DE19634080A1 (de) | 1995-08-25 | 1996-08-23 | Schaltungsanordnung zur digitalen Datenübertragung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19531259 | 1995-08-25 | ||
DE19634080A DE19634080A1 (de) | 1995-08-25 | 1996-08-23 | Schaltungsanordnung zur digitalen Datenübertragung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19634080A1 true DE19634080A1 (de) | 1997-02-27 |
Family
ID=7770340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19634080A Withdrawn DE19634080A1 (de) | 1995-08-25 | 1996-08-23 | Schaltungsanordnung zur digitalen Datenübertragung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19634080A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0346917A2 (de) * | 1988-06-17 | 1989-12-20 | Modular Computer Systems Inc. | Buszyklusdiebstahlverfahren für die gleichzeitige Ausführung von CPU- und I/O-Verarbeitung |
DE4213593A1 (de) * | 1992-04-24 | 1993-10-28 | Sel Alcatel Ag | Verfahren und Vorrichtung zur Übertragung von Datenpaketen |
US5341501A (en) * | 1991-10-04 | 1994-08-23 | Bull Hn Information Systems Inc. | Processor bus access |
-
1996
- 1996-08-23 DE DE19634080A patent/DE19634080A1/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0346917A2 (de) * | 1988-06-17 | 1989-12-20 | Modular Computer Systems Inc. | Buszyklusdiebstahlverfahren für die gleichzeitige Ausführung von CPU- und I/O-Verarbeitung |
US5341501A (en) * | 1991-10-04 | 1994-08-23 | Bull Hn Information Systems Inc. | Processor bus access |
DE4213593A1 (de) * | 1992-04-24 | 1993-10-28 | Sel Alcatel Ag | Verfahren und Vorrichtung zur Übertragung von Datenpaketen |
Non-Patent Citations (1)
Title |
---|
TIETZE/SCHENK: "Halbleitertechnik" 9. Aufl., 1990, S. 704-707 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2647241C2 (de) | Übertragungseinrichtung für die synchrone Datenübertragung | |
DE3422363C2 (de) | ||
EP0019757B1 (de) | Datenverarbeitungsanlage, bei der mehrere Vorrechner und ein den Vorrechnern übergeordneter Hauptrechner in einer Baumstruktur angeordnet sind | |
DE3448269C2 (de) | ||
DE3300261A1 (de) | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung | |
EP1101329A2 (de) | Brückenmodul | |
DE3300260A1 (de) | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung | |
CH656275A5 (de) | Verfahren und schaltungsanordnung zum uebertragen von datensignalen zwischen datensignalsendern und datensignalempfaengern. | |
DE4023471A1 (de) | Kommunikationsschnittstellenschaltung in einem steuerungssystem | |
DE2848255A1 (de) | Digitale vermittlungsanordnung | |
EP1010303B1 (de) | Kommunikationseinrichtung für die übertragung von nachrichtensignalen | |
DE3247834A1 (de) | Schaltkreis-baustein | |
EP0185260B1 (de) | Schnittstelle für direkten Nachrichtenaustausch | |
DE3041556C2 (de) | Verfahren und Schaltungsanordnung zur Vermittlung von Daten zwischen Datenendgeräten | |
EP0193134A2 (de) | Vermittlungssystem mit einem Digital-Koppelnetz und teilnehmerseitige Anschusseinheit hierfür | |
EP0532102A2 (de) | System zur Kontrolle des Zugriffs auf die Daten eines Datengerätes | |
EP0133577B1 (de) | Datenübertragungsverfahren in einem digitalen Übertragungsnetzwerk und Vorrichtung zur Durchführung des Verfahrens | |
EP0288935B1 (de) | Anordnung zum Bilden eines zusätzlichen ISDN-Basisanschlusses in einer ISDN-Teilnehmereinrichtung | |
EP0990367A2 (de) | Verbindungsaufbau-überwachungsvorrichtung | |
DE19634080A1 (de) | Schaltungsanordnung zur digitalen Datenübertragung | |
DE2051696A1 (de) | Programmgesteuertes System | |
DE3041541A1 (de) | Schaltungsanordnung zum uebertragen von datensignalen zwischen jeweils zwei datenendgeraeten einer datenuebertragungsanlage | |
DE19846914C2 (de) | Datenbus und Verfahren zum Kommunizieren zweier Baugruppen mittels eines solchen Datenbusses | |
EP0477627B1 (de) | Verfahren zum Verbinden von Kommunikationsendgeräten in diensteintegrierenden Kommunikationsnetzen | |
DE3110576A1 (de) | Schaltungsanordnung mit zwei mikrocomputern, die ueber einen bus-koppler miteinander verbunden sind |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |