DE19624631A1 - Card-Anordnung - Google Patents

Card-Anordnung

Info

Publication number
DE19624631A1
DE19624631A1 DE1996124631 DE19624631A DE19624631A1 DE 19624631 A1 DE19624631 A1 DE 19624631A1 DE 1996124631 DE1996124631 DE 1996124631 DE 19624631 A DE19624631 A DE 19624631A DE 19624631 A1 DE19624631 A1 DE 19624631A1
Authority
DE
Germany
Prior art keywords
card
housing
chip
arrangement according
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1996124631
Other languages
English (en)
Other versions
DE19624631C2 (de
Inventor
Stefan Dr Ing Guenther
Steffen Dr Ing Buschbeck
Heiko Dipl Ing Roeper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZENTRUM MIKROELEKTRONIK DRESDEN AG, 01109 DRESDEN,
Original Assignee
Zentrum Mikroelektronik Dresden GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zentrum Mikroelektronik Dresden GmbH filed Critical Zentrum Mikroelektronik Dresden GmbH
Priority to DE1996124631 priority Critical patent/DE19624631C2/de
Publication of DE19624631A1 publication Critical patent/DE19624631A1/de
Application granted granted Critical
Publication of DE19624631C2 publication Critical patent/DE19624631C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die Erfindung betrifft eine Card-Anordnung mit einer von einem Gehäuse umgebenen Schaltungsanordnung und einem oder mehreren mit dem Gehäuse mechanisch verbundenen Steckverbindern, die innerhalb des Gehäuses mit der Schaltungsanordnung verbunden sind.
Es ist aus der elektronischen Gerätetechnik bekannt, modulare Baugruppen einzusetzen. Diese Baugruppen bestehen oft aus einem Board, welches eine genormte Schnittstelle aufweist. Im Computerbereich sind derartige Schnittstellen z. B. als PCI, im Steuerungsbereich als VME und bei Industriecomputern als PC/104 bekannt.
Weiterhin ist ein sogenanntes PC Card Interface bekannt, wel­ ches es gestattet, sehr kompakte Baugruppen mit hoher Leistungsfähigkeit einzusetzen. Dieses PC Card Interface ist nach dem PC Card Standard genormt, der den Aufbau der Schnitt­ stelle zwischen Host-Rechnern und Erweiterungskarten z. B. in Notebooks und PCs angibt. PC Cards stehen für eine große Zahl von Anwendungen zur Verfügung, z. B. als Speicherkarten, I/O-Karten, Modem-/ISDN-Karten oder LAN-Karten.
Für CPU-Karten existieren Lösungen, die in ihren Abmessungen ebenfalls den PC Cards entsprechen und über ein spezielles Interface verfügen.
Für andere Applikationen, wie z. B. als Datenspeicher in digi­ talen Kameras, sind modifizierte Kartentypen vorgesehen, die kleinere Kartenabmessungen aufweisen bzw. mit anderen Interfaces versehen sind (z. B. Compact- oder Miniature Cards).
Bei der Vielfalt der genannten Karten besteht die Möglichkeit des Einsatzes sowohl einfacher als auch hochintegrierter und leistungsfähiger Module für unterschiedliche Funktionen. Die­ ses modulare System gestattet damit eine optimale Konfigura­ tion und Erweiterung der entsprechenden Geräte je nach Auf­ gabenstellung.
PC Cards und vergleichbare andere Cards besitzen standardi­ sierte Gehäuse, welche starre oder flexible Leitermaterialien enthalten, auf denen die erforderlichen Bauelemente (z. B. als SMD oder Bare Die) montiert sind. Häufig eingesetzte Montage­ technologien sind die SMD-Montage sowie für Bare Dies das Drahtbonden und das Flip-Chip-Verfahren. Möglich sind auch Formen des 3D-Packagings, insbesondere wenn hohe Integrations­ dichten zu erreichen sind.
Die genannten Montagetechnologien gestatten die Herstellung leistungsfähiger Cards, erfordern jedoch auch einen entspre­ chend hohen Montageaufwand durch Mehrfachverbindungen bei­ spielsweise von den Halbleiterchips über Bonddrähte auf Trä­ gerstreifen in den Bauelementen, von den Trägerstreifen/Pins auf Leiterplatten und von den Leiterplatten zu den Steckver­ bindern. Mit der separaten Montage verschiedener Bauelemente ergibt sich eine Begrenzung der Integrationsdichte durch er­ forderliche Abstände der Chips oder der Bauelemente. Die große Anzahl von Verbindungen zwischen den Bauelementen, den Träger­ materialien und Steckverbindern führt darüber hinaus zu einer Einschränkung der Zuverlässigkeit der Gesamtschaltung.
Neben den genannten Card-Typen sind sogenannte Smart Cards bekannt, welche in vielen Bereichen (beispielsweise als Tele­ fonkarten) anzutreffen sind und große Verbreitung gefunden haben. Bei diesen Smart Cards erfolgt die Integration der kompletten Schaltung zumeist auf einem Chip, welcher beispielsweise einen Prozessor, einen Speicher sowie das In­ terface zu einem Hostsystem enthält.
Mit diesen Smart Cards können einfach aufgebaute und kosten­ günstige Systemlösungen erreicht werden, jedoch ist die mögli­ che Chipfläche insbesondere aus mechanischen Gründen begrenzt, wodurch auch die Funktionalität dieser Karten eingeschränkt wird. Mögliche Multichiplösungen, bei denen mehrere Chips auf der Kartenfläche angeordnet werden, schaffen eine Erhöhung der Funktionalität, erfordern aber erheblich höhere Montagekosten, so daß einer der wesentlichen Vorteile von Smart Cards nicht genutzt werden kann.
Der Erfindung liegt somit die Aufgabe zugrunde, eine Anordnung für Cards anzugeben, die mit einem geringen Aufwand herstell­ bar sind und bei einer geringen Baugröße eine hohe Funktiona­ lität aufweisen.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß ein die Schaltungsanordnung zumindest teilweise enthaltender Halb­ leiterchip (CardChip) von dem Gehäuse umhüllt und mit dem Steckverbinder über Bonddrähte, Kontakt-Bumps und/oder Träger­ streifen direkt verbunden ist.
Durch eine derartige Lösung wird erreicht, daß das sonst übli­ che Mehrfachhousing, die Mehrfachverbindungen und separaten Leiterplatten in Cards entfallen. Dies bewirkt eine weitgehen­ de Verringerung des Fertigungsaufwandes und gestattet bei entsprechender Chipauslegung eine Erhöhung der Integrations­ dichte von Cards durch verringerten Raumbedarf der Schaltungs­ anordnung.
Weiterhin wird durch eine erfindungsgemäße Anordnung ein Hou­ sing für besonders große Chips, wie sie z. B. für leistungs­ fähige Prozessoren, Speicherchips mit großem Speichervolumen und Systeme mit monolithischer Waferintegration hergestellt werden, unterstützt.
Der Schutz des CardChips vor äußeren Einwirkungen, die elek­ trische und mechanische Verbindung mit äußeren Komponenten, die Funktion der Wärmeableitung und die Kennzeichnung wird von dem Card-Gehäuse direkt übernommen.
Für hohe mechanische Anforderungen können besonders stabile Metallgehäuse verwendet werden, welche sehr robust sind und darüber hinaus eine optimale Ableitung der entstehenden Ver­ lustwärme unterstützen.
In einer Ausführung der Erfindung ist vorgesehen, daß der Halbleiterchip (CardChip) von dem Gehäuse unmittelbar umhüllt wird. Damit ist es möglich, auf zusätzliche Gehäuse, wie Schaltkreisgehäuse, zu verzichten.
Eine weitere Ausführungsform sieht vor, daß der Innenraum des Gehäuses zumindest teilweise mit einem Vergußmaterial ausge­ füllt wird, wodurch eine höhere mechanische Stabilität der Card-Anordnung und ein verbesserter Schutz der inneren An­ ordnung beispielsweise vor Korrosion und Feuchtigkeit erreicht wird.
Eine besonders günstige Ausführungsform der Erfindung sieht vor, daß das Gehäuse aus einem mittels einer Gießform gegosse­ nen Vergußmaterial besteht, welches den CardChip umhüllt. Dabei kann zum Verguß der Card-Anordnung eine geeignete Form verwendet werden, welche mehrfach genutzt werden kann. Nach Fertigstellung der Karte dient die Vergußmasse selbst als Kartengehäuse. Separate Gehäuse sind somit nicht erforderlich.
Bei entsprechenden mechanischen Anforderungen können in die Vergußmasse Stege oder ein Rahmen eingebettet werden, so daß eine höhere Stabilität der Anordnung, z. B. gegen Biegung und Torsion, erreicht werden kann.
Falls erforderlich, kann in die Vergußmasse auch ein geeigne­ ter Wärmeverteiler (z. B. ein Metallkörper) eingebettet werden, so daß bei hoher thermischer Belastung eine Verbesserung der Wärmeabfuhr erreicht werden kann.
Eine Ausführungsform der Erfindung sieht vor, daß der Halblei­ terchip auf einen Trägerstreifen gebondet und mit diesem elek­ trisch verbunden ist. Der Trägerstreifen wiederum ist mit dem Steckverbinder elektrisch verbunden.
Eine weitere Ausführung der Erfindung ist dadurch gekenn­ zeichnet, daß der CardChip auf den Trägerstreifen gebondet und mit diesem mechanisch und mit dem Steckverbinder elektrisch verbunden ist.
In einer besonders günstigen Ausführungsform der Erfindung ist vorgesehen, daß der Trägerstreifen so ausgeführt wird, daß er ein Teil des Steckverbinders ist oder zumindest mit dem Steck­ verbinder elektrisch und/oder mechanisch verbunden ist. Hier­ durch kann ein zusätzlicher Fertigungsschritt - die Verbindung des Trägerstreifens mit dem Steckverbinder - vermieden werden. Besonders zweckmäßig ist hierbei, wenn der CardChip über den Trägerstreifen mit dem Steckverbinder mechanisch fest verbun­ den ist. Ein derartiger Trägerstreifen dient bereits der mechanischen Fixierung des CardChips und kann damit den Her­ stellungsprozeß erleichtern.
In einer weiteren Ausführungsform ist vorgesehen, daß weitere Steckverbinder (z. B. bei I/O-Karten) direkt oder mittelbar mit dem Trägerstreifen verbunden sind.
Weiterhin ist es möglich, daß zusätzliche Bauelemente oder Chips mit dem Trägerstreifen elektrisch und/oder mechanisch verbunden werden.
In einer weiteren Ausführungsform der Erfindung ist vorgese­ hen, daß der CardChip ohne Trägerstreifen mechanisch mit dem Card-Gehäuse verbunden bzw. von diesem umgeben wird. Hierzu ist es beispielsweise möglich, den Halbleiterchip direkt in die Gehäuseinnenseite einzukleben bzw. zu bonden. Die elek­ trische Verbindung zwischen Chip und Steckverbinder erfolgt hierbei beispielsweise durch Drahtbonden oder Kontakt-Bumps am entsprechend gestalteten Steckverbinder.
In einer weiteren Ausführungsform ist vorgesehen, daß Zusatz­ halbleiterchips und/oder Bauelemente direkt mit dem CardChip elektrisch verbunden sind.
Derartige Zusatzhalbleiterchips können in Form von Dies oder SMD-Bauelementen montiert sein. Die Montage dieser zusätzli­ chen Dies oder SMD-Bauelemente kann über Kontaktierungsfelder und/oder Bondinseln direkt auf dem CardChip erfolgen. Für höhere Integrationsanforderungen kann unter Berücksichtigung der insgesamt zur Verfügung stehenden Bauhöhe ein Aufbau von Stacked-Chips erfolgen, welche aus mehreren Chips bestehen, die übereinander angeordnet sind und elektrisch z. B. durch Drahtbonden oder Flip-Chip-Verfahren miteinander, mit dem Trägerstreifen und/oder dem Steckverbinder verbunden sind.
Die Erfindung soll nachfolgend anhand zweier Ausführungsbei­ spiele näher erläutert werden. In den zugehörigen Zeichnungen zeigt
Fig. 1 eine Schnittdarstellung einer erfindungsgemäßen Card mit Trägerstreifen, zusätzlichem SMD-Bauelement und einem mit einer Vergußmasse ausgefüllten Gehäuse,
Fig. 2 eine Draufsicht auf das Innere einer erfindungsgemäßen Card mit Trägerstreifen und SMD-Bauelementen und
Fig. 3 eine Schnittdarstellung einer erfindungsgemäßen Card ohne Trägerstreifen mit mehreren Chips übereinander angeordnet.
In einem standardgerechten Gehäuse 1, ausgefüllt mit einer Harz-Vergußmasse 10, welche die innere Anordnung vollständig umgibt, ist ein Steckverbinder 2 befestigt. Die inneren Anschlüsse des Steckverbinders 2 sind so gestaltet, daß sie als Trägerstreifen 3 dienen. Auf dem Trägerstreifen 3 ist mit einem Chipkleber 4 ein Halbleiterchip 5 befestigt, welcher durch ein Chipbondverfahren auf den Trägerstreifen 3 montiert wird. Die elektrische Verbindung des Halbleiterchips 5 mit dem Trägerstreifen 3 und damit mit dem Steckverbinder 2 wird über Bonddrähte 6 hergestellt. Zur Funktionsergänzung sind zusätzlich zum Halbleiterchip 5 SMD-Bauelemente (Kondensato­ ren) 7 mit ihren Kontaktflächen 8 am Trägerstreifen 3 befe­ stigt. Die mechanische und elektrische Verbindung der SMD-Bauelemente 7 mit dem Trägerstreifen 3 erfolgt hierbei durch Lötverbindungen.
Gemäß Fig. 3 ist in einem standardgerechten Gehäuse 1 ein Steckverbinder 2 eingebracht, der das Gehäuse 1 an einer Stirnseite verschließt. Innerhalb des Gehäuses 1 ist ein groß­ flächiger Halbleiterchip 5, ein sogenannter CardChip befe­ stigt. Dabei ist zwischen den Halbleiterchip 5 und das Gehäu­ se 1 ein Chipkleber 4 eingebracht, mit dem die Unterseite des Halbleiterchips 5 an der mechanisch besonders stabilen Unter­ seite des Gehäuses 1 verklebt ist. Somit entsteht eine feste Verbindung zwischen dem Halbleiterchip 5 und dem Gehäuse 1. Zur Ergänzung der Funktionen des Halbleiterchips 5 ist auf diesem ein weiterer Halbleiterchip 9 befestigt. Zur mecha­ nischen Verbindung des Halbleiterchips 9 am Halbleiterchip 5 und gleichzeitiger elektrischer Isolierung der Oberflächen der Halbleiterchips 5 und 9 untereinander dient als Zwischenlage ein Chipkleber 4. Die elektrische Verbindung zwischen den Halbleiterchips 5 und 9 untereinander und mit dem Steckverbin­ der 2 erfolgt über Drahtbrücken, die z. B. als Teil des Steck­ verbinders 2 oder als Bonddrähte 6 ausgeführt sind und auf den Halbleiterchips 5 und 9 auf entsprechenden Bondpads angebon­ det sind. Die Schaltungsanordnung wird mit einem Vergußmateri­ al 10 überdeckt, so daß ein dauerhafter Schutz der Halbleiter­ chips und der übrigen Schaltungsbestandteile erreicht wird.
Bezugszeichenliste
1 Gehäuse
2 Steckverbinder
3 Trägerstreifen
4 Chipkleber
5 Halbleiterchip
6 Bonddraht
7 SMD-Bauelement
8 Kontaktflächen
9 Zusatzchip
10 Vergußmaterial

Claims (11)

1. Card-Anordnung mit einer von einem Gehäuse umgebenen Schaltungsanordnung und einem oder mehreren mit dem Gehäu­ se mechanisch verbundenen Steckverbindern, die innerhalb des Gehäuses mit der Schaltungsanordnung verbunden sind, dadurch gekennzeichnet, daß ein die Schaltungsanordnung zumindest teilweise enthaltender Halb­ leiterchip (CardChip) (5) von dem Gehäuse (1) umhüllt und mit dem Steckverbinder (2) über Bonddrähte (6), Kontakt- Bumps und/oder Trägerstreifen (3) direkt verbunden ist.
2. Card-Anordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Halbleiterchip (CardChip) von dem Gehäuse unmittelbar umhüllt wird.
3. Card-Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Innenraum des Gehäu­ ses (1) zumindest teilweise mit einem Vergußmaterial (10) ausgefüllt wird.
4. Card-Anordnung nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß das Gehäuse (1) aus einem mittels einer Gießform gegossenen Vergußma­ terial (10) besteht, welches den CardChip (5) umhüllt.
5. Card-Anordnung nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß der CardChip (5) auf einen Trägerstreifen (3) gebondet und mit diesem elektrisch verbunden ist und daß der Trägerstreifen (3) mit dem Steckverbinder (2) elektrisch verbunden ist.
6. Card-Anordnung nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß der CardChip (5) auf den Trägerstreifen (3) gebondet und mit diesem mechanisch und mit dem Steckverbinder (2) elektrisch ver­ bunden ist.
7. Card-Anordnung nach Anspruch 6, dadurch ge­ kennzeichnet, daß der Trägerstreifen (3) ein Teil des Steckverbinders (2) ist oder zumindest mit dem Steckverbinder (2) elektrisch und/oder mechanisch fest verbunden ist.
8. Card-Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß weitere Steckverbinder (2) direkt oder mittelbar mit dem Trägerstreifen (3) ver­ bunden sind.
9. Card-Anordnung nach einem der Ansprüche 5 bis 8, da­ durch gekennzeichnet, daß zusätzliche Bauelemente (7) oder Chips (9) mit dem Trägerstreifen (3) elektrisch und/oder mechanisch verbunden werden.
10. Card-Anordnung nach einem der Ansprüche 1 bis 9, da­ durch gekennzeichnet, daß der CardChip (5) direkt in die Gehäuseinnenseite eingeklebt oder einge­ bondet ist und daß die elektrische Verbindung zwischen CardChip (5) und Steckverbinder (2) durch Drahtbonden oder Kontakt-Bumps am Steckverbinder (2) erfolgt.
11. Card-Anordnung nach einem der Ansprüche 1 bis 10, da­ durch gekennzeichnet, daß Zusatzhalb­ leiterchips (9) und/oder Bauelemente direkt mit dem Card- Chip (5) elektrisch verbunden sind.
DE1996124631 1996-06-20 1996-06-20 Card-Anordnung Expired - Fee Related DE19624631C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996124631 DE19624631C2 (de) 1996-06-20 1996-06-20 Card-Anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996124631 DE19624631C2 (de) 1996-06-20 1996-06-20 Card-Anordnung

Publications (2)

Publication Number Publication Date
DE19624631A1 true DE19624631A1 (de) 1998-01-02
DE19624631C2 DE19624631C2 (de) 2002-06-27

Family

ID=7797488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996124631 Expired - Fee Related DE19624631C2 (de) 1996-06-20 1996-06-20 Card-Anordnung

Country Status (1)

Country Link
DE (1) DE19624631C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10202123A1 (de) * 2002-01-21 2003-07-31 Infineon Technologies Ag Verfahren und Vorrichtung zur Integration von Elektronik in Textilien
EP1724713A2 (de) * 2002-12-12 2006-11-22 Giesecke & Devrient GmbH Tragbarer Datenträger

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041451A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Elektronische Steckeinheit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2016485A1 (de) * 1970-04-07 1971-10-28 Deutsche Geraetebau Gmbh Maschinell lesbarer Kundenausweis für Datenerfassungsgeräte von Verkaufsautomaten
DE2220721A1 (de) * 1971-05-04 1972-11-09 Ibm Datenkarte
DE4234158A1 (de) * 1992-10-10 1994-04-14 Walter Holzer Duale Datenträgerkarte
DE4241333C2 (de) * 1991-12-09 1995-08-17 Mitsubishi Electric Corp Halbleiter-Sensoreinrichtung und Verfahren zur Herstellung derselben
WO1995030207A1 (de) * 1994-04-29 1995-11-09 Diehl Gmbh & Co. Mehrteiliges dichtes gehäuse
DE19542262A1 (de) * 1994-11-12 1996-05-15 Fischer Computersysteme Gmbh & Transportable Schnittstelle

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2016485A1 (de) * 1970-04-07 1971-10-28 Deutsche Geraetebau Gmbh Maschinell lesbarer Kundenausweis für Datenerfassungsgeräte von Verkaufsautomaten
DE2220721A1 (de) * 1971-05-04 1972-11-09 Ibm Datenkarte
DE4241333C2 (de) * 1991-12-09 1995-08-17 Mitsubishi Electric Corp Halbleiter-Sensoreinrichtung und Verfahren zur Herstellung derselben
DE4234158A1 (de) * 1992-10-10 1994-04-14 Walter Holzer Duale Datenträgerkarte
WO1995030207A1 (de) * 1994-04-29 1995-11-09 Diehl Gmbh & Co. Mehrteiliges dichtes gehäuse
DE19542262A1 (de) * 1994-11-12 1996-05-15 Fischer Computersysteme Gmbh & Transportable Schnittstelle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10202123A1 (de) * 2002-01-21 2003-07-31 Infineon Technologies Ag Verfahren und Vorrichtung zur Integration von Elektronik in Textilien
EP1724713A2 (de) * 2002-12-12 2006-11-22 Giesecke & Devrient GmbH Tragbarer Datenträger
EP1724713A3 (de) * 2002-12-12 2007-01-24 Giesecke & Devrient GmbH Tragbarer Datenträger

Also Published As

Publication number Publication date
DE19624631C2 (de) 2002-06-27

Similar Documents

Publication Publication Date Title
DE102007014789B3 (de) Anordnung mindestens eines Leistungshalbleitermoduls und einer Leiterplatte und Leistungshalbleitermodul
DE69533614T2 (de) Elektronischer einsatz fuer ein elektronisches system und dessen herstellungsverfahren
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102005041451A1 (de) Elektronische Steckeinheit
US20040242031A1 (en) Pressure piece for use in a power semiconductor module
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
EP2044627A1 (de) Elektronikanordnung
EP2229655A1 (de) Displaymodul und datenträger mit eingesetztem displaymodul
DE19703057A1 (de) Trägerelement zum Einbau in Kombi-Chipkarten und Kombi-Chipkarte
DE112017000446T5 (de) Kunstharzversiegelte fahrzeugmontierte Steuervorrichtung
DE10303740B4 (de) Sicherheitsspeicherkarte und Herstellungsverfahren
DE4426465A1 (de) Verbindungsteil zwischen elektrischen Anschlüssen im Inneren eines Gehäuses und aus dem Gehäuse herausragenden Anschlüssen
DE19518518C1 (de) Steuergerät für ein Antiblockiersystem eines Kraftfahrzeugs
EP0637081B1 (de) Mikrosensor mit Steckeranschluss
DE10340297B4 (de) Verbindugsanordnung zur Verbindung von aktiven und passiven elektrischen und elektronischen Bauelementen
DE19920444A1 (de) Halbleiterbaustein ultrahoher Dichte mit integrierten Schaltungen sowie Verfahren zum Herstellen desselben
DE19624631C2 (de) Card-Anordnung
EP1835538A1 (de) Elektronisches Bauelement, elektronische Baugruppe sowie Verfahren zur Herstellung einer elektronischen Baugruppe
DE9007439U1 (de) Leistungshalbleitermodul mit integrierter Ansteuerungs- und Fehlerschutzplatine
DE69433952T2 (de) Verpackung eines BGA-integrierten Schaltkreises mit hoher thermischer Leitfähigkeit
DE102007031562A1 (de) Gehäuse mit einem elektrischen Modul
DE19601202A1 (de) Datenträgerkarte und Verfahren zu deren Herstellung
DE10142118B4 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
WO2000057474A1 (de) Multi-chip-modul
DE69211053T2 (de) Modul-Konstruktion einer Leistungsschaltungsanordnung von hoher Kompaktheit und Leistungsfähigkeit für Wärme-Zerstreuung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ZENTRUM MIKROELEKTRONIK DRESDEN AG, 01109 DRESDEN,

8327 Change in the person/name/address of the patent owner

Owner name: ROEPER, HEIKO, 01454 RADEBERG, DE

8339 Ceased/non-payment of the annual fee