DE19614360C1 - Schaltungsanordnung zur OR- oder NOR-Verknüpfung von zwei Spannungssignalen - Google Patents

Schaltungsanordnung zur OR- oder NOR-Verknüpfung von zwei Spannungssignalen

Info

Publication number
DE19614360C1
DE19614360C1 DE1996114360 DE19614360A DE19614360C1 DE 19614360 C1 DE19614360 C1 DE 19614360C1 DE 1996114360 DE1996114360 DE 1996114360 DE 19614360 A DE19614360 A DE 19614360A DE 19614360 C1 DE19614360 C1 DE 19614360C1
Authority
DE
Germany
Prior art keywords
voltage
transistors
circuit
potential
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1996114360
Other languages
English (en)
Inventor
Bernhard Dipl Ing Sieben
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996114360 priority Critical patent/DE19614360C1/de
Application granted granted Critical
Publication of DE19614360C1 publication Critical patent/DE19614360C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur OR- und NOR-Verknüpfung von zwei nicht notwendigerweise gleich großen und denselben Spannungshub aufweisenden Spannungssignalen deren High-Pegel sich in ihrer Polarität unterscheiden.
Schaltungsanordnungen zur OR/WOR-Verknüpfung von Spannungssi­ gnalen sind als solche z. B. aus dem US-Patent 5,463,332 be­ kannt.
Solche Schaltungsanordnungen kommen in erster Linie für Über­ wachungszwecke in Frage, wenn das Vorhandensein bzw. Nicht­ vorhandensein wenigstens eines zweier bestimmter Spannungs­ signale signalisiert werden soll. Sie sind dagegen nicht als Bestandteil von Schaltungsanordnungen zur Verarbeitung von Signalen gedacht, die als genormte Digital-Signalwerte vor­ liegen.
Im Hinblick darauf, daß die zu verknüpfenden Spannungssignale sich in ihrer Polarität unterscheiden können, wird für eine solche Verknüpfungsschaltung das eine der Spannungssignale über einen Inverter zugeführt werden, der beispielsweise un­ ter Verwendung eines Operationsverstärkers realisiert ist. Die eigentliche Verknüpfungsschaltung ist dabei beispielswei­ se in ECL-Technologie (Emitter-Coupled-Logik) realisiert.
Die Aufgabe der Erfindung besteht darin, eine demgegenüber weniger aufwendige Verknüpfungsschaltung anzugeben.
Diese Aufgabe wird mittels der im Kennzeichen des Patentan­ spruchs 1 aufgeführten Merkmale gelöst.
Die erfindungsgemäße Schaltungsanordnung weist demnach zwei der Verknüpfung dienende Transistoren auf, deren Hauptstrom­ strecken parallel geschaltet sind und deren Steuerelektroden die zu verknüpfenden Spannungssignale zugeführt werden, wobei der eine dieser Transistoren in Emitterschaltung und der an­ dere dieser Transistoren in Kollektorschaltung betrieben wird. Dabei ist der Hub des Spannungssignals, der dem in Kol­ lektorschaltung betriebenen Transistor als Eingangssignal zu­ geführt wird, so zu bemessen, daß er wenigstens dem Hub des Ausgangssignals dieses Transistors bei einem Wechsel vom Sperrzustand in den Leitzustand und umgekehrt gleicht.
Bei der erfindungsgemäßen Schaltungsanordnung kann auf einen Inverter-für die Zuführung des einen der Spannungssignale verzichtet werden.
Weitere Ausgestaltungen der Erfindung sind in Unteransprüchen gekennzeichnet.
Gemäß Patentanspruch 2 sind die Hauptelektroden der beiden Transistoren jeweils direkt miteinander verbunden und im Fal­ le der einen Hauptelektroden direkt oder über einen Arbeits­ widerstand und im Falle der anderen Hauptelektroden entgegen­ gesetzt alternativ über einen Arbeitswiderstand oder direkt an Batteriespannungspotential gelegt. Diese Ausführungsvari­ ante ist, abgesehen von der Aufwandsersparnis, auch gegenüber einer Verknüpfungsschaltung in ECL-Technologie weniger auf­ wendig. Eine solche ECL-Verknüpfungsschaltung besteht aus ei­ ner Grundschaltung in Form eines Differenzverstärkers, dem am einen Transistoreingang eine konstante Referenzspannung zuge­ führt wird und dessen anderer Transistor zusammen mit wenig­ stens einem parallel geschalteten weiteren Transistor die Si­ gnaleingänge bildet. Die miteinander verbundenen Emitter der Transistoren sind über Elemente zur Stromeinprägung entweder in Form einer Stromquelle oder in Form eines hochohmigen Wi­ derstandes mit Masse verbunden. Eine solche Verknüpfungs­ schaltung benötigt also gegenüber der erfindungsgemäßen Schaltung einen Transistor mehr und zusätzlich die erwähnten Elemente zur Stromeinprägung.
Gemäß Anspruch 3 wird eine Pegelanpassung der zu verknüpfen­ den Signale sofern erforderlich mit Hilfe eines Spannungstei­ lers oder eines Vorwiderstandes zur Zufuhr der Spannungs­ signale an die Steuerelektroden der Transistoren vorgenom­ men.
Der Patentanspruch 4 betrifft eine Ausführungsvariante für den Betrieb zwischen einer gegen Bezugspotential positiven und negativen Batteriespannungspotential.
Nachstehend wird die Erfindung anhand von Ausführungsbeispie­ len unter Bezugnahme auf eine Zeichnung näher erläutert.
In der Zeichnung zeigen:
Fig. 1 und 4 zwei Ausführungsvarianten einer erfindungsge­ mäßen NOR-Schaltung.
Fig. 2 und 3 zwei Ausführungsvarianten einer erfindungsge­ mäßen OR-Schaltung.
Die NOR-Schaltung gemäß Fig. 1 enthält zwei bipolare Transi­ storen in Form des npn-Transistors TR1 und des pnp-Transi­ stors TR2, deren Hauptstromstrecken parallel geschaltet sind. Der Transistor TR1 ist dabei in Emitterschaltung und der Transistor TR2 in Kollektorschaltung betrieben. Das bedeutet, daß der Emitter des Transistors TR1 und der Kollektor des Transistors TR2 miteinander verbunden und an Bezugspotential gelegt sind, wogegen der Kollektor des Transistors TR1 und der Emitter des Transistors TR2 miteinander verbunden und über einen Arbeitswiderstand an positivem Batteriespannungs­ potential von beispielsweise +5 V liegen.
Dem Transistor TR1 wird ein gegenüber Bezugspotential positi­ ves Spannungssignal Up über ein aus den Widerständen R1 und R2 gebildeten Spannungsteiler zugeführt, dessen Teilerpunkt an der Steuerelektrode des Transistors TR1 liegt und dessen einer Endanschluß von dem Spannungssignal Up und dessen ande­ rer Endanschluß vom negativen Batteriespannungspotential von beispielsweise -5 V beaufschlagt wird. In entsprechender Weise erfolgt die Zufuhr eines gegenüber Bezugspotential ne­ gativen Spannungssignals Un über einen aus den Widerständen R3 und R4 bestehenden Spannungsteiler an den Transistor TR2, wobei dieser Spannungsteiler an seinem einen Endanschluß von dem negativen Spannungssignal Un und an seinem anderen Endan­ schluß von positiven Betriebsspannungspotential von +5 V be­ aufschlagt wird.
Die Spannungsteiler sind so dimensioniert, daß bei den vorge­ gebenen Batteriespannungspotentialen +5 V und -5 V das vom Spannungssignal Up abgeleitete Eingangssignal des Transistors TR1 zwischen 3 V = binär 1 und 0 V = binär 0 und das vom Spannungssignal Un abgeleitete Eingangssignal des Transistors TR2 zwischen -0,3 V = binär 1 und 0 V = binär 0 wechselt. Es ist damit den unterschiedlichen Betriebsarten der beiden Transistoren Rechnung getragen.
Wenn beide Spannungssignale Up und Un den Binärwert 0 anneh­ men, sind beide Transistoren TR1 und TR2 gesperrt, womit die am transistorseitigen Anschluß des Arbeitswiderstandes R5 ab­ genommene Ausgangsspannung Ua ungefähr 5 V = binär 1 beträgt. Bei allen anderen Kombinationen der Binärwerte von Up und Un nimmt einer der beiden Transistoren oder nehmen beide der selben den leitenden Zustand an, womit Ua 0 V = binär 0 be­ trägt, so daß insgesamt eine NOR-Verknüpfung der Spannungs­ signale realisiert wird. Da angenommen wurde, daß der Binär­ wert 1 durch den jeweils größeren Spannungsbetragswert und der Binärwert 0 durch den jeweils kleineren Spannungsbetrags­ wert repräsentiert wird, handelt es sich hier um eine NOR-Schaltung für sogenannte positive Logik.
Die Fig. 4 stellt eine Schaltungsanordnung zur NOR-Ver­ knüpfung in negativer Logik dar. Bei der negativen Logik wird der Binärwert 1 durch den niedrigeren und der Binärwert 0 durch den höheren zweier Spannungswerte repräsentiert. Die Schaltungsanordnung gemäß Fig. 4 unterscheidet sich von der­ jenigen gemäß Fig. 1 dadurch, daß die Anschaltweise und der Leitfähigkeitstyp der Transistoren vertauscht sind. Es wird also der Transistor TR1, der hier ein pnp-Transistor ist, in Kollektorschaltung und der Transistor TR2, der hier ein npn-Transistor ist, in Emitterschaltung betrieben. Ein weiterer Unterschied besteht darin, daß der Arbeitswiderstand R5 zwi­ schen dem einen Paar miteinander verbundener Hauptelektroden der Transistoren und Masse-Potential geschaltet ist.
Unter den genannten Umständen liegt bei einem Spannungssignal Up des Binärwertes 1 eine Spannung von ungefähr 0 V und bei Vorliegen des Binärwertes 0 des Spannungssignals Up eine Spannung von ungefähr +0,3 V an der Steuerelektrode des Transistors TR1. Bei einem Spannungssignal Un des Binärwertes 1 liegt ein Spannungswert von -3 V und beim Binärwert 0 die­ ses Spannungssignals die Spannung 0 V an der Steuerelektrode des Transistors TR2.
Die Fig. 2 zeigt eine OR-Schaltung für positive Logik und die Schaltung gemäß Fig. 3 eine OR-Schaltung für negative Logik. Auch diese beiden Schaltungen unterscheiden sich un­ tereinander durch die Vertauschung der Anschaltweise der Transistoren Tr1 und Tr2 in Emitterschaltung bzw. Kollektor­ schaltung, durch den anderen Leitfähigkeitstyp der Transisto­ ren Tr1 und Tr2, sowie durch die Vertauschung der Anschalt­ weise des Arbeitswiderstandes R5, der im einen Fall zwischen den miteinander verbundenen Hauptelektroden der Transistoren und positivem Betriebsspannungspotential +5 V und im anderen Fall zwischen den miteinander verbundenen Hauptelektroden und Massepotential liegt.
Die Zufuhr der Spannungssignale an die Steuerelektroden der Transistoren kann, wie oben angegeben, anstelle über die Spannungsteiler auch über einen im Hinblick auf den erforder­ lichen Spannungspegel dimensionierten Vorwiderstand erfolgen.
Das erfindungsgemäße Prinzip der NOR-Verknüpfung bzw. OR-Verknüpfung von unterschiedliche Polarität aufweisenden Span­ nungssignalen mit Hilfe eines Transistor-Paars, bei dem der eine Transistor in Emitterschaltung und der andere in Kollek­ torschaltung betrieben wird, ist auch, wie ebenfalls schon angegeben wurde, auch auf eine konventionelle ECL-Verknüp­ fungsschaltung zur Realisierung einer NOR-Verknüpfung bzw. einer OR-Verknüpfung anwendbar.
Es sind dann die beiden Eingangstransistoren der drei eine solche ECL-Verknüpfungsschaltung bildenden Transistoren, wo­ bei der eine dieser Eingangstransistoren Bestandteil eines Differenzverstärkers ist, von unterschiedlichem Leitfähig­ keitstyp. Der eine dieser Eingangstransistoren wird in Emit­ ter-Schaltung und der andere in Kollektor-Schaltung betrie­ ben.
Entsprechendes gilt für Abarten von ECL-Verknüpfungsschaltun­ gen, wie einer E²CL-Schaltung, bei der die Eingangstransisto­ ren nicht Bestandteil des Differenzverstärkers sind.

Claims (6)

1. Schaltungsanordnung zur OR- bzw. NOR-Verknüpfung von zwei nicht notwendigerweise gleich großen und den selben Span­ nungshub aufweisenden Spannungssignalen, deren High-Pegel sich in ihrer Polarität unterscheiden, mit folgenden Merkma­ len:
  • a) sie weist zwei der Verknüpfung dienende unterschiedlichen Leitfähigkeitstyp aufweisende Transistoren (TR1, TR2) auf, deren Hauptstromstrecken parallel geschaltet sind und de­ ren Steuerelektroden die zu verknüpfenden Spannungssignale (Up, Un) zugeführt werden,
  • b) der eine dieser Transistoren (z. B. TR1 in Fig. 1) wird in Emitterschaltung und der andere dieser Transistoren (TR2 in Fig. 1) wird in Kollektorschaltung betrieben,
  • c) der Hub des den in Kollektorschaltung betriebenen Transi­ stors (TR2) steuernden Spannungssignals ist so bemessen, daß er wenigstens dem Hub des Ausgangssignals (Ua) dieses Transistors bei einem Wechsel vom Sperrzustand in den Leitzustand und umgekehrt gleicht.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Hauptelektroden der beiden Transistoren (TR1, TR2) jeweils direkt miteinander verbunden sind und im Falle des einen Hauptelektrodenpaares direkt oder über einen Arbeitswi­ derstand (R5) an Bezugspotential (Masse) und im Falle des an­ deren Hauptelektrodenpaares entgegengesetzt alternativ über einen Arbeitswiderstand oder direkt an Batteriespannungspo­ tential (+5 V) gelegt sind.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die zu verknüpfenden Spannungssignale (Up, Un) zur Pegel­ anpassung bei wenigstens einem der Transistoren über einen Spannungsteiler (R1, R2; R3, R4) oder über einen Vorwider­ stand der Steuerelektrode zugeführt werden.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß bei Vorhandensein eines positiven (+5 V) und eines nega­ tiven (-5 V) Batteriespannungspotential die einen miteinan­ der verbundenen Hauptelektroden der Transistoren (TR1, TR2) direkt oder über einen Arbeitswiderstand (R5) an positives Batteriespannungspotential (+5 V) gelegt sind und daß die Spannungsteiler (R1, R2; R3, R4) über die die Zufuhr der Spannungssignale (Up, Un) erfolgt, mit ihrem Teilerpunkt je­ weils an eine Steuerelektrode eines Transistors angeschlossen sind und im einen Fall an ihrem einen Endanschluß von dem ge­ gen Bezugspotential negativen Spannungspotential (Un) und an ihrem anderen Endanschluß von negativem Batteriespannungspo­ tential (-5 V) und im anderen Fall an ihrem einen Endan­ schluß von dem gegen Bezugspotential positiven Spannungs­ signal (Up) und an ihrem anderen Endanschluß von positivem Betriebsspannungspotential (+5 V) beaufschlagt werden.
5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie in ECL-Schaltungstechnik aufgebaut ist.
6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren Feldeffekttransitoren sind.
DE1996114360 1996-04-11 1996-04-11 Schaltungsanordnung zur OR- oder NOR-Verknüpfung von zwei Spannungssignalen Expired - Fee Related DE19614360C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996114360 DE19614360C1 (de) 1996-04-11 1996-04-11 Schaltungsanordnung zur OR- oder NOR-Verknüpfung von zwei Spannungssignalen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996114360 DE19614360C1 (de) 1996-04-11 1996-04-11 Schaltungsanordnung zur OR- oder NOR-Verknüpfung von zwei Spannungssignalen

Publications (1)

Publication Number Publication Date
DE19614360C1 true DE19614360C1 (de) 1997-07-31

Family

ID=7791015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996114360 Expired - Fee Related DE19614360C1 (de) 1996-04-11 1996-04-11 Schaltungsanordnung zur OR- oder NOR-Verknüpfung von zwei Spannungssignalen

Country Status (1)

Country Link
DE (1) DE19614360C1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463332A (en) * 1994-07-22 1995-10-31 National Semiconductor Corporation Multiple differential input ECL or/nor gate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463332A (en) * 1994-07-22 1995-10-31 National Semiconductor Corporation Multiple differential input ECL or/nor gate

Similar Documents

Publication Publication Date Title
EP0096944B1 (de) Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden
DE2548906C2 (de) Verstärker
DE2430126A1 (de) Hybride transistorschaltung
EP0073929B1 (de) Integrierbare signalverarbeitende Halbleiterschaltung
EP0416323A2 (de) Signalpegelwandler
DE2548178A1 (de) Signalverstaerkerschaltung
DE69937870T2 (de) Differenzverstärkerschaltung vom Mehreingangstyp
DE4010145C1 (de)
DE2539624A1 (de) Treiberschaltung fuer einen transistorverstaerker
DE2905659B2 (de) Gegentakt-Verstärkerkreis
DE2409929C3 (de) Verzerrungsarmer, niederfrequenter Gegentakt-Leistungsverstärker
EP0730214A2 (de) Stromspiegel in MOS-Technik mit weit aussteuerbaren Kaskodestufen
EP0389654A1 (de) Integrierbare Verstärkerschaltung
DE19614360C1 (de) Schaltungsanordnung zur OR- oder NOR-Verknüpfung von zwei Spannungssignalen
EP0196627B1 (de) Integrierte Verstärkerschaltung
DE69630018T2 (de) Logische schaltung für niedrige spannungen
EP0421016A1 (de) ECL-TTL-Signalpegelwandler
EP0176909A1 (de) UND-Gatter für ECL-Schaltungen
DE2903659C2 (de)
DE4012914C2 (de)
DE19605248C1 (de) Treiberschaltung
EP0106188B1 (de) Integrierte Verstärkerschaltung
DE3114433C2 (de)
DE60100829T2 (de) Stromschalterlogikschaltung zur Erzeugung gleicher Anstiegs- und Abfallzeiten
EP0822656B1 (de) Schaltungsanordnung mit einem Operationsverstärker

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee