DE1960492A1 - Rahmensynchronisiersystem - Google Patents

Description

Dipl- Phys. Leo Thul . _1QCn/Cn

Patentanwalt I v> Ό U H ü C.

7 Stuttgart-Peuerbach
Kurze Str.8

J.M.Clark-l

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Rahmensynohronislersystem

Die Erfindung betrifft ein System zur Rahmensynchronlsierung von mit einer vorgegebenen Taktfrequenz empfangenen binären Informationszeichen, die einen Synchronisieranteil enthalten, unter Verwendung einer ersten Stufe, die örtliche Referenz-' zeichen und verschiedene Zeitzeichen erzeugt. Dieses System ist insbesondere verwendbar für Zeitvielfach-Nachrichtensysteme, die mit Pulscode-Modulation (PCM) arbeiten.

Unter einem Rahmen versteht man eine Folge von zusammenhängenden Zeitperioden, während der Nachrichtenbite und eine oder mehrere Synchronisierbitsübertragen werden, wobei keine Nachrichtenbits zwischen den Synchronisierbite eines Rahmens liegen. Weiterhin ist ein Vielfachrahmen eine Zeitperiode, die einen oder mehrere Rahmen umfasst und lang genug 1st,· um ein vollstäitiges Synchronisiermuster zu umfassen.

Im allgemeinen können die Bits des SynchronMercodes sich innerhalb eines Vielfachrahmens von einem Rahmen zum anderen Rah-•men ändern, sie wiederholen sich aber von einem Vielfachrahmen zum anderen Vielfachrahmen.

Es gibt drei allgemeine Synchronisiercodes, die bei dem System gemäss der Erfindung verwendet werden können. Erstens, einen verteilten Synchronisiercodejder ein Bit pro Rahmen umfasst _f

28. Nov. 1969

Se/Kn 009825/1833 -/-

und bei dem gewöhnlich zwei oder mehr Rahmen einen Vielfachrahmen bilden. Solch ein Code würde z.B. in einem Rahmen eines Vielfachrahmens eine binäre "l" und in dem anderen ^; Rahmen des Vielfachrahmens eine binäre ¹¹O" aufweisen. 'Zweitens gibt es den gebündelten (Zeichen-) Synchronisiercode j der mehr als nur wenige Bit (ein Zeichen) pro Rahmen umfasst, bei dem aber jeder Rahmen ein Vielfachrahmen 1st. Drittens gibt es einen Synchronisiercode, der zwischen dem ersten und zweiten Synchronisiercode liegt. Dieser kombinierte Synchronisiercode weist zwei oder mehr Bit¹ pro Rahmen auf, und jeder Vielfachrahmen umfasst zwei oder mehrere Rahmen mit einer Vielzahl von Synchronisierbits,.die in jedem Rahmen des Vielfachrahmens verschieden sind.

Das allgemeine Problem besteht darin, die Rahmensynchronisierung einer digitalen Nachrichtenverbindug bei auftretendem Rauschen und bei eintretendem Bitfehler herzustellen und aufrechtzuerhalten. Ein Rahmensynchronisiersystem steuert die Zeitzähler eines digitalen Vervielfachers , um die Zeitzähler synchron mit dem Format der empfangenen Nachrichten zu schalten. Dieses System hat .-swei primäre Punktionen, nämlich zu ■fühlen, wenn die Synchronisation verloren-ist, und die Phase der Zähler so zu ändern, dass der Synchronismus wieder erreicht wird. Ein von den Zählern erzeugtes Referenz-Synchronlsler-r ^ muster wird mit dem ankommenden Zeichen verglichen, um festzustellen, ob die Zähler synchronisiert sind oder nicht. Falls der Synchronismus verloren ist, schaltet die Einrichtung auf ein Suchverfahren um. Bei diesem Suchverfahren wird die Phase der Zähler solange geändert,, bis der Synchronismus festgestellt wird, worauf das Rahmensynchronisiersystem wieder auf ein Fühlverfahren umschaltet, um. einen beim weiteren Betrieb eintreten- , den Verlust des Synchronismus feststellen zu können.

009825/1833

Bei Verwendung des verteilten Synchronisiercodes besteht das Verfahren gewöhnlich darin, ein Bit eines jeden Rahmens abzutasten und die Phasenlage des Zählers jedesmal um ein Bit vor zu rücken, wenn eine Abweichung festgestellt worden i'st, ausser .wenn eine mittelnde oder integrierende Stufe, die auf die mittlere Häufigkeit der Abweichungen anspricht, ein Ausgangssignal oberhalb eines gewissen Schwellwertes abgibt. Die Phase der Zähler wird gewöhnlich vorgerückt, indem ein Taktimpuls am Eingang der Zähler unterdrückt wird, wodurch die Zähler vorübergehend angehalten werden. Der Schwellwert der Entscheidungsstufe wird überschritten, wenn die Häufigkeit der Abweichung gering ist, und er bleibt überschritten,.wenn die korrekte Phase erreicht ist. Dadurch wird ein weiteres Anhalten vermieden.

.Bei Verwendung des gebündelten oder kombinierten Synchronisiercodes wird das Eingangszeichen in ein Schieberegister geschoben, das ein Zeichen lang ist. Wenn der Code in dem Schieberegister mit dem erwarteten Synchronisiercode Übereinstimmt, werden die Zähler auf eine Zählstellung zurückgestellt, die der normalen Ankunftszeit dieses Synchronisierzeichens entspricht. Wenn der nächste Synchronisiereode nicht wie erwartet eintrifft, wird eine Verschiebung und ein Vergleich wie oben wiederholt.

Wie aus dem vorhergehenden hervorgeht, sprechen die bekannten RaTimensynchronisiersysteme, die mit verteiltem Synchronisiercode arbeiten, nicht unmittelbar, d.h. nicht innerhalb einer Bitzeit der digitalen Eingabe an, da dieses Ansprechen im wesentlichen auf dem Laden und Entladen eines Kondensators beruht, dessen Zeitkonstante grosser als eineBitzeit ist. Des- halb wird bei" den bekannten Systemen, wenn der Vergleich eines ankommenden Bits mit dem örtlichen Referenzzeiohen eine Abweichung ergibt, als nächstes das nächste Bit des nächsten Rahmens untersucht wird.

009825/1833

INSPECTED

J,M.Clark-l

Aufgebe der Erfindung Ht «β. Ausgehend von des Genannten Stand der Technik, ein Rahaeneynohronieiereystem su sehaffen, da· in gleieher Zelt sehr Synchroniaierinfonnatlon au· der digitalen Eingangsinformetion gewinnt und die te zusltzlioh gewonnene Information sur beschleunigten Herstellung de« ^Synchronismus verwendet.

Die Aufgabe ist bei einem System zur Bahnenafnahronl alerting von mit einer vorgegebenen Taktfrequenz empfangenen binMren Infertnetionszeiehen, die einen Synehrorilalerantell enthalten« unter Verwendung einer ersten Stufe, die ein örtlich** Heferenszeiehen und verschiedene Zeitzeichen erzeugt, gem&es der Erfindung dadureh gelöst, daaa alt Hilfe einer digitalen Vergleichseehaltung einzelne Bite bzw. Folgen von Bite der Informatlonezelehen mit den Referenzzelehen verglichen wer·» den und jedesmal ein Auagangazelahen erzeugt wird« und, da·· mit Hilfe einer Enteoheidunesanordnung, dia auf den gegen· wMrtigen Zustand und zua&tzlleh auf N(H^ 1* ganazahlig) vorhergehende Zustände des Auagangaseiahena anaprieht, ein Steuerzeichen erzeugt wird, daa bei fehleiAn Synehronisaiue eine Yersehiebung der Zeit lagen der von der ersten Stufe erzeugten Zeit»eichen rerursaoht, woraufhin daa nUahste auftretende Bit bzw. die alt dleiern Bit zusanmenhingande Folge von Bite mit dem Refemzzelahen verglichen wird·

Eine besondere rorteilBafte Ausbildung der Erfindung iat dadurch gekennzeichnet, daaa die erste Stufe einen Taktgeber, eine Binärzähler- und logische Deeederatttfe und eine mit dem Taktgeber und mit der Binarzlhler- und log!sehen Deeoderstu» fe verbundene Sperrsehaltung uafaast. Als Vergleiahsstufe wird vorzugsweise eine Antlvalenzaehaltung verwendet·

V-

009825/1833

J.M.Clark-1

Bine weitere vorteilhafte Auegeataltung der Erfindung iat dadurch gekennzeichnet, daaa die Kntaeheidungaanordnung eine mit der Vergieielieaehaltung verbundene, eine Intaoheidungaatufe bildende , Intetratienaatufe vmt*ak und ein Sehieberegiater, deaaen Auagang «it einem Eingang einer ODUt-Behaltung gekoppelt iat, deren andere» Eingang ait dem Auagang der Antivalenxaehaltung gekoppelt iat, und eine UND-Schaltung, deren Einginge nit der Sntsoheidungaatufe, der eraten Stufe de· Sohieberegiatera biw. mit der Bintfr- - und logiaohen Deooderetufe gekoppelt sind.

009825/1833

J.M.Clark-1

Die Erfindung 1st la folgenden anhand ·1η·α AusfÜhrungs-· belspiels in Verbindung nit d«r Zeichnung nMher beschrieben, Im einzelnen zeigen:

Fig.l die Darstellung eines oben definierten Rahmens und eines Vlelfaehrahaens,

Pig.2 ein Blookdiagranm dea Rahmenaynehronieiereystems gemMasVder Erfindung«

Pig.3 ein ZeltlagendiagraaB, das die Arbeitsweise einer Ausführungsfore einer bistabilen Kippstufe veranschaulicht, die in den Systea geaKss der Flg.2 ™ verwendet werden kann»

Pig.4 bis 8 Zeitlagendlagranae, die die Arbeltswelse des Rahmensyenehronislersysteiüs gemllss der Erfindung für fünf versehiedene typlsehe Situationen veransohaulloht, die vorkommen können,

Fig.9 eine Tabelle, die den kumulativen Effekt anzeigt» der eintritt, wenn die Funktion, die eine Abweiehung anzeigt, susamaen alt dem Ausgangsseiohen des Schieberegisters der Flg.2 einea ODSR-Gatter lugeführt wird,

Flg.loa,lob und loo die akkuoulative Wirkung des SchieberegMsra der Fig. 2,

Flg.11 ein Blookdiagran» einer Anordnung, die zur Erzielung

des Synchronismus gealas der Erfindung bei Verwendung des gebündelten Synehronlsieroodes anstelle der Anordnung zwischen den Linien A-A und B-B dar Fig*2 verwendet werden kann und

Fig.12 ein Bloekdiagraan einer Anordnung, die zur Erzielung des Synchronismus geaKss der Erfindung bei Verwendung eines kombinierten, gebündelten und verteilten Synehronisiereodes anstelle der Anordnung zwischen den Linien A-A und B-B verwendet werden kann.

009 825/1833

J.M.Clark-1

In der Fig.l lind dl· Begriff· "Rahmen"und "Vielfaehrahmen" •nttpr«oh«nd d«r obigen Definition für den allgemeinen Fall veraneahaulioht.

Zub Zwtoke der Yeranaahauliehung umfaäat jeder Rannen« s.B. die Rahmen 1 und 2, Naehriohtenbit£ und ein oder mehrere 8ynehroniaierblt£ In der dargestellten Reihenfolge. In Falle dei verteilten und im Falle dea kombinierten gebündelten und verteilten Synehronlaleroodea umfaaat ein Vielfachrahraen zwei oder «ehr Rahmen,*.B. die Rahmen 1 und 2. Anderer··!te umfaast im Falle «ine» gebündelten Synohroniai«r«od«a ein Vielfaehrahmen nur einen Rahmen, z.B. entweder den Rahmen 1 oder den Rahmen 2. Der verteilte Synehronieiercode wett nur tin 8ynahroniaierblt pro Rahmen auf. Nimmt man für dan verteilten Srnohronialeread· al· ein apelifieehe« Codemuater den Code 10, ·· gibt ea swal Raht)en pro Yielfaohrahmen, und dar Rahman 1 würde daa Sjmohronieierbit ^Ml" in aeiner entapreehanden Zeltlag· aufweiaen, und der RahmeAywird· ain Sjmohronialerblt "0" in aeinar antapreahenden Zaltlag« aufwelaen» Nimmt man fttr dan g*bünd«lt«n Synchronialereode ein apeslfiaahae Codamuater 101101 an· ao wurden alle aeehe Bit· alnmal in «lnem Rahman und in einem Vielfaehrahmen eraehelnen. Nimmt man ala ein apesifiaahea Synahronialer-•odemueter für dan kombinierten gebündelten und verteilten Code daa Mutter 1OfIOl, 01··10,·ο gtba es zwei Rahman pro Ylelfaahrahmen und dar wate Rahman würde dia Synchronieierbite 101101 in aelner 3rn«hroniei»rx«itlag· aufweisen, und dar Rahmen 2 dia Synehronieierbit* 010010» Die Koaeaa zwiiohen den Tei*i der Sjnehronialaraod· «teilen Plätxe für darwisehenliegend· Naohrlehtenblta dar. Naohriohtenblta liegen auch vor dam Synohronlaaraode und hinter d^eaem. Die Zahl der Naohrlehtenblta let in jader Lage die gleiche.

Via oben angegaben wurde, gibt ea drei allgemein· Syneboni-■lereode. Daa erfindungegemäeae Sjretea wird sunlahat vollstKndlg unter Terwendung eine· verteilten Sfnehronialereodea be-

0098 25/183 3 -/-

J.M.Clark-1

•ohrleben« wobei da· Synohronialerblt ein·· Jeden Rahmens zwischen "l^w und ⁿOⁿ alternieren kann. Somit lat da· Synohronieiermuiter in jeden Vielfaohrahmen Iß*

Die Erfindung beaehreibt «Ine einfaoheMethode, ,die angljtt, wie man in einer vorgegebenen Zelt mehr Bynohronisierunge-Informatlon au· der digitalen ( binären) ElngangSinformation herausholen kann« und wie man diese zusätzliche In-

formation zur «ohnelleren Erzielung des Synchronismus verwenden kann.

Wenn die Rahmeneynohronlslerung gesucht wird, d.h., wenn yaeuoht wird, zu bestimmen, welche Bits Synohronlsierblte sind, sind möglicherweise alle Bit· Synohronlsierbits, und sie alle könnten nützliche Informationen enthalten. Is 1st jedoch generelle Praxis, anzunehmen,da*· ein bestimmtes Bit ein Synohronleierblt ist, und diese Annahme auf ein anderes Bit zu Übertragen, wenn sich herausstellt, dass daa betrachtete Bit nicht mit dem ort Hohen Ht f er ent- «eichen Uberelnstlsnit. Wenn man so verfuhrt, werden andere Bit· ignoriert· Die einzig« Entschuldigung für die Vernachlässigung dieser Information liegt in dem Wunsch, die BInrlohtung preiswert zu gestalten.

Ein Schieberegister stellt Jedooh eine Ökonomieehe Anordnung zur überprüfung mehrerer Bits aus jedem Rahmen dr, well es eine Auswertung durch die Logik in serieller Form zulHsst. Dies ist Im wesentlichen deshalb so einfach, well die binare Information in serieller Form angeordnet 1st. Falls das Schieberegister (N+J) Stufen umfasst, werden die N In-formatlonsblts, die unmittelbar hinter dem angenommenen Synchronisierbit folgen, einmal pro Rahmen der Reihe nach In das Schieberegister eingeschoben. QemKss der Erfindung Jedooh wird diese Übertragung in das Schieberegister durchgeführt, indem z.B. In einer Antivalenzschaltung die Information··

009825/183 3 S~

J.M.Clark-1

bits digital mit einem ortHohen Referensstiohen werden und in^dem da· Ausgangszeichen dor Antivaltnzsohalfcung zusammen mit dsm Auegangszeichen dta Schieberegisters einer ODER-Sohaltung zugeführt wird, wie es welter unken Im alnzelnen beschrieben wird»

In PIg.2 lat ein Bloekdlagranun eines Ausführungsbeispiel;; der Erfindung dargestellte Ein Taktgeber 3 erzeugt Takbimpulse im Takt der von einer Quelle 4 empfangenen digitalen (binären) Eingangsinformation, die einer Sperroohalbung 5 zugeführt werden, und von dort einer Binärzähler- und logischen Decoderstufe 6, die sowohl für die RahmensynohronL-slerung notwendige Zeitzeichen ei»ugk, als auch Zeitzeichen, dia i'ür andere Punktionen notwendig sind, z.B, für zum Trennen der von Uer Quelle 4 empfangenen Zeitvlelfaehzeioh<m, Zu Zweolcen der Erklärung wird angenommen, dass die Rahmen -frequenz des Inforraationszeiehens BkIJz betrügt, das_sder empfangene verteilte ^nehronialaroode In benaohbartsn Rahmen das Muster 1,0 aufweist und,dass ^tHohe Referenz-Synohronisierzelohen REF eine Reehteckwelle mit einer I^requenz von k kHz ist» Andere, für den Betrieb des Rahniensynohronlβiei'systerne notwendige Zeltzeiohen werden duroh uIq Stufe 6 erzeugt, nasanblloh das Bitsynohronisierzeiohen ST, das die Breite eines Taktes hat, das Haltezeiohen HT, das eine veränderliche Breite von der Breite des HALT-Itnpulsea plus der Breite eines Taktes hat, und das Sehleberegister-Zeitzeichen SH, das eine veränderliehe Breite hat, die gleioh der Breite w N Taktigmlsen plus der Breite des HALT-Impuleea 1st. Die zeitliche Beziehung dieser Impulse bezüglich des Zählerstandes der Zähler der Stufe 6 und die obengenannten Relationen ihrer Breiten sind In den Flg.4 bis 8 dargestellt. Das Haltzeitzeichen HT wird verwendet, um su verhindern, dass das Rahmensynehronisiereyetem in «inen unsynohronisierten und stationären Zustand naoh der Anschaltung des Stromes blockiert, da die Komponenten 8, 11 und B^ sonst ein· Kombination von

-A

009825/1833

J.M,Clark-V .

ZuabUndan annehmen könnten, die die Zähler der Stuf B zum Stillstand bringen wUrdü. Da« Auablelben der Zeltslgnale ν*Urde die bistabilen Klppatufen 8 und B_n des Sohieberaglebera 18 daran hindern, die obige Kombination von 2u~ ■bUdden zu vorlassen. Duroh Verwendung des Haitezeiohans HT wird aß dan ZaHorri der Stufe 6 nur dann oriaubb, anzuhalten, wenn die ZeIbzelohen von den bistabilen Kippabufan 8 und EJj₁ des SohlebereglaterB 18 zur Verfugung abüben,

Das InformablonazaLohen von der Quelle H urul das Erbliche Rafersnazeiohen HEF von der Stufe 6 worden einer AnbLvalsnzaahaltung 7 augefUhrb, dia dia binären Zustände aufelnanilorfolgnndsr Dl ta laa Informablonazelohsna und dee UEP-Züloheny mibalnandrir v-srglsiohen. Die Antivalanzaohaltnng 7 erzeugt dann ein reaultlercmdes Äusgangasäaiohen, daa eine Ubereinabinirnung awiaohan den binären Zuständen der beiden ihm abgeführten Zeiohan anselgt, oder eine Abweichung dieaer Z®Iahen voneinEnder» Das resultierende Ausgangszelehen MMF d@p &nbivalen2saehaltung 7 wird direkt der Klppabufe 8 zugeführt« die cluroh ein Zeichen MT geschaltet viea, das am Ausgang einer UMD-Sohaltung7 erzeugt wird, deret^ Eingänge mit dem Taktgeber 3 und mit der Leitung für das Bitaynohronlaierseiöhen ST von der Stufe 6 verbunden sind* Daa von der'AntivalexuzaohaltungT der bistabilen Kippabut¹« I zugefUhrte Ze iahen wird duröh die Kippstufe beim Eintrat'reit der Vorderflarüte des Zelehens MT abgetastet , und die biatablle Kippabufe 8 kippt mit der RUckflanke de κ 2>eiohenB MT in ihren anderen Zustand, wenn die in der Zeichnung dargestellte Kippstufe verwendet wird. Wenn das Auagangszel ■·- «hen MHF eine binäre "1" ist, die eine Abweichung anzeigt, erzeugt die Hlppatufe 8 gleichzeitig mit der RÜokflanke . des Zeichens MT an Ihrem Ausgang eine "1". Der Ausgang der Antivelenzeehaltung7 iat ausaerdem mit einer Xnverterstufe Io verbunden. Somit let , wenn das Auagangazeiohen MMF eine

009825/1833 " "-/"

©AD ORIGINAL

J.M.Clark- 1

ist» das Ausgangszeiohen der Inverteretufe Io eine "l",

die mit der Vorderflanke des Zeiohene MT abgetastet wird, und die Rückflanke des Zeiohent MT kippt die Kippstufe δ in ihren anderen Zustand» so dass diese an ihrem "l"- Ausgang eine binäre "o" erzeugt.

Der Ausgang der bistabilen Kippstufe 8 ist mit einer Enteehe Idnngafcuf β 11 verbunden, die entscheidet, ob die bisher vorliegenden Abtastungen einen Synchronismus andeuten. Die Entsoheidungsstufe 11 ist eine Integrierstufe, die die Form einer Integrationsfilterstufβ, eines Miller-Integrators oder eines reversiblen Zählers haben kann.

Der Auegang der Antlvalenzsahaltung7 ist weiterhin mit einer ODER-Schaltung 12 verbunden und von dort direkt mit dem ¹V-Eingang der ersten Kippstufe B_n eines Schieberegisters 18 nit (N+l) Stufen, und über eine Inverterstufe 15 mit dem "0"-Eingang der gleichen Kippstufe, Die ßchaltimpulse SHC für die Kippstufe B» und für die anderen Stufen des Schieberegisters 10 werden durch eine UND-Schaltung IJ erzeugt, deren Eingänge mit den Ausgang des Taktgbers 3 bzw. mit dem Ausgang einer UND-Schaltung 14 verbunden sind, deren beiaen Eingang«» Iw. Bitsynohronisierzeiohen ST bzw.das Sohieberegiaterseltzeiihen SH von der Stufe 6 zugeführt wird. .

Der Ausgang der bistabilen Kippstufe B^ ist mit einer UND-Schaltung 16 gekoppelt, deren Ausgang sowohl direkt als auch über tine Inverterstufe 17 mit der nächstfolgenden Stufe des Schieberegisters 18 verbunden 1st. Der "l"-Ausgang und der "(^'-Ausgang der übrigen Stufen des Schieberegisters 16 sind jeweils mit dem "!"-Eingang bzw. dem ⁿö"-Elngang der nächstfolgenden Stufe verbunden. Der Ausgang des Schieberegisters 18 ist mit einer UND-Sohaltung 19 verbunden, deren anderer Eingang mit dem Ausgang einer Inverterstufe 2o verbunden ist,

009825/ 1833

BADORiGINAL

- ie -

J_tπ.Clark-I

deren Eingeng da a BittsynahroniBiers^ciahen ST von der Stufe' f r.ugefUhrfc wird. Somit wird die TJMlMiohaltuxig 19 nur dann geöffnet·., wenn das BitsynGhroniffie-r^eJfthen 8T eine binäre "0^t! 3ε1ί, und sie wird gesperrt·, wenn dan BinUrzelohen ST eine» binliro ¹¹I" ist. Damit wird oi ermöglicht!, die Information, die eich auf felle (N+l)" vorherigen Abtastungen de« r-iohen MI-IF, mit AuenelunG dtr oreten Abtastung,bedureh die UND-Sohaltung IS? und au dom anderen Eingang der- oiJllt~Solinltung IP. ?:u p&ieben, um eomit nine kumulative OPER-Fuiürtiou des Auaganeeaelehone HiF für jode Hahmenphae· ru or-Rougen, die ihror-aeita In dem HohiaberMisttr 1Ö ge-P f?pt»iohc?»t- vjird. Dac DurohEchicben am Tnfontfcion von der

Htuiα B_n ru der- PtufCi B„ und EurUok j.u der Stufe B₁. wiva dureh dan fioliallseiehen SHH geoobrJiot, vrolohea K+l+Il auf- vi ηCFiderTalgcnde TftUtimpulee pro Γύ^ν1»ί>ιοη umfaeet, Kobci II dip AnsflU der dureh den HAT.T-7<e i eben unterdrückten TaktiiT|iul8c angibt.. Wf Information uird jedooh während dieeer Verr<ahit»bung iw Kreier durch die Schnltungeii 19, 12 und 16 wie oben bei?hrieben verändert.

Die UHD-R'ohfiltung 16 iet mit dem Auegsng einer Inverteretui'c 21 v^rbunderi, deren IJnftane wit dem Auogang einer UND-HohfxHvmp 23 verbunden iet.« Somit eraillglioht die UND-Ochalturifr 16 bei Aueblßlbin eines !lAI/r-Seiolienß am Ausgang der UND-Sehrsltung ?2 die« Versehtebun« a*r· Xnformatton von der Stufe B.. KU dar Ctufe B-, . dec i?shiebe.rr-gitter· 18 , und die Ziihler dl» Stufe 6 zählen kontinuierlich witter. In diesem Falle weipV des Zeichen HHC pro Rahmen (N+l) Taktimpulse auf, die wKhrend der Zählung der Zähler 6 von O bit N auftreten. Da diese Zahl gleich der Zahl des Schieberegister· 18 ist, wird jedes Informationsbit im Schieberegister genau einmal im Krti-s verschoben, so dass es zu seiner ursprünglichen Zeltlage im Rahmen zurückkehrt. DAs von der Stufe Bg erzeugte und zu ihr zurückkehrende Inf ormationablt, iidLrd mit dem Ausgangszeichen MMF einer ODER»Schaltung 12 zugeführt.

009825/18 33

ORIGINAL

J.M.Clark-1

wenn die Zähler der Stui'ö 6 in der Stellung S stehen, wobei S eine ganze Zahl zwischen 1 und N 1st. Daa von der Stufe B₀ erzeugte Bit wird jedoch durch die UND-Schaltung 19 gesperrt, da das Bitsynchronislerzeichen ST den Zustand "l" aufweist, wenn die Zähler der Stufe 6 in der Stellung 4 stehen ( liehe B¹Ig,4), Nach einer Anzahl von Rahmen speichert Jede Stufe B_a einen akkumulierten ODBR-Zustand von Abweichungen, die bei dem Zählerstand S einer jeden Rahmenperiode abgetastet worden sind.

Wenn ein HALT-Zeiohen am Ausgang der UND Schaltung 22 aftritt, wird die UND-Schaltung 16 gesperrt und die Information von der Stufe B_n wird durch einen Nullzustand eiaetzt, der in die Stufe B_n . geschoben wird, so dass dieser Nullzustand, wenn er später auf der Stufe B_Q herausgeschoben wird, zusammen mit einer neuen Information einer ODER-Schaltung 12 zugeführt werden kann. In diesem Falle verursachen auch die H zusätzlichen Taktimpulse des Schaltzeichens SHC pro Rahmen, eine Verschiebung der Information des Schieberegisters 18 um H mehr Verschiöbungen,als für eine vollständige Kreisversohlebung notwendig sind. Die Zeiteinstellung ist so getroffen, dass die von den H ganz rechts angeordneten Stufen des Schieberegisters 13 erzeugten Bits ( mit Ausnahme des ersten Bits) zusammen mit H aufeinanderfolgenden Bits des Ausgangszeichens MMP der ODER-Schaltung 12 zugeführt werden. Die resultierenden H Bits werden bei der UND-Schaltung 16 durch Nullen ersetzt.Danach werden diese H Nullen zusammen mit H Bits dee Ausgangszeishen MMP bei H vorher nicht abgetasteten Phasen (Bestellungen innerhalb der Rahmenperiode der Eingangsinformation) der ODER-Schaltung 12 zugeführt. Wenn die Verschiebung aufhört, sind die resultierenden H Bits in den H ganz links angeordneten Stufen des Schieberegisters eingespeichert.

0098 2 5/1833

BAD ORIGINAL

J.M.Clark-1

Dia UND-Sohaltung 22 empfängt drei Elngmngazelohen, daa Bitsynchronlaierzelchen SL von der Entseheidungsstufe 11, das Ausgangszelchsn von der Kippstufe B^ und das Haltezeiohen HT von dar Stufe6, Das Ausgangszeichen SL der Entscheldungsstufe 11 1st eine "l" , wenn die Spannung in der Entscheidungastufe niedriger als die Sehwellspannung l&, und es ist eine "ö", weun die Spannung oberhalb der Sohwellspannung liegt, Es aollte auch vermerkt, dasa am Auegang der Kippstufe B_n eine "1" erzeugt wird, wenn die ODER-Sohaltung 12 duroh eine binäre "l" eine Abweiahung anzeigt. Wenn Irgend elm der Eingangszeichen der UND-Schaltung 22 eine binära 'O" ist, wird also kein HALT- oder Spsrrzaiohen erzeugt, und die Zähler der Stufe 6 zählen ohne Unterbrechung normal weiter, Wenn Jedooh an allen Eingängen der UND-Schaltung 22 eine binäre "l^ft steht, erzeugt die Schaltung an Ihrem Ausgang einen HALT-Iifula , der der Sperrsahaltung 3 augeftlhrt wird und Impulse des Taktgebers 5 unterdrüokt und die Zähler dei¹ Stufe 6 anhält, was ssu einer FhaeenverSchiebung oder Zeitverschiebung um* von dor Stufeö erzeugten Zeitzeichen führt. Wie unten genauer erklärt werden wird,hängt der Betrag der Phasenverschiebung von der Anzahl der gespenteh Taktimpulse ab.

In Flg.3 ist das Verhäliila zwischen dem digitalen Informationazelohen, dem örtliehen Referenzaeichen REP, dem Aubgangszeiohen MMF ( oder dem Auagangszeiohen der ODER-Schaltung 12), den direkt entweder der Kippstufe B_n zugeführten Taktimpulsen (ohne Berücksichtigung ihrer Beziehung zu dem Bitsynchroniaierzeiohen ST und dem Sehieberegisterzeitzeiohen SH) und den bei der Schaltung dieser Kippstufen erzeugten AusgangszeicheAi^a£S3^eaiieen Zeitlagendiagranunen ersieht man, dass das Ausgangssignal MMF zeitlich um einen Taktimpuls vorgertlokt am Ausgang dieser Kippstufen erscheint.

009825/ 1833

- 15 - 19G0/.92

Iv Folp*»ndcn wird dlf> /^neitfcvf ί ro dch in Fig.Γ? ύΡΊψο-

e-\( tue ti f:yplemr für fünf verschiedene typinoho iliii'.«-

tJonen 'lai'frontellt , Fr vrird s*un "wc-clif- der Erklfirunn rn- tt&r,vmm(η, daBB N gleich i' int.

Tr» riffji ist. dar* '-•ttitlagf-nf?iRf^r,rf??His_t für der, Fßll dftrger<U 131 , .'Iftfif dip 'paninw in dpr FntFPhi»iduiifni?tuf^ oberhf<11= 4r>Pchwe] 'ppnnnung 3iegii wrr ?.ur J-rr.rupuni* cir.'ep biTiürt-i; "θ" elP Aurgengsr.elehcn SL der Kiiift'!i(?i(iunRf?Gt-'Jfr- fflh?!= Tn dienern !•al 3 wii^ die UHR- Botialiun^ uimWiHnffip" von (!pm Furi-nno uj^r KijWtiU*t& Bjj Reeprrrt, und ep χήνύ \{φ UMW-Zeiehc-n frpougt, und f'ol>t 1 ίeh wird aucth kein 'fßlctimpulr den ^rJ^!Rkt.|>S)orr " \m- \('VaviM:b, Pie Ytihlor aüv f?t-nir ( rtihlcm nipo

g.i' 5 Ki ein "fit -Jf^f-ndii --rrrtm ith* den FpII omr^ri t Ί.Η , dir npannunr in der Is*⁴ pph«idun'HFt uf t- 1! tmt^rhplb »?or

3npannUTT. liop! , t'odurch clf-n f.-*κ?,β.ϊi[-'rscivhm l'i-. ;:n einet¹ itinHren "I¹' wird, und dpfir·· di^r; fvrrir AMr-rt-iinfr ^inc tii'treinri-immunf- ergibt. In diesen PrIIo xtivtl aufgrun-l der f^-creinr \ irutinrir \fUhrend dee lie] tczeichf nt* HT eiic "π" /οκ Mf-v MrtfblJ/oit Kippstufe Rj abpreßt·Wm, dp« zu e neir ίροιτιτι der Ul-in-PohPliimf Γ?? rtlhvt , und folrlloh wird vm dif^r

koii^ ΤΙΛΤ,Τ· TinpulR ab.orf.(rebc-n. Die "ählor dw ·Γ-"<;πΓβ C !.(Jri-rn dftBhp.1l· norm* 3 N

In Fipr.ö ist' ein £pii lfipendift^riiiiiin f'Ar don <iri t i-f**i FnIi unrgPBiel.lt, dees die Bprnnung in der I'iiteolir dnnrfijtufc unterhalb der SchKellspannung ließt, dass folglich das Auegßngszeiohen EL eine binHre "l" IpI, und,dasρ die orste AV⁺astung eine Abvieichung und die zwei te Abtastung eine Ubereii;Stimmung ergibt. In dieaem Fall gibt es aufgrund der Tntsache, dass die Zeitreichen HT und SH der Ftufe C aufgrund des Ar haltens der Zähler der Stufe 6 länger andauern, einen zusätzlichen Schaltimpuls in den Sohaltzeiohen SHC In anderen Worten, die Zähler verharren in dem Zustand, in den sie unmittelbar

0 0 9 8 2 5/1833 ' "^/-

BAD

- 16 -J.M.Clark-1

vor dem Anhalten Übergegangen sind» und dadureh werden die Zeitzeichen HT und SH Jewell· um die Dauer eines Taktes verlängert. In diesem Falle steht während der Dauer des Haltzeiehens HT an allen Eingängen dar UND-Schaltung 22 eine binare ⁿl",und man muss sloh daran erinnern, dass das Ausgangszeichen der bistabilen Kippstufe B_n um eine Taktdauer vorgerückt 1st. Die UND-Sohaltung wird für die Dauer eines Taktes geöffnet, dass die Erzeugung «ines HALT-Impulses von der Breite einer Taktperiode führt.Die Erzeugung des HALT-Impulses wird abgebrochen» da die überelnstlmmung bei der zweiten Abtastung und die Verstrebung des Ausgangszeichen der Kippstufe B_n um eine Taktperiode zu einer ⁿO" an der UND-Schaltung 22 führt. Dieser HALT-Imuls unterdrückt einen der Taktimpulse« die von dem Taktgeber 3 den Fehlern der Stuf· 6 zugeführt werden. Dadureh wird die Phase oder die Zeitlage der von der Stufe 6 erzeugten Zeitzeichen geUndert.

In Pig.7 1st ein Zeitlagendiagraraa für den vierten VaIl dargestellt» dass die Sannung in der Entseheidungestufe unterhalb der Sohwellspannung liegt» dass somit das Ausgangs· zeichen SL eine binäre "l" 1st» und dass sowohl 41« erste als aueh die zweite Abtastung eine übereinstioaiuiig ergeben. Indlesera Falle werden wlederua aufgrund dea Anhalten* der Zähler der Stufe 6 die Zeitzeichen HT und SH usi 61· Dauer zweier Takte verlhgert» wodurch in dea Schaltzeichen SHC zwei weitere Schaltlapulee zugelassen werden. Somit steht aufgrund der Verachiebung des Auagangszelahen der Kippstufe B_n UBi eine Taktdauer bezuglieh des Auegangazelehens MHF an allen Eingingen der UND-Schaltung 22 eine binare *1* » was zur Erzeugung eines HALT-Xnpulses von der Breite aweier Taktperioden führt» der swel der von dea Taktgeber 3 den BInMrzänlero der Stufe 6 lugeführten Taktlapulee untevdretkt. Die Erzeugung des HALT-Iapulses wird abgebroehen» da dl· dritte Abtastung eine überelnstlaaung ergibt« und die Verschiebung

009825/1833

" min

J.M.Clark-1

des Ausgangszeichens der Kippstufe Bw» um eine Taktperiode eine: "O*¹ am Eingang der UND-Schaltung 22 zur Folge hat.

In Pig.8 let ein ZeitlftgendiagrÄmm für den fünften Fall dargestellt, bei dem die Spannung in der Entsoheidungssfcufe unterhalb der Sehwellßpannung liegt und somit das Auagangszeichen SL eine "binäre "l" ist, und dass die erate Abtastung , die zweite Abtastung und die dritte Abtastung eine Abweichung ergeben,und die vierte Abtastung eine Übereinstimmung. In diesem Fall werden wiederum aufgrund des HALT-Impulses die Zeltselchen HT und SH um die Dauer dreier Taicte verlängert, wodurch drei zusätzliche Schältimpulse in dem Schaltzeichen SHC zugelassen werden, Somit steht aufgrund der Verschiebung des Ausgangszeiehens der Kippstufe Bj, um eine Talctperiode bezüglich des Ausgangszeiehens hr/tP an alljfen Eingängen der UND-Schaltung 22 eine binäre '*!". Dies führt zur Erzeugung eines HALT-Impulses von der Breite dreier Taktperioden am Ausgang der UND-Schaltung 22, der aufgrund der Wirkung der Sperrschaltung 5 drei der von dem Taktgeber 3 den Fehlern der Stufe 6 zugeführte Taktinipulse unterdrückt. Die EHBUgung des H ALT-Impulses wird abgebrochen, da die vierte Abtastung eine Übereinstimmung ergibt, und da die Verschiebung dep Ausgangszeiohene der Kippstufe Β», um einen Takt zu einer binären "0" an der UND-Schaltung 22 führt.

In Fig.9 ist eine Tabelle gezeigt, die den kumulativen Prozess in der ODER-Schaltung 12 darstellt, wenn die UND-Schaltung 19 aufgrund ies Ausbleibens des Bitsynehronimierzeichens ST geöffnet wird. Dieser Tabelle liegt die Annahme zugrunde, dass H * 3 ist, und dass es keinen HALT-Impuls gibt. Wenn das Bitsynchroni^ierzeiohen ST den Wert "l" annimmt, wird der W_ert des Auögangsaeichen« MMF als Bit Null bezeichnet, und die >/erte des Ausgangszeiohen MMF während der nächsten

009825/18 33

J.M>Clark-l

drei Takte v/erden Bit 1, Bit2 und Bit 3 genannt» Da die. UND-Schaltung 19 während der Dauer des Bitsynchronlsler-zeiohens ST gesperrt i3t» hat das erste Bit, das der bistabilen Kippstufe B,, und folglich dem Schistoer-egiätöi⁵ 18 zugeführt wird, den ZiEband des Ausgangsseichens MMP der Antivalenasohalfcung 7 ohne dass es zusammen mit dem Ausgangszeichen des Schieberegisters 18 einer ODER-Schaltung zugeführt wird. Dies ist in der letzten Spalte der» Tabelle der Fig.9 gezeigt, Daa erste Bit (Bit O) an der ODER-Schaltung 12 erseheint in der letzten Stufe B_Q des Schieberegisters l8,und das vierte Bit (Bit 3) der ODER-Schaltung 12 erscheint in. der ersten Stufe Bj, des Schieberegisters IB₄ Die anderen Spalten veranlÄhaulichen den kumulativen Effekt der ODER-Schaltung 12 , wenn die Information untar Steuerung des Schaltzeichens SHC durch die ODER-Schaltung 12 aus dem Schieberegister geschoben wird,

In den Fig.loA bis loC sind weitere Darstellungen der kumulativen Wirkung des Schieberqg.eters 18 gebracht, die den Schlüssel zu der mit dem erfindungsgemassen System erzielten Verkürzung der Zeit für die Rahmensynchronisierung bildet. Das Schieberegister Ib akkumuliert und speichert, wenn K=B istjsowohl die Information von ο Rahmenphasen ₃ die auf die Versuchsweise als "korrekt" angenommene Rahmenphase folgen, als auch den Abtastwert des Ausgangszeichens MMF der Arilvalenzsehaltung 7 durch das Schaltzeichen SHC in der Stufe B„ des Schleberegistars YC für die "korrekte" Rahmenphast- „ Für jede Phase wird die Information gespeiaert, die durch die ODER-Schaltung 12 für alle abgetasteten Abweichungen erzeugt wirdj die anzeigt, ob wenigstens eine Abweichung festgestellt worden ist. Eine Abweichung wird als eine binäre "l" gespeichert, und eine Übereinstimmung als binäre "0^w.

009825/1833

J.MClark-1

Die Abweichungefunktion der versuchsweise als korrekt angenoanenen PhMe und der folgenden N - 8 Phasen kann beispielsweise, wie ·■ in der PIf.loA dargestellt ist« als vorhergehender Raheen bezeichnet werden. Da die erste "O' •Ine übereinstinnung anselgt, gibt es keine Unterbrechung. Di· Einsen und dl· Mullen dieses Beispiels werden gespeichert, und ein· Raheenperiode später der ODER-Schaltung 12 zugeführt, susafflBttn.ttlt deai Ausgangszelohen HMF der Antivalenz-•ohaltung 7 , und dl· Abtastungen in der Stufe B» des Sohle- , beregleterβ 18 zu den entsprechenden Phasen können während des nächsten Rahmens , wie es in der Pig.loA veranschaulicht 1st, al* gegenwartiger Rahmen bezeichnet werden. Wie es in der Pig.loA angezeigt 1st« wird dl· ODER-Punktion dureh die ODER-Schaltung 12 erzeugt. Die ODER-Punktion wird aueh über «11« Stufen Bjj do· Sehlebe reg! st ere 18 und dl· UND-Schaltung 22 zur Steuerung der Sperrsohaltung 5 verwendet. Wenn die anderen Zeltseloken ST, SRC, RT eto. den Zustand "1" aufweisen» verursachen die ersten "1"-Zeionen ein Anhalten der Fehler der "Stufe 6 für die Dauer sweier Taktperioden« wie es in der Flg.loB angedeutet ist, woduroh sie die Phase der Zähler der Stufe 6 ua swei Takte verschieben. Dadureh wird auch verursacht, das· swei in dem Schieberegister 13 zirkulierende Bits auf Hull zurückgesetzt werden, und dass zwei zusätzliche Abtastwerte in das Schieberegister 18 eingeschoben werden. Venn sum z.B. anninet, dass diese beiden Abtastwerte S 8£ff Ziffer 1 sind, kann das Diagramm der Pig.loA in das Dlagrasei der Flg.loB auf gedehnt werden. Die als korrekt angenosewne Phasenlage wird Jetzt von der ersten Spalte zu 4er dritten Spelte (von linke naeh rechte) versohoben, da eier swei Orundtakte breite HALT-Iepuls bedeutet« den· die von den ersten beiden Spelten repräsentierten Phasenlagen vwefen worden sind· linen Rabjsen später wird von der ODKR-Sehaltung 18» die türen die drei Grundfceilen der Flg.loC ver-•neehaullelite OSn-Funktion erzeugt. Zn diese« Fall gibt es

009825/1833

J.M.Clark-1

eine Unterbrechung für die Dauer von fünf Taktperlöden« fünf Bits werden surüekgceetst, und fünf extra Abtuetwerte werden gespeichert* NAn beachte auch, da·· die «rite Unterbrechung durch eine abgetastete Abweichung de· gajm* wKrtlgen Hahnen· verursacht wird, da·· aber die rweite Unterbrechung dureh eine Abtastung verursacht wird« die In dem Schieberegister 16 seit dem vorleteten Rahmen eingespeichert lat* Die guaftttUshe Abtastung dt· Ausgana> selchen· des Schieberegisters 18 ennöglidt eine RedBsierung der Zeit zur Suche der kemkten Phasenlage gegenüber den bekannten Syeteeen auf ein «eohstel der Zeit,wenn M-6 ist.

Man hat featgeetellt» das· dureh die Einfügung des Schieb·* regie tea 18 , die Zeit sur Hsretellung des fljfnohroniiraue, naohden dieser verlorengegangen war, auf einen Wert von 1/(2/n+T) (enplrlsche £kiElehung)der normalerweise eilt den bekannten Rthraaneynohronislersysteeen, die alt eine» verteilten Synchrcmleiercodl^Wwfil^ert werden kamt ι «uainde«t wenn N in Vergleich su der Ancahl der NaehriehtenbltS pro Rahmen klein 1st. -

In Pig41 1st eine digitale Verglelohseinrlehtung dargestellt« die anstelle der Antivalenssehaltung 7 »wieohen den Linien A-A und B-B der Pig«2 verwendet werden kann« davit das erflndungsgenKsee BfnohronleleraysteM alt dem gebündelten Srnonroniaieroode betrieben werden kann. Wie oben ang«n«i»en_# soll sun Zwecke der Erklärung der gebündelte Byneronlsleroode . das Muster 101101 aufweisen. Aufeinanderfolgende Bits de· InforrnatlonsEeiehen· werden in ein seehsstuflfes flohiebregister 2k eingesohoben, dessen Stufen jeweil» s.B. eine bistabile Kippstufe uefassen. Der geeignete "1^M - oder "o" -Ausgang einer jeden Kippstufe des 8ehlebei»egletera 84 |tt* wie die Zeichnung !«igt, alt einer tJKD-Schaltung 25 verbunden.

009825/1833

BAD ORIGINAL

- *i - 1960A92

J.M.Clark-1

da«it dft« angenommene gebündelt· Codemuster wieder identifiziert werden kann. Der UND-Sohaltung 25 wird safe das Referenzieiohen REP von der Stufe 6 zugeführt, das in diesem Ausführungibtsspiel eine Reohteokswelle mit einer Pr·- quenz von 8 kHz sein kann« deren Phasenlage so eingestellt 1st, dass sie In dem Zustand "1" ist« wenn der Synehronisleroode vorliegen »Ute. '.Wenn eine "1" an allen Eingängen der UND-Sohaltung 25 anliegt« liegt eine Übereinstimmung vor« ind am Ausgsmg der UND-Sohaltung 25 wird eine "l" abgegeben» Wenn an Irgend einem Eingang der UND-S oh Aung 25 eine "0" liegt« liegt eine Abweiohung vor, und am fusgang der UND-Sohaltung 25 wird eine "0ⁿ abgegeben. Diese Ausgangszelehen der UND-Schaltung 23 sind Jedoeh den AN-f orderungen der Punktion MMP von der AntluLenzsoMtung 7 entgegengesetzt« bei der eine Übereinstimmung duroh eine "0" und eine Abweiohung duroh eine "lⁿ dargestellt 1st. Um diese Umkehrung zu überwinden, 1st das Ausgangsseiohen der UND-Schaltung 25 mit einer Inverterstufe 26 verbunden« damit am Ausgagg der digitalen Vergleioheeinriohtung der Pig.13 ein MMP-Zelohen erzeugt wird« das dl« glelohe Dir* stellung wie das Ausgangszelehen HMP der Antivalenzsohaltung 7 der Pig.h hat. Der Übrige Teil der Anordnung der Pig*2 arbeitet so« wie es oben beschrieben wurde.

Die Verwendung des Systems der Pig.2 zueejssen alt der digitalen Vergleiohseinriohtung der Fig.11 liefert lsi Verwendung eines gebündelten Synohroniaieroodee eine Verringerung der Suohzelt relativ zu der mit den bekannten Systemen erforderlichen Suohzeit« aber diese Reduzierung der Suohzeit scheint nicht so gross zu sein, wie sie mit dem System der Hg.4 für einen verteilten Synehronlslereode erzielt wird.

009825/1833

SAD ORIQfNAL

- 22 - ·' .' . : J.M.Clark-l

In Pig. 12 ist eine digitale Vergleichs einrichtung dargestellt, die anstelle der Antivalenzschaltung 7 der Fig.4 zwischen den Linien A-A und B-B verwendet werden kann', wodurch es enaög-. licht wird, bei dem erfindungsgemässen Synchronisierverfahren den kombinierten gebündelten und verteilten Synchronis^ercode zu verwenden. Wie es oben angenommen wurde, soll zum Zweck der Erklärung dieser kombinierte Synchronisiercode in einem Rahmen des zwei Rahmen umfassenden Vielfachrahraens das Muster "■ 101 lol und in dem anderen Rahmen das Muster 010010 haben» Aufeinanderfolgende Bits des Informationszeichens werden in ; ein sechsstufiges Schieberegister 27 geschoben, deren Stufen jeweils z.B. eine bistabile Kippstufe umfasst. Wie aus der Pig. 14 hervorgeht, ist der geeigiete ¹¹J" bzw. "0" Ausgang jefc der Kippstufe des Schieberegisters 27 mit einer UND-Schaltung 28 verbunden, damit das angenommene Codemuster 101101 wieder _ identifiziert ve?den kann, und der geeignete "l¹¹ bzw. "0° Ausgang jeder Kippstufe des Register 27 ist mit einer UND-Schaltung 29 verbunden, damit das angenommene Codemuster 010010 wieder identifiziert werden kann. Ein Ausgangszeichen ■"1" von der UND-Schaltung 28 zeigt an, dass der Code 101101 identifiziert worden ist, während .ein Ausgangszeichen "l* von der UND-Schaltung 29 anzeigt«.dass der Code 010010 identifiziert worden ist. Ein Eingang einer UND-Schaltung 3σ ist mit dem Ausgang der UND-Schaltung 28 verbunden, und der andere Eingang der UND-Schaltung 3o empfängt das Referenszeichen REP direkt von der Stufe 6 , das in diesem Beispiel eine Rechtskwelle mit einer Frequenz von k kHz ist, deren· Phasenlage so eingestellt ist, dass sie den Zustand "l" annimmt, wenn ein einem Rahmen des zwei Rahmen umfasserien Vielfachrahmens der Synchronisiercode 101101 vorliegen sollte. Ein Eingang einer UND-Schaltung.31 ist mit dem Ausgang der UND-Schaltung 29 verbunden, und dar andere Eingang dar UND- ^/ Schaltung 31 empfängt von der Stufe 6 das Referenzzeichen REF über eine Inverterstufe 32, die bewirkt, dass das Referenzzeichen REP den Zustand "l" zu der Zeit annimmt, wenn in dem anderen Rahmen des Vielfachrahmens der Synchronisiercode QlOOlO vorliegen sollte. Die Ausgänge der UND-Schaltungen 3o und 31 sind mit einer ODER-Schaltung 33 verbunden. Wenn das

009825/1833

t *

rf r - r -

J.M.Clark-1

Referenzzeiohen REF den Zustand "O¹¹ annimmt, gibt eine Inverteratufe 32 eine "l" ab> wodurch der Zustand der UND-Schaltung 29 am Ausgang'der UND-Schaltung 31 erscheinen kann, und der Ausgang der UND-Schaltung 30 gibt eine "0" ab, dwodurch der Zustand der UND-Schaltung 31 , der gleich dem Zustand der UND/ Sohaltung 29 ist', am Ausgang der ODER-Schaltung 33 erscheinen kann. Wenn das Referenzzelohen REF Jedoch den Zustand ¹¹I" an- , nimmt, so erscheint der Zustand der UND-Schaltung 28 am Ausgang der UND-Schaltung 3o, und die Inverterstufe 32 gibt eine ^H0^H ab und verursacht dadurch eine ¹¹O" am Ausgang der UND-Schaltung 31, wodurch der Zustand der UND-Schaltung 31 » der gleioh dem Zustand der UND-Schaltung 28 1st, am Ausjang&r ODER-Schaltung 33 trttitlnen kann* Somit wird durch den Zustand

des Refexsizzelohens REF bestimmt, ob der Zustand der UND-Schaltung 29 (bzw* der UND-Schaltung 28) am Ausgang der ODER-Schaltung 33 erscheint. Da die Ausgänge der UND-Schaltungen £8 und 29 eine Übereinstimmung der Eingangsinformation und der 'Zugeordnenten Code zeigen (bei "l") bzw.

eine Abweichung (bei ¹¹O") zeigt auch das Ausgangszeichen der ODER-Schaltung 33 aufgrund des Zustande des Referenzzelohen* REF eine Übereinstimmung bzw. eine Abweichung der Eingangsinformation von dem ausgewählten Code an. ES soll vermekrt werden, dass das Ausgangsreicheη der ODER-Schaltung 33 invers su der Funktion MHF der Antivalonzschaltuftg 7 ist« bei der eine Übereinstimmung durch eine "0" und eine Abweichung durch eine ¹¹I" dargesteilest. Um diese Inversion zu Überwanden, wird das Ausgangszeichen der ODER-Schaltung 33 einer Inverterstufe 34 zugeführt, damit am Ausgang der digitalen Vergleiohselnrichtung der Flg. 14 ein Zeiohen .MMF erzeugt wird, dessen Darstellung Identisch zu der Darstellung des Ausgangszeichens MMF der Antivalenzschaltung 7 der Fig5- ist* Die übrige Anordnung der Fig2. arbeitet deshalb genauso wie es oben beschrieben wurde.

009825/1833

J.M.Clark-1

Wird bei dem Verfahren gemäss der Pig.2 die digitale Vergleicheeinrichtung der Pig. 12 verwendet, so kann bei Verwendung eines kombinierten gebündelten und verteilten Synchronisiercodee eine Redzierung der Suchzeit gegenüber der Suchzeit bei den entsprechenden bekannten Verfahren erzielt werden, deren Grössenordhung zumindest in einigen Fällen gleich der mit dem Ver fahren gemäss der Fig.2· unter Verwendung eines verteilten Synchronisiereodes erzielten Grössenordnung ist.

4 Patentansprüche,

9 Bl.Zeichnungen., 12 Fig.

009825/183 3

Claims (3)

1. - 25 -J.M.Clark-1

   ratchtanaprttaho

   Syit·« eur RsJiaenaynshroniaierung van mit finer vorgegebenen Taktfrequenz empfangenen binären Information»!·Ιο hen, di· einen Synehjtnisierantell enthalten, unter Verwendung einer ersten Stufe, die ein örtliche« Referenzzeichen und versshiedene Zeitzeichen erzeugt, dadureh ge« kennzeichnet.da«a mit Hilfe einer digitalen Vergleisha-■ohaltung (7) einzelne Bits bzw, Felgen von Bita der Informatienszeichen alt dem Raferenzzeichen vergiiehen werden und jedesmal ein Auagangazeiethen (MMF) erzeugt wird undj daaa mit Hilfe einer Intsaheldungaanordnung (11, 16 bla 22) , die auf den gegenwärtigen Zuatand und zuaHtzlieh auf N ( N^ 1, ganszahlig) verhergehende Zustände des Ausgangazeiehena (MMF) ansprioht, ein Staierselahen (HALT) erzeugt wird, das bei fehlenden Synchronismus eine Verschiebung der Zeitlagen der von der ersten Stufe (3,5,6) erzeugten Zeitzeiohen (ST, SH, HT) verursacht, woraufhin daa nüohste auftretende Bit bzw. die sit diesem Bit susammenhMnginde Folge von Bits mit den Refernzseiehen (RKP) verglichen wird.
2. 2. Schaltungsanordnung nash Anspruch 1, dadureh gekennzeichnet. dass die erste ßtufe einen Taktgeber (3), eine BlnMrzKhler- und logisehe Deooderstufe (6) und eine ait den Taktgeber (3) und Mit der Binärzähler- und logiaehen Deeoderatufe (6) verbundene Sperrashaltung (5) umfasst.
3. 3. Sohaltungsanerdnung nach Anspruch 1 oder 2, dadureh gekennzeichnet . dass die Vergleiehaatafe eine Antivalenzsehaltung

   (7) iat.

   00982 5/1833

   J.M.Clark-1

   k. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch akennzelthnet. dass die Int sehe liingsanordnung (11,16 bis 22) eine alt der Vergleichsschaltung (7) verbundene, eine Entseheidungsetufe bildende, Integrationsatufe (11) umfasst und ein Schieberegister (18), dessen Ausgang mit einem Eingang einer ODER-Schaltung (12) gekoppelt 1st, deren anderer Eingang mit dem Ausgang der Antivaisnzsehaltung (7) gekoppelt 1st, und eine UND-Schaltung (22), deren Eingänge mit der Entseheidungsstufe (11) der ersten Stufe (B_n) des Sthlebes-egisters (18) bzw. mit der BinärsMhler- und logischen Deeoderstuf· (6) gekoppelt sind.

   009825/1833