DE19546175A1

DE19546175A1 - Verwürflungssystem für serielle digitale Videosignale

Info

Publication number: DE19546175A1
Application number: DE19546175A
Authority: DE
Inventors: David L Hershberger
Original assignee: Grass Valley Group Inc
Current assignee: Grass Valley Group Inc
Priority date: 1994-12-12
Filing date: 1995-12-11
Publication date: 1996-11-14
Also published as: GB2296168B; JP2905966B2; GB2296168A; JPH08251570A; GB9524668D0; US5561714A

Description

Die vorliegende Erfindung betrifft die Übertragung serieller digitaler Videosignale, und insbesondere ein Verwürflungssy stem ("Scrambling-System") für serielle digitale Videosignale, welches die Erzeugung gestörter serieller digitaler Signale verhindert, indem das niedrigstwertige Bit bestimmter Video wörter nur dann mit einem Zittersignal ("Dither") versehen wird, wenn ansonsten das gestörte serielle digitale Signal auftreten würde.

Der Standard für die Übertragung serieller digitaler Videosi gnale (in den U.S.A.) ist der Standard 259M der amerikanischen Gesellschaft der Film- und Fernseh-Techniker (Society of Mo tion Picture and Television Engineers, SMPTE). Dieser Standard legt die Verwendung eines 9 Bit Verwürflers fest, gefolgt von einer Umwandlung von ohne Rückkehr zu Null (NRZ) in ohne Rückkehr zu Null invertiert (NRZI).

Es gibt zwei Klassen von Verwürflungssystemen: synchronisierte und selbstsynchronisierte. Ein synchronisiertes Verwürflungs- und Entwürflungssystem enthält ein Paar Generatoren von Pseu dozufallssequenzen, einen am Transmitterende und den anderen am Empfängerende. Diese Generatoren von Pseudozufallssequenzen müssen periodisch initialisiert oder zurückgesetzt werden, damit sie bezüglich der übertragenen Daten dieselbe Sequenz erzeugen.

Ein selbstsynchronisiertes Verwürflungs- und Entwürflungssy stem verfügt über keinen separaten Generator von Pseudozu fallssequenzen. Vielmehr verlaufen die übertragenen Daten selbst durch ein lineares Rückkopplungs-Schieberegister. Selbstsynchronisierte Verwürflungs- und Entwürflungssysteme haben den Vorteil, daß sie nicht initialisiert oder periodisch zurückgesetzt werden müssen. Das selbstsynchronisierte Ver würflungssystem arbeitet mit Rückkopplung, und das selbstsyn chronisierte Entwürflungssystem arbeitet mit Mitkopplung. Die Schieberegister in dem Verwürflungs- und dem Entwürflungssy stem enthalten dieselben Daten, obwohl die Daten des Entwürf lungssystems zeitverzögert sind. Sobald sich die Register in gefüllt haben, wird das Verwürflungs- und Entwürflungssystem synchronisiert und die empfangenen Daten sind gültig. Der Standard SMPTE 259M verwendet ein selbstsynchronisiertes Ver würflungssystem.

Zwar verfügen selbstsynchronisierte Verwürflungssysteme über den Vorteil, daß keine Synchronisation erforderlich ist; sie haben jedoch auch einen schwerwiegenden Nachteil: gestörte Signale. Gestörte Signale sind in der Veröffentlichung mit dem Titel "Pathological Check Codes for Serial Digital Interface Systems" von Takeo Eguchi, welche in der Ausgabe des "The SMPTE Journal" von August 1992 erschienen ist. Bestimmte voll kommen zulässige Komponentenvideo-Eingangssignale, beispiels weise kontrastlose Farbhalbbilder, erzeugen einige Bit-Sequen zen, die ein ziemlich unverwürfeltes Erscheinungsbild haben. Es ist möglich, lange Folgen aufeinanderfolgender "Einsen" oder "Nullen" mit sehr wenigen Übergängen zu erzeugen. Es ist ebenfalls möglich, äußerst lange Perioden mit hochgradig ein seitigen Verteilungen von "Einsen" und "Nullen" zu erzeugen, was eine große niederfrequente Komponente zur Folge hat. Die von Eguchi beschriebenen gestörten Signale enthalten eine sich wiederholende Sequenz von zwanzig "Einsen", gefolgt von zwan zig "Nullen", und eine weitere, die aus neunzehn "Nullen" und einer "Eins" besteht. Diese Muster können sich über den gesam ten aktiven Videoteil einer Videozeile wiederholen.

Bei einem synchronisierten Verwürflungssystem ist es möglich, eine Datensequenz zu erfinden, die bei Faltung mit der Ver würflungssequenz lange Folgen desselben Symbols und wenig Übergänge erzeugt. Bei einem gut ausgelegten System ist eine derartige Sequenz äußerst unwahrscheinlich und die Wahrschein lichkeit ihres Auftretens ist im allgemeinen ignorierbar, da die Datensequenz an sich Pseudozufallscharakter hat, aber sehr lang ist und daher verschwindend unwahrscheinlich. Bei dem selbstsynchronisierten Verwürfler jedoch sind die Datensequen zen, die sich wiederholende Muster mit sehr wenig Übergängen erzeugen, nicht pseudozufällig, sondern stellen vielmehr kon trastlose Farbhalbbilder dar, wie sie von Graphikgeneratoren erzeugt werden könnten. Daher ist die Wahrscheinlichkeit, daß derartige "gestörte" Signale tatsächlich während der normalen Verwendung des Systems auftreten könnten, groß und kann nicht ignoriert werden.

Als Ergebnis wird der Auslegung, Herstellung und dem Testen von Kabelequalizern und analogen phasengesperrten Schleifen, wie sie bei seriellen digitalen Videosignalen verwendet wer den, größte Aufmerksamkeit gewidmet. Die Auslegung, Einstel lung und der Betrieb dieser Schaltungen ist ziemlich kritisch aufgrund der Möglichkeit des Auftretens von gestörten Signa len. Gestörte Signale sind somit das unglückliche Ergebnis der Auswahl einer selbstsynchronisierten Verwürflungsarchitektur. Aufgrund des Vorhandenseins einer Vielzahl von Geräten ist es nicht zweckmäßig, eine imkompatible architektonische Verände rung an dem Verwürflungsalgorithmus gemäß SMPTE 259M vorzuneh men.

Es wird daher ein Verwürflungssystem für serielle digitale Videosignale gewünscht, welches mit der aktuellen selbstsyn chronisierten Schaltungsarchitektur kompatibel ist und gleich zeitig durch gestörte Signale hervorgerufene Probleme elimi niert.

Dementsprechend stellt die vorliegende Erfindung einen Ver würfler für serielle digitale Videosignale zur Verfügung, der dem niedrigstwertigen Bit ausgewählter Videowörter unter be stimmten Bedingungen ein Zittersignal hinzufügt. Die Ausgangs signale des seriellen digitalen Video-Verwürflers vor und nach der NRZI-Codierung werden einem Paar von Auf-/Abwärts-Zählern eingegeben, von denen einer asymmetrisch ist, um bestimmte statistische Werte über das serielle digitale Videosignal zu bestimmen, die auf das Vorhandensein eines gestörten Signals schließen lassen. Wenn ein gestörtes Signal erfaßt wird, indem ein Ausgangssignal des Erreichens eines Endwerts des Zählers von einem der Auf-/Abwärts-Zähler auf dieses hinweist, dann wird eine Zittersignalschaltung freigegeben. Die Zittersignal schaltung enthält einen Pseudozufallsgenerator, der ein Zit tersignal erzeugt. Das Zittersignal wird mit dem niedrigstwer tigen Bit ausgewählter Videowörter kombiniert, wenn es durch das Ausgangssignal des Erreichens eines Zähl-Endwerts von den Auf-/Abwärts-Zählern freigegeben wird. Folglich tritt das Zit tersignal nur dann auf, wenn ein gestörtes Signal erfaßt wird. Am Empfängerende entfernt ein komplementärer digitaler Video- Entwürfler das Zittersignal, um wieder das ursprüngliche digi tale Videosignal zu erhalten.

Die Aufgaben, Vorteile sowie weitere neuartige Merkmale der vorliegenden Erfindung ergeben sich aus der nachstehenden de taillierten Beschreibung in Verbindung mit den beigefügten Ansprüchen und Zeichnungen.

Es zeigen:

Fig. 1 eine Blockschaltbilddarstellung eines seriellen Ver würflers für serielle digitale Videosignale gemäß vorliegender Erfindung;

Fig. 2 eine Blockschaltbilddarstellung eines seriellen Ent würflers für serielle digitale Videosignale gemäß vorliegender Erfindung;

Fig. 3 eine Blockschaltbilddarstellung eines parallelen Verwürflers für serielle digitale Videosignale gemäß vorliegender Erfindung;

Fig. 4 eine Blockschaltbilddarstellung eines parallelen Entwürflers für serielle digitale Videosignale gemäß vorliegender Erfindung.

Wie in Fig. 1 gezeigt, enthält ein herkömmlicher Verwürfler 10, wie durch SMPTE 259M definiert, eine Reihe von neun in Reihe geschalteten D-Flipflops 12. Ein eingangsseitiges Exklu siv-ODER-Glied 14 hat als ein Eingangssignal ein serielles digitales Video-Eingangssignal, und sein Ausgangssignal wird an den Eingang der neun D-Flipflops 12 geschaltet. Das Aus gangssignal des letzten der neun D-Flipflops 12 ist ein ver würfeltes Signal, welches anschließend von einem NRZ-zu-NRZI- Umwandler, der ein Exklusiv-ODER-Glied 18 und ein Ausgangsre gister 19 enthält, verarbeitet wird, ehe es übertragen wird, um ein verwürfeltes Ausgangssignal zu erzeugen. Das Ausgangs signal des letzten D-Flipflops 12 wird ebenfalls einem Ver würflungs-Exklusiv-ODER-Glied 16 eingegeben, dessen anderer Eingang vom Ausgang des fünften D-Flipflops der Reihenschal tung genommen wird. Das Ausgangssignal des Verwürflungs-Exklu siv-ODER-Glieds 16 ist das andere Eingangssignal an das ein gangsseitige Exklusiv-ODER-Glied 14. Das serielle digitale Videosignal vom eingangsseitigen Exklusiv-ODER-Glied 14 wird durch ein Systemtaktsignal CLK durch den Verwürfler 10 hin durchgetaktet.

Am Eingang des Verwürflers 10 ist eine Detektor/Zittersignal- Schaltung 20 eingefügt. Die Detektor/Zittersignal-Schaltung 20 enthält ein Exklusiv-ODER-Glied 22, an das das eingegebene serielle digitale Videosignal als ein Eingangssignal angelegt wird. Das Ausgangssignal des Exklusiv-ODER-Glieds 22 wird als Eingangssignal an das eingangsseitige Exklusiv-ODER-Glied 14 des Verwürflers 10 gelegt. Das verwürfelte Ausgangssignal des eingangsseitigen Exklusiv-ODER-Glieds 14 wird auch an den Ein gang eines asymmetrischen und sättigenden Auf-/Abwärts-Zählers 24 gelegt. Der asymmetrische Auf-/Abwärts-Zähler 24 wird von dem Systemtakt CLK getaktet und am Anfang einer jeden aktiven Videozeile zurückgesetzt. Bei Komponentenvideo ist das Rück setzsignal der Start des Aktiven Video-Signals SAV. Das Aus gangssignal TC des Erreichens eines Zähl-Endwerts des asymme trischen Auf-/Abwärts-Zählers 24 wird als Freigabesignal über ein ODER-Glied 27 an ein UND-Glied 26 angelegt. Ähnlich über wacht ein modifizierter und sättigender Vorwärts/Rückwärts- Zähler 25 das verwürfelte Ausgangssignal von dem NRZ-zu-NRZI- Umwandler am Ausgang des Registers 19. Der modifizierte Auf-/Abwärts- Zähler 25 ist derart modifiziert, daß er im Fall von Komponentenvideo durch den SAV auf die Hälfte seiner maximalen Zählung initialisiert wird. Der modifizierte Auf-/Abwärts-Zäh ler 25 zählt bei Übertragung einer "Eins" durch das Ausgangs register 19 hoch, und bei Übertragung einer "Null" nach unten. Außerdem zählt der modifizierte Auf-/Abwärts-Zähler 25 peri odisch um einen zusätzlichen Betrag rückwärts, wenn seine Zäh lung größer als die Hälfte seiner maximalen Zählung ist, und er zählt periodisch um einen zusätzlichen Betrag hoch, wenn seine Zählung weniger als die Hälfte seiner maximalen Zählung ist. Jedesmal, wenn der modifizierte Aufwärts/Abwärts-Zähler 25 entweder seine minimale oder seine maximale Zählung er reicht, ist er bei dieser Zählung gesättigt und das Aus gangssignal TC wird freigegeben und als Eingangssignal an das ODER-Glied 27 gelegt. Der modifizierte Auf-/Abwärts-Zähler 25 überwacht somit die relative Verteilung von "Einsen" gegenüber "Nullen". Ist diese Verteilung unsymmetrisch, dann läßt das Ausgangssignal TC über das ODER-Glied 27 zu, daß entweder der asymmetrische Zähler 24 oder der modifizierte Zähler 25 das Zittersignal über das UND-Glied 28 freigeben.

Ein zweiter Freigabeeingang an das UND-Glied 26 ist ein nied rigstwertiges Bit-Signal CLSB von einem ausgewählten Video wort, beispielsweise jedes Chrominanzdatenwort, d. h. jedes zweite Datenwort. Wenn das UND-Glied 28 durch TC vom ODER- Glied 27 und CLSB freigegeben wird, wird das Ausgangssignal eines Pseudozufallsrausch-Generators (PSRN) 26 durch das UND- Glied an den anderen Eingang des Exklusiv-ODER-Glieds 22 ge leitet, wo es mit dem niedrigstwertigen Bit des ausgewählten Videowortes im eingegebenen seriellen digitalen Videosignal kombiniert wird. Der PSRN 26 wird periodisch mit einer Halb- oder Vollbildrate durch ein Rücksetzsignal FR initialisiert. Die Rücksetzsignale FR und SAV sowie das CLSB-Signal werden vom eingegebenen seriellen digitalen Videosignal abgeleitet.

Die meiste Zeit erzeugt dieser verbesserte Verwürfler ein Aus gangssignal, das mit demjenigen des existierenden Verwürflers 10 gemäß SMPTE 259M identisch ist, da das UND-Glied 28 durch den Zähl-Endwert von einem der beiden Auf-/Abwärts-Zähler 24, 25 nicht freigegeben wird, so daß das eingegebene serielle digitale Videosignal durch das Exklusiv-ODER-Glied 22 hindurch an den Eingang des eingangsseitigen Exklusiv-ODER-Glieds 14 des Verwürflers übertragen wird. Wenn jedoch der Verwürfler 10 nicht die gewünschten statistischen Werte erzeugt, eine durch schnittliche Übergangsdichte (Anzahl der Übergänge geteilt durch die Anzahl von Bits) von ungefähr 50% und eine "Einser"- Dichte von ungefähr 50%, dann beginnt der verbesserte Verwürf ler die niedrigstwertigen Bits ausgewählter Videowörter mit einem Zittersignal zu versehen, unter der Annahme, daß die eingegebenen Daten einen sich wiederholenden Wert darstellen, der die Ausgangsstatistik des Verwürflers negativ beeinflußt. Durch das Zittersignal der niedrigstwertigen Bits wird ein Zufallselement eingeführt, und nur ein Bit reicht aus, um den Verwürfler aus seinem sich wiederholenden Muster schlechter Statistik zu werfen. Im Fall von Komponentenvideo sind die für das Zittersignal der niedrigstwertigen Bits ausgewählten Vi deowörter Chrominanzwörter, d. h. jedes zweite Datenwort, was eine maximale Unsichtbarkeit auf einem Bildmonitor ergibt. Aus Gründen der Einfachheit werden dieselben abwechselnden Wörter in zusammengesetzten Systemen mit einem Zittersignal versehen. Wenn die resultierenden Signale auf digitalem Videoband aufge zeichnet werden, werden die zwei niedrigstwertigen Bits im allgemeinen ohnehin abgeschnitten, da die große Mehrheit von Videorekordern nur 8 Bit erfassen können, wohingegen serielle digitale Videosignale 10 Bit haben.

Die problematischen gestörten Videosignale werden von kon trastlosen Farbhalbbild-Hintergründen zu äußerst unwahrschein lichen Pseudozufallsdatenmustern umgewandelt, deren Wahr scheinlichkeit, im Gegensatz zu kontrastlosen Farb-Hintergrün den, ohne weiteres ignoriert werden kann. Da das Chrominanz- Zittersignal des niedrigstwertigen Bits auf einem Anzeigebild schirm unsichtbar ist - da geringe Chrominanzänderungen weni ger sichtbar sind als Luminanzänderungen - und das Zittersi gnal äußerst selten auftritt, ist der Zittersignal-Verwürfler mit dem Entwürfler gemäß SMPTE 259M kompatibel.

Um das Erfordernis der Beaufschlagung des niedrigstwertigen Bits mit einem Zittersignal zu bestimmen, zählt der asymmetri sche Auf-/Abwärts-Zähler 24 jedesmal dann um Eins hoch, wenn der Verwürfler eine "Null" erzeugt, und er zählt jedesmal dann um eine größere Zahl nach unten, wenn eine "Eins" erzeugt wird. Die "Eins" wird später von dem NRZ-zu-NRZI-Umwandler 18, 19 in einen Übergang umgewandelt. Die "Null" wird zu keinem Übergang umgewandelt. An diesem Punkt vor der NRZI-Umwandlung ist ein Überwiegen von "Nullen" unerwünscht. Wenn der asymme trische Auf-/Abwärts-Zähler 24 einen seiner Zähl-Endwerte er reicht, nur "Nullen" oder nur "Einsen", ist er gesättigt. So mit veranlaßt ein Überwiegen von "Nullen" für eine Zeitperiode den asymmetrischen Auf-/Abwärts-Zähler 24 dazu, auf seinen Maximalwert hochzuzählen, während wünschenswerte statistische Werte - eine "Einsen"-Dichte von ungefähr 50% - den Zähler veranlaßt, auf oder nahe seiner minimalen Zählung zu bleiben. Wenn der asymmetrische Auf-/Abwärts-Zähler 24 seine maximale Zählung erreicht, gibt das Signal TC das UND-Glied 28 über das ODER-Glied 27 zur Zittersignalbeaufschlagung frei, bis der Zähler auf einen geringeren Wert zurückzählt. Die Länge des asymmetrischen Auf-/Abwärts-Zähler 24 bestimmt, wie lange der Verwürfler wartet, bis er das Zittersignal für die niedrigst wertigen Bits freigibt. Die Asymmetrie, d. h. Runterzählwert gegenüber Hochzählwert, bestimmt, welche Dichte an "Nullen" toleriert wird.

Der verbesserte Entwürfler geht vom existierenden Entwürfler 10′ gemäß SMPTE 259M aus, so daß die verwürfelten Daten und daher die Statistik der verwürfelten Daten am Empfänger die selben sind wie am Transmitter. Wie in Fig. 2 gezeigt, werden daher am Entwürfler 10′ dieselben Auf-/Abwärts-Zähler 24′, 25′ in einer Detektor/Zittersignal-Schaltung 20′ verwendet, um zu entscheiden, ob am Verwürfler das Zittersignal für die nied rigstwertigen Bits freigegeben würde. Dieselben Komponenten PSRN 26′, UND-Glied 28′ und ODER-Glied 27′ werden ebenfalls verwendet. Wie beim Verwürfler werden die Zeitsteuersignale, Halbbild/Vollbild-Rücksetzsignal FR, CLSB-Gatter und SAV von dem seriellen digitalen Video-Ausgangssignal abgeleitet.

Eine Einrichtung zur Identifizierung des Verwürflungsverfah rens für das Empfängergerät wird empfohlen. Diese Identifizie rung kann durch die Übertragung von zusätzlichen Daten erfol gen. Anstelle der Erzeugung eines separaten zusätzlichen Da tenpakets zur Identifizierung der Verwürflung ist es wirt schaftlicher, ein oder mehrere nicht zugeordnete Wörter im Fehlerdatenverarbeitungs-Paket (Error Data Handling Packet, EDH) zu verwenden (SMPTE-Empfehlung RP165). Selbst, wenn der Empfänger nicht weiß, ob ein Zittersignal für die niedrigst wertigen Bits freigegeben wurde, ergibt sich dennoch keine sichtbare Veränderung auf einem Bildmonitor, wenn ein Zitter signal für die niedrigstwertigen Bits am Empfänger, aber nicht am Transmitter angelegt wird.

Die Erfindung ist voranstehend als Realisierung in der seriel len Ebene beschrieben. Der verbesserte Verwürfler und Entwürf ler kann jedoch ebenso auf paralleler Ebene implementiert wer den, wie es in den Fig. 3 und 4 gezeigt ist. Um die Auslegung von seriell zu parallel zu ändern, wird eine neue Zustandsma schine für jede Funktion ausgelegt, die ein paralleles Aus gangssignal in einem einzigen parallelen Taktzyklus PCLK er zeugt, das dem seriellen Ausgangssignal der seriellen Ausle gung nach 10 seriellen Taktzyklen entspricht. Die parallelen digitalen Wörter werden nicht in serielle Form umgewandelt, sondern vielmehr direkt einer Verwürfler-Zustandsmaschine 30 eingegeben, wobei das niedrigstwertige Bit über das Exklusiv- ODER-Glied 22 eingegeben wird. Das Ausgangssignal der Verwürf ler-Zustandsmaschine 30 ist das parallele Äquivalent des Aus gangssignals des letzten D-Flipflops 12 in der seriellen Aus legungsform. Das Ausgangssignal der Verwürfler-Zustandsmaschi ne 30 wird einer NRZI-Codier-Zustandsmaschine 32 eingegeben, deren Ausgangssignal das parallele Äquivalent zum Ausgangssi gnal des Ausgangsregisters 19 der seriellen Auslegungsform ist, und auch einem parallelen asymmetrischen Auf-/Abwärts- Zähler 34. Der parallele asymmetrische Auf-/Abwärts-Zähler 34 führt dieselbe Funktion aus wie sein Zähler-Gegenstück 24 in der seriellen Auslegungsform. Ebenso wird das Ausgangssignal der NRZI-Codier-Zustandsmaschine 32 einem parallelen modifi zierten Auf-/Abwärts-Zähler 36 eingegeben, der wiederum wie sein Zähler-Gegenstück 25 in der seriellen Auslegungsform fun giert.

Somit stellt die vorliegende Erfindung einen Verwürfler/Ent würfler für serielle digitale Videosignale zur Verfügung, der die Erzeugung von gestörten seriellen digitalen Signalen aus kontrastlosen Farbhalbbildern verhindert, indem er unter Ver wendung eines Paares von Auf-/Abwärts-Zählern zur Ermittlung der statistischen Werte des seriellen digitalen Videosignals dem niedrigstwertigen Bit bestimmter Videowörter nur dann mit einem Zittersignal versieht, wenn ansonsten derartige Störzu stände auftreten würden.

Claims

1. Verbesserter Verwürfler für serielle digitale Videosigna le des Typs mit einer Verwürflerstufe (30) zum Empfangen eines eingegebenen seriellen digitalen Videosignals und zum Bereitstellen eines verwürfelten seriellen digitalen Videosignals und einem NRZ-zu-NRZI-Codierer (32), um ein verwürfeltes serielles digitales Video-Ausgangssignal aus dem verwürfelten seriellen digitalen Videosignal zu er zeugen, wobei die Verbesserung eine Detektor/Zittersi gnal-Schaltung (20) umfaßt, um anhand des verwürfelten seriellen digitalen Videosignals und des ausgegebenen verwürfelten seriellen digitalen Videosignals festzustel len, wenn unerwünschte statistische Werte aufgrund des eingegebenen seriellen digitalen Videosignals vorliegen, um ein Zittersignal-Freigabesignal zu erzeugen, und zum Hinzufügen eines Zittersignals zum niedrigstwertigen Bit ausgewählter Videowörter innerhalb des eingegebenen se riellen digitalen Videosignals, wenn das Zittersignal- Freigabesignal auftritt.

2. Verbesserter Verwürfler nach Anspruch 1, dadurch gekenn zeichnet, daß die Detektor/Zittersignal-Schaltung folgen des umfaßt:
einen asymmetrischen Auf-/Abwärts-Zähler (24), der so ge schaltet ist, daß er die "Einsen" und "Nullen" im verwür felten seriellen digitalen Videosignal zählt, um das Zit tersignal-Freigabesignal zu erzeugen, wenn ein maximaler Zähl-Endwert erreicht ist, die eine Übergangsdichte dar stellt, welche unter einem vorbestimmten Wert liegt; und eine Vorrichtung (22; 26-28) zum Einfügen einer Zittersi gnalbits in das niedrigstwertige Bit ausgewählter Video wörter des eingegebenen seriellen digitalen Videosignals, wenn das Zittersignal-Freigabesignal vorliegt.

3. Verbesserter Verwürfler nach Anspruch 2, dadurch gekenn zeichnet, daß die Detektor/Zittersignal-Schaltung des weiteren einen modifizierten Auf-/Abwärts-Zähler (25) um faßt, der so geschaltet ist, daß er die "Einsen" und "Nullen" im verwürfelten seriellen digitalen Video-Aus gangssignal zählt, um das Zittersignal-Freigabesignal zu erzeugen, wenn ein minimaler oder maximaler Zähl-Endwert erreicht ist, die eine durchschnittliche Dichte von "Ein sen" darstellt, welche sich um 50% von einem vorbestimm ten Betrag unterscheidet.

4. Verbesserter Verwürfler nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Einfügungsvorrichtung folgendes umfaßt:
einen Pseudozufallsrausch-Generator (26) zum Erzeugen eines Zittersignals; und
eine Vorrichtung (22, 26-28) zum Aufschalten des Zitter signals auf die niedrigstwertigen Bits der ausgewählten Videowörter, wenn sie von dem Zittersignal-Freigabesignal freigegeben ist.

5. Verbesserter Verwürfler nach Anspruch 4, dadurch gekenn zeichnet, daß die Aufschalt-Vorrichtung folgendes umfaßt:
ein UND-Glied (28), an dem als Eingangssignale das Zit tersignal-Freigabesignal, das Zittersignal und ein Gat ter-Signal des niedrigstwertigen Bits, das mit den nied rigstwertigen Bits der ausgewählten Videowörter korre spondiert, anliegen, wobei das UND-Glied das Zittersignal an einen Ausgang leitet, wenn es vom Zittersignal-Freiga besignal und dem Gatter-Signal des niedrigstwertigen Bits gleichzeitig freigegeben wird; und
ein Exklusiv-ODER-Glied (22), an dem als Eingangssignale die Ausgangssignale des UND-Glieds und das eingegebene serielle digitale Videosignal anliegen, wobei das Exklu siv-ODER-Glied ein Ausgangssignal hat, das an den Eingang der Verwürflerstufe gekoppelt ist.

6. Verbesserter Entwürfler für serielle digitale Videosigna le des Typs mit einem NRZI-zu-NRZ-Decodierer (32′) zum Empfangen eines verwürfelten seriellen digitalen Videosi gnals und Bereitstellen eines decodierten verwürfelten seriellen digitalen Videosignals, und einer Entwürfler stufe (30′) zum Bereitstellen eines seriellen digitalen Video-Ausgangssignals aus dem decodierten verwürfelten seriellen digitalen Videosignal, wobei die Verbesserung eine Detektor/Zittersignal-Schaltung (20′) umfaßt, die anhand des verwürfelten seriellen digitalen Videosignals und des decodierten verwürfelten seriellen digitalen Vi deosignals feststellt, wenn ein Zittersignal im verwür felten seriellen digitalen Videosignal vorliegt, um ein Zittersignal-Freigabesignal zu erstellen, und das nied rigstwertige Bit ausgewählter Videowörter innerhalb des seriellen digitalen Video-Ausgangssignal mit einem Zit tersignal versieht, um ein derartiges Zittersignal zu entfernen, wenn das Zittersignal-Freigabesignal vorliegt.

7. Verwürfler für digitale Videosignale, mit:
einer Verwürflerstufe (30) zum Empfangen eines digitalen Video-Eingangssignal in paralleler Form, um ein verwür feltes digitales Videosignal in paralleler Form bereitzu stellen;
einem NRZ-zu-NRZI-Codierer (32), um das verwürfelte digi tale Videosignal in ein verwürfeltes digitales Video-Aus gangssignal in paralleler Form umzuwandeln;
einer Vorrichtung (34, 36), um anhand des verwürfelten digitalen Videosignals und des verwürfelten digitalen Video-Ausgangssignals festzustellen, wann unerwünschte statistische Werte aufgrund des digitalen Video-Eingangs signals vorliegen, um ein Zittersignal-Freigabesignal zu erzeugen; und
eine Vorrichtung (22, 26-28), um das niedrigstwertige Bit ausgewählter Videowörter innerhalb des digitalen Video- Eingangssignals mit einem Zittersignal zu versehen, wenn das Zittersignal-Freigabesignal vorliegt.

8. Entwürfler für digitale Videosignale, mit:
einem NRZI-zu-NRZ-Decodierer (32′), um ein verwürfeltes digitales Videosignal in eine parallele Form umzuwandeln und ein decodiertes verwürfeltes digitales Videosignal in paralleler Form bereitzustellen;
einer Entwürflerstufe (30′) zum Bereitstellen eines digi talen Video-Ausgangssignals in paralleler Form anhand des decodierten verwürfelten digitalen Videosignals;
einer Vorrichtung (34′, 36′), um anhand des verwürfelten digitalen Videosignals und des entwürfelten digitalen Videosignals festzustellen, wann ein Zittersignal in aus gewählten Wörtern des verwürfelten digitalen Videosignals vorlag, um ein Zittersignal-Freigabesignal zu erzeugen; und
einer Vorrichtung (22′, 26′-28′), um das niedrigstwertige Bit der ausgewählten Wörter innerhalb des digitalen Vi deo-Ausgangssignals als Reaktion auf das Zittersignal- Freigabesignal mit einem Zittersignal zu versehen.